JPS6235960A - 排他制御情報制御方式 - Google Patents

排他制御情報制御方式

Info

Publication number
JPS6235960A
JPS6235960A JP17641085A JP17641085A JPS6235960A JP S6235960 A JPS6235960 A JP S6235960A JP 17641085 A JP17641085 A JP 17641085A JP 17641085 A JP17641085 A JP 17641085A JP S6235960 A JPS6235960 A JP S6235960A
Authority
JP
Japan
Prior art keywords
exclusive
signal
bus
control word
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17641085A
Other languages
English (en)
Inventor
Akinao Tanigawa
谷川 亮直
Toshihiro Sakai
酒井 利弘
Kazuyasu Nonomura
野々村 一泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17641085A priority Critical patent/JPS6235960A/ja
Publication of JPS6235960A publication Critical patent/JPS6235960A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 計算機システムの共用資源の排他制御のために主記憶装
置の記憶領域にある制御情報の、更新を制御する方式で
ある。該制御情報の読出しと、それに対する共用資源占
有表示の書き込みとを、その間に他のアクセスを許さな
い一体の処理として実行する機能を主記憶装置に設け、
この動作を行うべきことを、処理装置から読み出しアク
セス要求と共に送る特定信号で指定する。この構成によ
り、処理装置は排他制御のための特別の命令を設ける必
要が無く、又処理装置と主記憶装置の間のハスを、上記
一体化した処理の間継続して占有する必要が無くなる。
〔産業上の利用分野〕
本発明は、計算機システムの共用資源の排他制御のため
に主記憶装置の記憶領域にある制御情報の、更新を制御
する方式に関する。
計算機システムにiよ公知のように、主記憶装置の記1
.a領域、外部記憶装置その他であって、複数のプログ
ラムによって共用されるが、同時には1プログラムのみ
が占有しなければならない各種の資源、いわゆる排他的
共用資源がある。
このような共用資源の占有制御のために、各共用資源に
月応して、主記憶装置の例えば1語の排他制御語を制御
情報として設ける。
共用資源の占有に先立って、該当の排他制御語を検査し
、それが占有中の表示でなければその共用資源の占有を
開始し、占有中は排他制御語を所定の占有表示に更新し
ておく方式が広く使用されている。
この方式では、主記憶装置を共用し、占有要求を持つ複
数の処理装置が、近接した時間に同一の排他制御語にア
クセスする場合を考慮して、上記1a装置アクセスに特
別の制御を必要とする。
〔従来の技術〕
第2図は、計算機システムの一構成例ブロック図である
処理装置1〜3は、システムハスを介して主記憶装置4
を制御する主記憶制御装置7に接続している。
システムハスは、データバス5及びアドレスバス6から
なり、データバス5ば主記憶制御装置7のデータレジス
タ8と処理装置1〜3間で、主記憶装置4に読み/書き
するデータを転送するのに使用され、アドレスバス6は
、処理装置1〜3から上記憶装W4に対するアクセス先
記憶アドレスの指定及びアクセス制御情報の授受のため
の信号線からなる。
処理装置1〜3からアドレスバス6によって、記憶アド
レスと読出し要求を発行すると、主記憶制御装置7の制
御部9は、主記憶装置4を制御して、指定アドレスのデ
ータをデータレジスタ8に読出し、データバス5により
要求元の処理装置へ転送する。
処理装置1〜3からアトし/スハス6によって、記1.
aアドレスと書込み要求が出されたときは、書込みデー
タをデータバス5によってデータレジスタ8に受信し、
データレジスタ8から主記憶装置4の指定の記憶アドレ
スへ書き込む。
例えば、上記憶装N4上の、ある記憶領域にある共用の
システム情報を、処理装置1〜3がその情報に基づいて
、更新する場合等においては、公知のように、複数の処
理装置の該領域のアクセスが交錯すると、処理に矛盾を
生じ得る。
このような矛盾の発生を防くためには、その領域を所要
の期間1つの処理装置に占有させる、いわゆる排他的占
有が必要であり、排他的占有の制御のために、そのよう
な共用資源に対応して、セマフォ等とも呼ばれる、排他
制御情報がしばしば使用される。
この排他制御情報は、例えば上記憶装M4の所定の記’
1.ti ?iJt域の例えば1語(以下において、排
他制御語という)が当てられ、その語の所定のビット又
はピント列の値によって、共用資源の占有中を表示する
こと番こする。例えば、排他制御語の最上位lビットを
占有表示ビットとし、占有中の表示をl”、未占有を0
′ とする。
各処理装置1〜3で実行されるプログラムは、上記共用
資源を占有するときは、先ず排他制御語を読み出して占
有表示ビットを検査し、占有表示ビットが0゛であれば
、主記憶装置4における該ビットを“1゛に変更して、
共用資源を占有することを、制御上の規約とする。
もし検査においてビットが“l゛であれば、処理装置1
〜3の他の処理装置が先に占有中であることを示すので
、検査で占有表示ビット“0゛を検出するまで、例えば
排他制御語の続出し/検査を反復して待ち合わゼる。
こ\で、この種の制御について公知のように、共用資源
が占有されていないときに、例えば処理装置1と処理装
置2が相次いで、上記排他制御語の読出し/検査処理を
開始したとすると、画処理装置1.2ともに未占有と判
断することになって、それぞれに占有が成功したものと
して、更新等の処理を進めてしまう可能性がある。
即ち、排他制御語への読出しアクセス開始から、占有表
示ビットの占有状態への更新終了まで、該排他制御語自
身へのアクセスが、継続して1処理装置により排他的に
実行される必要がある。
このために従来は、処理装置の命令に、排他制御語の読
出しから更新までを一体に扱うための特別の命令を設け
て処理するようにしている。
このような目的の命令の1つである、例えば公知のTS
(TR3T & 5ET)命令が、処理装置1〜3の1
、例えば処理語21で実行されると、該命令のオペラン
ドアドレスとして指定された記lil域の1語の読出し
要求が処理装置1から主記憶装置4へ出されて、主起4
e装置4から読み出された排他制御語が、処理装置1に
転送され、処理装置1では、その語の例えば最上位ビッ
トの値を、所定のレジスタにセントする。
次に、主記憶装置4へ、例えばその語の全ビットをl゛
 としたデータの書込みを要求し、主記憶装置4におい
て排他制御語に全ピッド1゛ が書き込まれて、TS命
令の実行を終わる。
処理装置lはレジスタにセットされたビットを、例えば
次の命令の実行によって検査し、°0゛ であれば目的
の共用資源を処理するプログラムルーチンへ進み、“1
′であれば例えば前記TS命令のステップへ戻る。
前記TS命令の重要な機能とし゛C1処理装置1は、主
起4.a装置4に対する排他制御語の読出しアクセス要
求から、書込みアクセス要求が実行されるまで、アドレ
スバス6の制御部信号によって、システムバスを連続し
て占有し、この間に他の処理装置2.3が主記憶装置4
にアクセスできないようにずろことにより、排他制御語
に対する排他的アクセスを実現する。
(発明が解決しようとする問題点〕 前記の従来方式によれば、処理装置にはTS命令のよう
な特殊な制御を必要とする命令を設ける必要があり、又
その命令の実行においては、主記憶装置と処理装置の間
で、両方向のデータ転送を要するために、システムハス
を長く占有しなければならないという問題がある。
〔問題点を解決するだめの手段〕
第1図は、本発明の構成を示すブロック図である。
各処理装置11〜13に、排他信号発生部14を設け、
その出力をシステムハスに追加する信号バス15によっ
て、主記憶制御装置16に接続する。
主記憶制御装置16には、占有表示情1118、ゲート
20が設けられ、それらを制御部19によって制御する
〔作 用〕
処理装置11〜13では、排他制御語に占有表示を設定
する場合には、排他信号発生部14をオン信号を送出す
る状態にし、主記憶装置4の排他制御語の読出しを指定
したアクセス命令を実行する。
該命令の実行によってバスが占有されると、排他信号発
生部14からオン信号が信号バス15に送出される。
制御部19は、アドレスバス6の信号によって、通常の
読出しアクセスを実行し、データレジスタ8に読め出さ
れ、たデータ(排他制御語)を、要求元である処理装置
11〜13の1へ転送する。
“  制御部19は信号ハス15によるオン信号を受信
していることにより、データレジスタ8の内容を、ゲー
ト20を通して、占有表示情報18として保持する所定
の情報により更新して、主記憶装置4の読出し指定アド
レスへ書き込む。
制御部19の以上の制御の間、主記憶装置4への新たな
アクセス要求の実行は抑1トされる。
要求元処理装置11〜13は、データバス5から読出し
データを受は取ると、システムバスを開放する。
以上の構成により、処理装置には比較的簡単な機能を追
加するのみで、特殊な命令を設ける必要無く、排他制御
語の処理が可能になる。又このためのシステムバスの占
有時間は、通常の読出しアクセスと同等まで短縮される
〔実施例〕
第1図において、処理装置11〜13が排他制御語に占
有表示を設定する場合には、tJ)他信号発生部14を
オン信号を送出する状態にし、主起1.a装置4の排他
制御語の読出しを指定したアクセス命令を実行する。
このアクセス命令は、通常のいわゆるロード命令等と呼
ばれる、主記憶データの読出し命令であってよい。
該命令の実行によってバスを占有すると、排他信号発生
部14からオン信号が信号バス15に送出される。
第3図は排他信号発生部14の2実施例を示すブロック
図である。
第3図(alの方式では、排他信号発生部14はラッチ
30からなり、ランチ30は排他側jJU語に占有表示
を設定する簡に、適当なビットセット命令の実行によっ
て、信号線32の信号によってオンにセントされ、次に
排他制御語アクセスのための命令が実行されてハスが占
有されると、ランチ30の出力が信号バス15に送出さ
れる。
ランチ30のリセットは、例えば、主記憶装置4から読
み出した排他制御語を、処理装置11〜13に受信して
検査した結果、共用資源の占有に成功した場合に、適当
なビットセット命令でリセットを実行するようにする。
第3図fblO方式は、命令レジスタ40に示す既存の
ロード命令等に、例えばアドレスレジスタ指定フィール
ド41によって指定可能なレジスタに未定義のレジスタ
番号がある場合に、それを利用して排他信号を発/、I
:させる。従って、前記falの方式で必要な、ラッチ
30をセット/リセットする命令ステップが不要になる
例えばアドレスレジスタ指定フィールド41が2ビツト
を有し、アドレスレジスタは42.43.44の3絹の
場合に、アドレスレジスタ指定フィールド41の指定“
0゛、“11、“2′の場合は、それぞれアドレスレジ
スタ42〜44の1つを指定して、通常のロード命令と
して機能し、“3゛ は例えばアドレスレジスタ44を
指定すると共に、排他信号を発生するのに使用する。
このために、排他信号発生部14は命令のアドレスレジ
スタ指定フィールド41をデコードして°3”を検出す
るデコーダ45からなる。
なお、この命令は、例えばアドレスレジスタ42〜44
の1つに、命令のオフセットフィールド47を連結した
ものをアクセス先の記憶アドレスとして、読出し要求信
号と共に、アドレスバス6へ送出し、読み出したデータ
を受信して、所定のレジスタにロードする機能を有する
命令とする。
読出し要求信号をアドレスバス6で受信した制御部19
は、i11常の読出しアクセスを実行し、データレジス
タ8に読み出された排他制御語を、要求元である処理装
置11〜13の1へデータバス5により転送する。
制御部19は信号バス15によるオン信号を受信してい
ることにより、後続の他のアクセス要求を受は付けるこ
となく、データレジスタ8の内容を、ゲート20を通し
て占有表示情報18として保持する所定の情報により更
新して、主記憶装置4の読出し指定アドレスへ書き込む
例えば占有表示が排他制御語の最上位1ビツトである場
合には、占有表示情報18は“l゛信号1ビットからな
り、ゲート20はこれをデータレジスタ8の内容の最上
位ビットと論理和して書込みデータとする。
なお、信号ハス15にオン信号の無い、j@常の書込み
動作において、ゲート20はデータレジスタ8の内容を
そのま−iM]過する。
前記のように、制御部19は以上の制御を連続して実行
し、その間の主記憶装置4への新たなアクセス要求の実
行は抑1卜される。
要求元処理装置11〜13は、データバス5から読出し
データを受は取ると、システムハスを開放し、この命令
の実行を終了する。その後は、従来方式の場合と同様に
排他制御語を検査する。
〔発明の効果〕
以−ヒの説明から明らかなように、本発明によれば、計
算機システムにおける、共用資源の排他的占有の制御が
、処理装置に特殊な命令を設けずに実施でき、且つその
制御におけるシステムバスの占有時間は短縮されるので
、計算機システムの経済性及び性能を改善するという著
しい7[業的効果がある。
【図面の簡単な説明】
第1図は本発明の実施例構成ブロック図、第2図は計算
機システムの一構成例ブロック図、第3図は排他信号発
生部の一実施例ブロック図、である。 図において、 1〜3.11〜13は処理装置、 4は主起4.a装置、    5はデータバス、6はア
ドレスバス、   7.16は主記憶制御装置、8はデ
ータレジスタ、 9.19は制御部、14は排他信号発
生部、 15は信号ハス、18は占有表示情報、  2
0はゲート、30はランチ、     40は命令レジ
スタ、42〜44はアドレスレジスタ、

Claims (1)

  1. 【特許請求の範囲】 計算機システムの処理装置(11〜13)から主記憶装
    置(4)へのアクセスを制御する主記憶制御装置(16
    )において、 該処理装置(11〜13)から該主記憶装置(4)の記
    憶領域の読出しアクセス要求と共に、特定信号を転送す
    る手段(14、15)、 及び、該特定信号によって指定された場合に、該記憶領
    域の読出しを実行した後、該記憶領域に対して、該主記
    憶制御装置(16)に保持する所定の情報(18)の書
    込みを実行する手段(19、20)を有し、該特定信号
    の受信から該書込みの終了までを継続して実行するよう
    に構成されていることを特徴とする排他制御情報制御方
    式。
JP17641085A 1985-08-10 1985-08-10 排他制御情報制御方式 Pending JPS6235960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17641085A JPS6235960A (ja) 1985-08-10 1985-08-10 排他制御情報制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17641085A JPS6235960A (ja) 1985-08-10 1985-08-10 排他制御情報制御方式

Publications (1)

Publication Number Publication Date
JPS6235960A true JPS6235960A (ja) 1987-02-16

Family

ID=16013190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17641085A Pending JPS6235960A (ja) 1985-08-10 1985-08-10 排他制御情報制御方式

Country Status (1)

Country Link
JP (1) JPS6235960A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091234A (ja) * 1973-12-12 1975-07-21
JPS5336411A (en) * 1976-09-17 1978-04-04 Nec Corp Test method for switch matrix driving circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091234A (ja) * 1973-12-12 1975-07-21
JPS5336411A (en) * 1976-09-17 1978-04-04 Nec Corp Test method for switch matrix driving circuit

Similar Documents

Publication Publication Date Title
US5327570A (en) Multiprocessor system having local write cache within each data processor node
US5682512A (en) Use of deferred bus access for address translation in a shared memory clustered computer system
US7640315B1 (en) Implementing locks in a distributed processing system
JP4874165B2 (ja) マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法
JPS6319058A (ja) メモリ装置
JPS6235960A (ja) 排他制御情報制御方式
JP2587468B2 (ja) ロツクデータ設定装置
US5212799A (en) Method and apparatus for storing a data block in multiple memory banks within a computer
US7877533B2 (en) Bus system, bus slave and bus control method
JP2735246B2 (ja) テストアンドセット方式
JP2547329B2 (ja) ロツクデータ設定装置
JPS62219058A (ja) 共有メモリの排他制御方式
JPH07104834B2 (ja) 処理装置間ロック制御システム
JPS6174045A (ja) マルチプロセツサシステムにおけるチヤネル制御方式
JPS5834856B2 (ja) キオクセイギヨソウチ
JPS603049A (ja) バスインタ−フエ−ス装置
JPH0474254A (ja) マイクロプロセッサ診断方式
JPH0610795B2 (ja) 共有メモリの診断方式
JPH03232051A (ja) セマフォアクセス制御方法
JPH01169564A (ja) プロセッサ間同期方式
JPS6121563A (ja) デ−タ処理装置
JPH01270157A (ja) 多重化メモリ装置
JPH1027153A (ja) バス転送装置
JPS63165940A (ja) デ−タ処理装置
JPS58207165A (ja) マルチプロセツサシステムにおけるデ−タ転送方式