JPH01305444A - 論理シミュレーションシステム - Google Patents
論理シミュレーションシステムInfo
- Publication number
- JPH01305444A JPH01305444A JP63136936A JP13693688A JPH01305444A JP H01305444 A JPH01305444 A JP H01305444A JP 63136936 A JP63136936 A JP 63136936A JP 13693688 A JP13693688 A JP 13693688A JP H01305444 A JPH01305444 A JP H01305444A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- logic
- simulator
- hardware logic
- logic simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 67
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000012546 transfer Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーションシステムに関する。
（従来の技術）
従来の論理シミュレーションシステムは、試験対象とな
る論理装置と同等の動作を複数の論理ブロックから構成
されるハードウェア論理シミュレータを使用して短時間
でシミュレーションを行ない、論理設計の検査を行なっ
ていた（例えば特開昭５９−１１４５９ ）。
る論理装置と同等の動作を複数の論理ブロックから構成
されるハードウェア論理シミュレータを使用して短時間
でシミュレーションを行ない、論理設計の検査を行なっ
ていた（例えば特開昭５９−１１４５９ ）。
上述した従来の論理シミュレーションシステムは、複数
の論理装置からなる大規模な論理システムをシミュレー
トするとき、論理システムのシミュレーションモデルを
作成し、１台のハードウェア論理シミュレータでシミュ
レートしなければならないため、ハードウェア論理シミ
ュレータの規模が十分大きくなければならないという欠
点がある。
の論理装置からなる大規模な論理システムをシミュレー
トするとき、論理システムのシミュレーションモデルを
作成し、１台のハードウェア論理シミュレータでシミュ
レートしなければならないため、ハードウェア論理シミ
ュレータの規模が十分大きくなければならないという欠
点がある。
本発明の論理シミュレーションシステムは、検査対象の
論理装置をシミュレートするハードウェア論理シミュレ
ータと、検査対象以外の論理装置を高速にシミュレート
する簡易論理シミュレータと、簡易論理シミュレータと
ハードウェア論理シミュレータとを有機的に接続するチ
ャネル接続手段と、論理シミュレーションの実行を制御
する実行制御手段とを有する。
論理装置をシミュレートするハードウェア論理シミュレ
ータと、検査対象以外の論理装置を高速にシミュレート
する簡易論理シミュレータと、簡易論理シミュレータと
ハードウェア論理シミュレータとを有機的に接続するチ
ャネル接続手段と、論理シミュレーションの実行を制御
する実行制御手段とを有する。
（作 用）
検査対象以外の論理装置は簡易論理シミュレータでシミ
ュレートすることにより、大規模なハードウェア論理シ
ミュレータを開発する必要がない。
ュレートすることにより、大規模なハードウェア論理シ
ミュレータを開発する必要がない。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の論理シミュレーションシステムの一実
施例の構成図、第２図はシミュレーションの対象となる
論理システムの構成図、第３図はシミュレータ間で転送
される情報の形式を示す図、第４図はシミュレーション
実行制御プログラム５３の処理を示す図、第５図はＥ
Ｐ Ｕ ２０３ 、ｌ！１）らＭＭＵ２０１に対するメ
モリ読出しのシミュレーション手順を示１図である。
施例の構成図、第２図はシミュレーションの対象となる
論理システムの構成図、第３図はシミュレータ間で転送
される情報の形式を示す図、第４図はシミュレーション
実行制御プログラム５３の処理を示す図、第５図はＥ
Ｐ Ｕ ２０３ 、ｌ！１）らＭＭＵ２０１に対するメ
モリ読出しのシミュレーション手順を示１図である。
本実施例は、第１図に示されるように、第１のハードウ
ェア論理シミュレータ１と第２のハードウェア論理シミ
ュレータ２と第１の簡易論理シミュレータ３と第２の簡
易論理シミュレータ４と汎用コンピュータ５とが、それ
ぞれ第１の物理チャネル１５、第２の物理チャネル２５
、第３の物理チャネル３５および第４の物理チャネル４
５で接続されて構成され、汎用コンピュータ５には論理
シミュレーションモデル６、試験プログラム７が格納さ
れている磁気ディスク装置およびプリンタ８が接続され
ている。
ェア論理シミュレータ１と第２のハードウェア論理シミ
ュレータ２と第１の簡易論理シミュレータ３と第２の簡
易論理シミュレータ４と汎用コンピュータ５とが、それ
ぞれ第１の物理チャネル１５、第２の物理チャネル２５
、第３の物理チャネル３５および第４の物理チャネル４
５で接続されて構成され、汎用コンピュータ５には論理
シミュレーションモデル６、試験プログラム７が格納さ
れている磁気ディスク装置およびプリンタ８が接続され
ている。
第１のハードウェア論理シミュレータ１は第１の論理シ
ミュレーション部１１と第１のシミュレーション制御部
１２と第１のチャネル制御回路１３とからなっている。
ミュレーション部１１と第１のシミュレーション制御部
１２と第１のチャネル制御回路１３とからなっている。
同様に第２のハードウェア論理シミュレータ２は第２の
論理シミュレーション部２１と第２のシミュレーション
制御部２２と第２のチャネル制御回路２３とからなり、
第３の簡易論理シミュレータ３は第３の論理シミュレー
ション部３１と第３のシミュレーション制御部３２と第
３のチャネル制御回路３３とからなり、第２の簡易論理
シミュレータ４は第４の論理シミュレーション部４１と
第４のシミュレーション制御部４２と第４のチャネル制
御回路４３とからなっている。汎用コンピュータ５は入
出力処理装置５１と主記憶装置５２と命令処理装置５５
とからなり、主記憶装置５２には、第１、第２のハード
ウェア論理シミュレータ１２および第１、第２の簡易論
理シミュレータ３．４を制御するシミュレーション実行
制御プログラム５３が格納されており、オペレーティン
グシステム５４の制御のもとで動作する。
論理シミュレーション部２１と第２のシミュレーション
制御部２２と第２のチャネル制御回路２３とからなり、
第３の簡易論理シミュレータ３は第３の論理シミュレー
ション部３１と第３のシミュレーション制御部３２と第
３のチャネル制御回路３３とからなり、第２の簡易論理
シミュレータ４は第４の論理シミュレーション部４１と
第４のシミュレーション制御部４２と第４のチャネル制
御回路４３とからなっている。汎用コンピュータ５は入
出力処理装置５１と主記憶装置５２と命令処理装置５５
とからなり、主記憶装置５２には、第１、第２のハード
ウェア論理シミュレータ１２および第１、第２の簡易論
理シミュレータ３．４を制御するシミュレーション実行
制御プログラム５３が格納されており、オペレーティン
グシステム５４の制御のもとで動作する。
本実施例がシミュレートする論理システムは、第２図に
示されるように、主記憶装置（ＭＭＵ）２０１と演算処
理装置（ＥＰＵ）２０３と演算処理装置（ＥＰＵ）２０
４とがシステム制御装置（ＳＣＵ）２０２に接続されて
おり、さらにサーヒスプロ’ｒ！ツサ（ＳＶＰ）２０５
が５ＣＵ２０２を介してＭＭＵ２０１．ＥＰＵ２０３お
よびＥＰＵ２０４に接続されている。なお、本実施例に
おける検査対象装置はＭＭＵ２０１と５ＣＵ２０２であ
る。
示されるように、主記憶装置（ＭＭＵ）２０１と演算処
理装置（ＥＰＵ）２０３と演算処理装置（ＥＰＵ）２０
４とがシステム制御装置（ＳＣＵ）２０２に接続されて
おり、さらにサーヒスプロ’ｒ！ツサ（ＳＶＰ）２０５
が５ＣＵ２０２を介してＭＭＵ２０１．ＥＰＵ２０３お
よびＥＰＵ２０４に接続されている。なお、本実施例に
おける検査対象装置はＭＭＵ２０１と５ＣＵ２０２であ
る。
第１、第２のハードウェア論理シミュレータ１．２およ
び第１、第２の簡易論理シミュレータ３．４と汎用コン
ピュータ５との間で転送される情報は、第３図に示され
るように、送信先３０１と送信元３０２と送信データ３
０３とで構成される。
び第１、第２の簡易論理シミュレータ３．４と汎用コン
ピュータ５との間で転送される情報は、第３図に示され
るように、送信先３０１と送信元３０２と送信データ３
０３とで構成される。
次に、本実施例の動作を説明する。
まず、オペレーティングシステム５４は、シミュレーシ
ョン実行制御プログラム５３を主記憶装置５２にロード
し、シミュレーション実行制御プログラム５３を起動す
る。
ョン実行制御プログラム５３を主記憶装置５２にロード
し、シミュレーション実行制御プログラム５３を起動す
る。
起動されたシミュレーション実行制御プログラム５３は
、第４図に示した処理を行なう。まず、第１〜第４の物
理チャネル１５〜４５を介して第１、第２のハードウェ
ア論理シミュレータ１．２と第１、第２の簡易論理シミ
ュレータ３．４に対しハードウェアの初期化を指示しく
処理４０１）初期化の終了した第１、第２のハードウェ
ア論理シミュレータ１．２および第１、第２の簡易論理
シミュレータ３．４に対し磁気ディスク装置に格納され
ている論理シミュレーションモデル６を第１〜第４の物
理チャネル１５〜４５を経由してロードする（処理４０
２）。ここで、第１のハードウェア論理シミュレータｌ
にはＭＭＵ２０１をシミュレートする論理シミュレーシ
ョンモデルをロードし、第２のハードウェア論理シミュ
レータ２には５ＣＵ２０２をシミュレートする論理シミ
ュレーションモデルをロードし、第１の簡易論理シミュ
レータ３にはＥＰｔＪ２０３を、第２の簡易論理シミュ
レータ４にはＥＰＵ２０４を命令レベルでシミュレート
する簡易論理シミュレーションモデルをロードする。続
いて、シミュレーション実行制御プログラム５３は、磁
気ディスク装置に格納されている試験プログラム７を第
１の物理チャネル１５を経由してＭＭＵ２０１をシミュ
レートする第１のハードウェア論理シミュレータ１の第
１の論理シミュレーション部１１にロードする（処理４
０３）。このように、シミュレーション実行制御プログ
ラム５３は５ＶＰ２０５（７）機能をシミュレートする
ことになる。さて、試験プログラム７のロードが完了す
ると第１〜第４の物理チャネル１５〜４５を介して第１
〜第４のシミュレーション制御部１２〜４２に対しシミ
ュレーションの開始を指示すると（処理４０４）、各論
理シミュレータ１〜４は他装置からの起動通信待状態と
なる。このときＥＰＵ２０３をシミュレートする第１の
簡易論理シミュレータ３に対し、第３の物理チャネル３
５を経由して試験プログラム起動のためのプロセッサ間
通信を送信する（処理４０５）。続いて、シミュレーシ
ョン実行制御プログラム５３は、第１〜第２のハードウ
ェア論理シミュレータ１．２および第１〜第２の簡易論
理シミュレータ３．４からの要求を待ち合わせ（処理４
０６）、第３図に示されるデータを伴なった要求を受は
付けると、送信データ３０３の送信先３０１を検査しく
処理４０７）、送信先が汎用コンピュータ５でなければ
受信情報を送信先３０１で示される論理シミュレータに
転送する（処理４０８）。一方、処理４０７で送信先が
汎用コンピュータ５であると認識したときは、第１、第
２のハードウェア論理シミュレータ１．２および第１、
第２の簡易論理シミュレータ３．４に対しシミュレーシ
ョンの終了を指示しく処理４０９）、第１〜第４の論理
シミュレーション部１１〜４１に格納されているシミュ
レーション結果を論出しく処理４１０）、シミュレーシ
ョン結果を編集してプリンタ８に出力した後（処理４１
１）、全ての処理を終了する。
、第４図に示した処理を行なう。まず、第１〜第４の物
理チャネル１５〜４５を介して第１、第２のハードウェ
ア論理シミュレータ１．２と第１、第２の簡易論理シミ
ュレータ３．４に対しハードウェアの初期化を指示しく
処理４０１）初期化の終了した第１、第２のハードウェ
ア論理シミュレータ１．２および第１、第２の簡易論理
シミュレータ３．４に対し磁気ディスク装置に格納され
ている論理シミュレーションモデル６を第１〜第４の物
理チャネル１５〜４５を経由してロードする（処理４０
２）。ここで、第１のハードウェア論理シミュレータｌ
にはＭＭＵ２０１をシミュレートする論理シミュレーシ
ョンモデルをロードし、第２のハードウェア論理シミュ
レータ２には５ＣＵ２０２をシミュレートする論理シミ
ュレーションモデルをロードし、第１の簡易論理シミュ
レータ３にはＥＰｔＪ２０３を、第２の簡易論理シミュ
レータ４にはＥＰＵ２０４を命令レベルでシミュレート
する簡易論理シミュレーションモデルをロードする。続
いて、シミュレーション実行制御プログラム５３は、磁
気ディスク装置に格納されている試験プログラム７を第
１の物理チャネル１５を経由してＭＭＵ２０１をシミュ
レートする第１のハードウェア論理シミュレータ１の第
１の論理シミュレーション部１１にロードする（処理４
０３）。このように、シミュレーション実行制御プログ
ラム５３は５ＶＰ２０５（７）機能をシミュレートする
ことになる。さて、試験プログラム７のロードが完了す
ると第１〜第４の物理チャネル１５〜４５を介して第１
〜第４のシミュレーション制御部１２〜４２に対しシミ
ュレーションの開始を指示すると（処理４０４）、各論
理シミュレータ１〜４は他装置からの起動通信待状態と
なる。このときＥＰＵ２０３をシミュレートする第１の
簡易論理シミュレータ３に対し、第３の物理チャネル３
５を経由して試験プログラム起動のためのプロセッサ間
通信を送信する（処理４０５）。続いて、シミュレーシ
ョン実行制御プログラム５３は、第１〜第２のハードウ
ェア論理シミュレータ１．２および第１〜第２の簡易論
理シミュレータ３．４からの要求を待ち合わせ（処理４
０６）、第３図に示されるデータを伴なった要求を受は
付けると、送信データ３０３の送信先３０１を検査しく
処理４０７）、送信先が汎用コンピュータ５でなければ
受信情報を送信先３０１で示される論理シミュレータに
転送する（処理４０８）。一方、処理４０７で送信先が
汎用コンピュータ５であると認識したときは、第１、第
２のハードウェア論理シミュレータ１．２および第１、
第２の簡易論理シミュレータ３．４に対しシミュレーシ
ョンの終了を指示しく処理４０９）、第１〜第４の論理
シミュレーション部１１〜４１に格納されているシミュ
レーション結果を論出しく処理４１０）、シミュレーシ
ョン結果を編集してプリンタ８に出力した後（処理４１
１）、全ての処理を終了する。
次に、本実施例がシミュレートする論理システムの構成
を示す第２図において、ＥＰＵ２０３が他装置と通信す
るのは、ＭＭＵ２０１に対する命令の取り出し、オペラ
ンドへのデータ読出しおよび書込みと、ＥＰＵ２０４に
対する起動および同期のためのプロセッサ間通信に大別
される。ここで、ＭＭＵ２０１に対するデータ読出しに
ついてシミュレーション方法を第５図を用いて説明する
。
を示す第２図において、ＥＰＵ２０３が他装置と通信す
るのは、ＭＭＵ２０１に対する命令の取り出し、オペラ
ンドへのデータ読出しおよび書込みと、ＥＰＵ２０４に
対する起動および同期のためのプロセッサ間通信に大別
される。ここで、ＭＭＵ２０１に対するデータ読出しに
ついてシミュレーション方法を第５図を用いて説明する
。
まず、第１の簡易論理シミュレータ３ （ＥＰＵ２０３
）の第３の論理シミュレーション部３１がシミュレーシ
ョンの結果メモリ読出しコマンドを生成しく処理５０１
）、第３のシミュレーション制御部３２はメモリ読出し
コマンドを送信データ３０３とし、送信先３０１を第２
のハードウェア論理シミュレータ２ （ＳＣＵ２０２）
にし、送信元３０２を第１の簡易論理シミュレータ３（
ＥＰＵ２０３）として汎用コンピュータ５に通知する（
処理５０２）。続いて、通知を受は取ったシミュレーシ
ョン実行制御プログラム５３は受信情報を送信先である
第２のハードウェア論理シミュレータ２ （ＳＣＵ２０
２）に転送しく処理５０３）、受信した情報をもとにシ
ミュレーションを行ない（処理５０４）、その結果とし
て第１のハードウェア論理シミュレータ１ （ＭＭＵ２
０１）へのコマンドを生成し汎用コンピュータ５に送信
しく処理５ＯＳ）、受信データを送信先である第１のハ
ードウェア論理シミュレータ１に転送しく処理５０６）
、受信した情報をもとにシミュレーションを行ないく処
理５０７）、シミュレーション結果として得られた読出
しデータを転送するコマンドを生成しく処理５０８）、
汎用コンピュータ５にコマンドを送信しく処理５０９）
、受信したコマンドを送信先である第２のハードウェア
論理シミュレータ２ （ＳＣＵ２０２）に転送しく処理
５１０）、受信した情報をもとにシミュレーションを行
ない（処理５１１）、シミュレーションの結果として第
１の簡易論理シミュレータ３ （ＥＰＵ２０３）に読出
しデータを送信するコマンドを生成し汎用コンピュータ
５に送信しく処理５１２）、受信した情報を送信先であ
る第１の簡易論理シミュレータ３（ＥＰＵ２０３）に転
送しく処理５１３）、受信した情報をもとに第１の簡易
論理シミュレータ３（ＥＰＵ２０３）でシミュレーショ
ンを続行する（処理５１４）ことで一連のメモリ読出し
処理を終了する。
）の第３の論理シミュレーション部３１がシミュレーシ
ョンの結果メモリ読出しコマンドを生成しく処理５０１
）、第３のシミュレーション制御部３２はメモリ読出し
コマンドを送信データ３０３とし、送信先３０１を第２
のハードウェア論理シミュレータ２ （ＳＣＵ２０２）
にし、送信元３０２を第１の簡易論理シミュレータ３（
ＥＰＵ２０３）として汎用コンピュータ５に通知する（
処理５０２）。続いて、通知を受は取ったシミュレーシ
ョン実行制御プログラム５３は受信情報を送信先である
第２のハードウェア論理シミュレータ２ （ＳＣＵ２０
２）に転送しく処理５０３）、受信した情報をもとにシ
ミュレーションを行ない（処理５０４）、その結果とし
て第１のハードウェア論理シミュレータ１ （ＭＭＵ２
０１）へのコマンドを生成し汎用コンピュータ５に送信
しく処理５ＯＳ）、受信データを送信先である第１のハ
ードウェア論理シミュレータ１に転送しく処理５０６）
、受信した情報をもとにシミュレーションを行ないく処
理５０７）、シミュレーション結果として得られた読出
しデータを転送するコマンドを生成しく処理５０８）、
汎用コンピュータ５にコマンドを送信しく処理５０９）
、受信したコマンドを送信先である第２のハードウェア
論理シミュレータ２ （ＳＣＵ２０２）に転送しく処理
５１０）、受信した情報をもとにシミュレーションを行
ない（処理５１１）、シミュレーションの結果として第
１の簡易論理シミュレータ３ （ＥＰＵ２０３）に読出
しデータを送信するコマンドを生成し汎用コンピュータ
５に送信しく処理５１２）、受信した情報を送信先であ
る第１の簡易論理シミュレータ３（ＥＰＵ２０３）に転
送しく処理５１３）、受信した情報をもとに第１の簡易
論理シミュレータ３（ＥＰＵ２０３）でシミュレーショ
ンを続行する（処理５１４）ことで一連のメモリ読出し
処理を終了する。
ここで、メモリ書込み処理についても読出し処理と同様
にシミュレートできるし、プロセッサ間通信に関しても
第１の簡易論理シミュレータ３（ＥＰＵ２０３）から汎
用コンピュータ５を介して第２のハードウェア論理シミ
ュレータ２（ＳＣＵ２０２）に、さらに汎用コンピュー
タ５を介して第２の簡易論理シミュレータ４ （ＥＰＵ
２０４）に情報を転送することでシミュレートできる。
にシミュレートできるし、プロセッサ間通信に関しても
第１の簡易論理シミュレータ３（ＥＰＵ２０３）から汎
用コンピュータ５を介して第２のハードウェア論理シミ
ュレータ２（ＳＣＵ２０２）に、さらに汎用コンピュー
タ５を介して第２の簡易論理シミュレータ４ （ＥＰＵ
２０４）に情報を転送することでシミュレートできる。
また、第２の簡易論理シミュレータ４（ＥＰＵ２０４）
からのメモリアクセスおよび第１の簡易論理シミュレー
タ３ （ＥＰＵ２０４）へのプロセッサ間通信について
も同様にシミュレートすることができる。
からのメモリアクセスおよび第１の簡易論理シミュレー
タ３ （ＥＰＵ２０４）へのプロセッサ間通信について
も同様にシミュレートすることができる。
ところで、本実施例ではハードウェア論理シミュレータ
が２台と簡易論理シミュレータが２台であるが、それぞ
れ１台以上であれば何台であっても良いことは明らかで
ある。また、各論理シミュレータは汎用コンピュータを
介して通信しているが直接通信して良いことも明らかで
ある。さらに、本実施例では簡易論理シミュレータを専
用処理装置として実現しているが、汎用コンピュータ上
で動作するシミュレーションプログラムであっても良い
ことは明らかである。
が２台と簡易論理シミュレータが２台であるが、それぞ
れ１台以上であれば何台であっても良いことは明らかで
ある。また、各論理シミュレータは汎用コンピュータを
介して通信しているが直接通信して良いことも明らかで
ある。さらに、本実施例では簡易論理シミュレータを専
用処理装置として実現しているが、汎用コンピュータ上
で動作するシミュレーションプログラムであっても良い
ことは明らかである。
（発明の効果〕
以上説明したように本発明は、ハードウェア論理シミュ
レータと簡易論理シミュレータを物理チャネルで接続す
ることにより、大規模なハードウェア論理シミュレータ
を開発することなく、複数の論理装置からなる大規模な
論理システムを効率良くシミュレートできる効果がある
。
レータと簡易論理シミュレータを物理チャネルで接続す
ることにより、大規模なハードウェア論理シミュレータ
を開発することなく、複数の論理装置からなる大規模な
論理システムを効率良くシミュレートできる効果がある
。
第１図は本発明の論理シミュレーションシステムの一実
施例の構成図、第２図はシミュレーションの対象となる
論理システムの構成図、第３図はシミュレータ間で転送
される情報の形式を示す図、第４図はシミュレーション
実行制御プログラム５３の処理を示す図、第５図はメモ
リ読出しのシミュレーション手順を示す図である。 １−−−−−−第１のハードウェア論理シミュレータ、
２・・・・・・第２のハードウェア論理シミュレータ、
３・・・・・・第１の簡易論理シミュレータ、４−−−
−−−第２の簡易論理シミュレータ、５−−−−−・汎
用コンピュータ、 ６−−−−−・論理シミュレーションモデル、７−−−
−−・試験プログラム、 ８−−−−−・プリンタ、 １１・・・・・・第１の論理シミュレーション部、＋
２−・・・・・第１のシミュレーション制御部、＋ ３
−・・・・・第１のチャネル制御回路、１５・・・・・
・第１の物理チャネル、２１・・・・・・第２の論理シ
ミュレーション部、２２−・・・・・第２のシミュレー
ション制御部、２３−−−−−・第２のチャネル制御回
路、２５・・・・・・第２の物理チャネル、３１・・・
・・・第３の論理シミュレーション部、３２・・・・・
・第３のシミュレーション制御部、３３・・・・・・第
３のチャネル制御回路、３５−−−−−・第３の物理チ
ャネル、４１−−−−−−第４の物理シミュレーション
部、４ｚ・・・・・・第４のシミュレーション制御部、
４３−−−−−−第４のチャネル制御回路、４５・・・
・・・第４の物理チャネル、５１・・・・・・入出力処
理装置、 ５２・・・・・・主記憶装置、 ５３・・・・・・シミュレーション実行制御プログラム
、５４・・・・・・オペレーティングシステム、５５・
・・・・・命令処理装置、 ２０１−−−−−− Ｍ Ｍ Ｕ 、 ２０２・
−−−−−Ｓ ＣＵ、２０３−・・−Ｅ Ｐ Ｕ、
２０４・・・・−Ｅ Ｐ Ｕ、２０５−−−−−−
Ｓ Ｖ Ｐ、 ３０１−−−−−−送信先、３０２
−・・・・・送信元、 ３０３・・・・・・送信デ
ータ。
施例の構成図、第２図はシミュレーションの対象となる
論理システムの構成図、第３図はシミュレータ間で転送
される情報の形式を示す図、第４図はシミュレーション
実行制御プログラム５３の処理を示す図、第５図はメモ
リ読出しのシミュレーション手順を示す図である。 １−−−−−−第１のハードウェア論理シミュレータ、
２・・・・・・第２のハードウェア論理シミュレータ、
３・・・・・・第１の簡易論理シミュレータ、４−−−
−−−第２の簡易論理シミュレータ、５−−−−−・汎
用コンピュータ、 ６−−−−−・論理シミュレーションモデル、７−−−
−−・試験プログラム、 ８−−−−−・プリンタ、 １１・・・・・・第１の論理シミュレーション部、＋
２−・・・・・第１のシミュレーション制御部、＋ ３
−・・・・・第１のチャネル制御回路、１５・・・・・
・第１の物理チャネル、２１・・・・・・第２の論理シ
ミュレーション部、２２−・・・・・第２のシミュレー
ション制御部、２３−−−−−・第２のチャネル制御回
路、２５・・・・・・第２の物理チャネル、３１・・・
・・・第３の論理シミュレーション部、３２・・・・・
・第３のシミュレーション制御部、３３・・・・・・第
３のチャネル制御回路、３５−−−−−・第３の物理チ
ャネル、４１−−−−−−第４の物理シミュレーション
部、４ｚ・・・・・・第４のシミュレーション制御部、
４３−−−−−−第４のチャネル制御回路、４５・・・
・・・第４の物理チャネル、５１・・・・・・入出力処
理装置、 ５２・・・・・・主記憶装置、 ５３・・・・・・シミュレーション実行制御プログラム
、５４・・・・・・オペレーティングシステム、５５・
・・・・・命令処理装置、 ２０１−−−−−− Ｍ Ｍ Ｕ 、 ２０２・
−−−−−Ｓ ＣＵ、２０３−・・−Ｅ Ｐ Ｕ、
２０４・・・・−Ｅ Ｐ Ｕ、２０５−−−−−−
Ｓ Ｖ Ｐ、 ３０１−−−−−−送信先、３０２
−・・・・・送信元、 ３０３・・・・・・送信デ
ータ。
Claims (1)
- １、複数の論理装置からなる論理システムをシミュレー
トする論理シミュレーシステムであって、検査対象の論
理装置をシミュレートするハードウェア論理シミュレー
タと、検査対象以外の論理装置を高速にシミュレートす
る簡易論理シミュレータと、該簡易論理シミュレータと
前記ハードウェア論理シミュレータとを有機的に接続す
るチャネル接続手段と、論理シミュレーションの実行を
制御する実行制御手段とを有する論理シミュレーション
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136936A JPH01305444A (ja) | 1988-06-02 | 1988-06-02 | 論理シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136936A JPH01305444A (ja) | 1988-06-02 | 1988-06-02 | 論理シミュレーションシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305444A true JPH01305444A (ja) | 1989-12-08 |
Family
ID=15187006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136936A Pending JPH01305444A (ja) | 1988-06-02 | 1988-06-02 | 論理シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227556A (ja) * | 1990-03-30 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | ロジック・シミュレーション・マシンからホスト・コンピュータへデータを送信する方法及び装置 |
-
1988
- 1988-06-02 JP JP63136936A patent/JPH01305444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227556A (ja) * | 1990-03-30 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | ロジック・シミュレーション・マシンからホスト・コンピュータへデータを送信する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113076227A (zh) | Mcu验证方法、系统和终端设备 | |
| US5363501A (en) | Method for computer system development verification and testing using portable diagnostic/testing programs | |
| US8150670B2 (en) | Simulator and simulation method | |
| US4995037A (en) | Adjustment method and apparatus of a computer | |
| JPH01305444A (ja) | 論理シミュレーションシステム | |
| JPH01305443A (ja) | 論理シミュレーションシステム | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH01147736A (ja) | 論理シミユレーシヨンシステム | |
| JP2002132534A (ja) | 入出力試験システム | |
| JP3177131B2 (ja) | 電子回路解析装置 | |
| JPH09269896A (ja) | ファームｃｐｕのブート方法 | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
| JPS59151247A (ja) | 情報処理装置の試験装置 | |
| JPH0821043B2 (ja) | シミュレーション方法 | |
| JP2632964B2 (ja) | 諭理装置の試験処理方式 | |
| JPH0328936A (ja) | 情報処理装置の試験診断方式 | |
| JPS6131493B2 (ja) | ||
| JPS62280940A (ja) | デ−タ処理装置 | |
| JPS6217250B2 (ja) | ||
| JPH033252B2 (ja) | ||
| JPS6230456B2 (ja) | ||
| JPH0368037A (ja) | プログラム開発装置 | |
| JPH03150641A (ja) | 複数マイクロプロセツサシステムシミユレーシヨン方式 |