JPH033252B2 - - Google Patents
Info
- Publication number
- JPH033252B2 JPH033252B2 JP59111378A JP11137884A JPH033252B2 JP H033252 B2 JPH033252 B2 JP H033252B2 JP 59111378 A JP59111378 A JP 59111378A JP 11137884 A JP11137884 A JP 11137884A JP H033252 B2 JPH033252 B2 JP H033252B2
- Authority
- JP
- Japan
- Prior art keywords
- subset
- control program
- data
- communication
- subsets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明はサブセツトシミユレータに係り、特に
プロセツサを搭載し、プログラム制御の下で動作
するシステムサブセツトが複数接続されて構築さ
れるシステム内の任のシステムサブセツトを試験
したいテストターゲツトシステムサブセツトとし
て自在に切り出し、そのテストターゲツトシステ
ムサブセツトの試験を効率的に行ない得るサブセ
ツトシミユレータに関する。
プロセツサを搭載し、プログラム制御の下で動作
するシステムサブセツトが複数接続されて構築さ
れるシステム内の任のシステムサブセツトを試験
したいテストターゲツトシステムサブセツトとし
て自在に切り出し、そのテストターゲツトシステ
ムサブセツトの試験を効率的に行ない得るサブセ
ツトシミユレータに関する。
(ロ) 技術の背景
今までに知られている通信システムの中には、
プログラム制御の下に動作するシステムサブセツ
トが複数接続されて構築されるシステムがある。
このようなシステムにおける動作が開発時等にお
いて正常に行なわれるか否かを試験する必要性が
ある。その試験の技法としてシステム全体を一気
に試験するのではなく、それを構成するシステム
サブセツト毎に試験するものがある。
プログラム制御の下に動作するシステムサブセツ
トが複数接続されて構築されるシステムがある。
このようなシステムにおける動作が開発時等にお
いて正常に行なわれるか否かを試験する必要性が
ある。その試験の技法としてシステム全体を一気
に試験するのではなく、それを構成するシステム
サブセツト毎に試験するものがある。
そのような試験を行なう技術手段には、各サブ
セツトに汎用性があつて、しかも効率の高いもの
であることが要求される。
セツトに汎用性があつて、しかも効率の高いもの
であることが要求される。
しかしながら、この種従来手段はそのような要
請に応えにくい技法になつており、これを解決し
得る技術手段の開発が要望されている。
請に応えにくい技法になつており、これを解決し
得る技術手段の開発が要望されている。
(ハ) 従来技術と問題点
従来この種の手段であるシミユレータは、上述
の如く構築されるシステムのシステムサブセツト
個別に構成されたり、或いは実機上において試験
する場合でも、ダミーシステムサブセツトイメー
ジのシミユレータを個別にソフトウエアで構築す
る如きものであつた。
の如く構築されるシステムのシステムサブセツト
個別に構成されたり、或いは実機上において試験
する場合でも、ダミーシステムサブセツトイメー
ジのシミユレータを個別にソフトウエアで構築す
る如きものであつた。
そのため、システム内の或システムサブセツト
を試験するためには、その都度該或システムサブ
セツト以外のシステムサブセツトをダミーとする
シミユレータを構築しなければならないから、
個々のシミユレータを開発する工数増加から免れ
得ないばかりでなく、それに応じてシミユレーシ
ヨン結果が異なつて来て、その結果の取り方及び
手続きにおける統一性が欠けるという不具合もあ
る。
を試験するためには、その都度該或システムサブ
セツト以外のシステムサブセツトをダミーとする
シミユレータを構築しなければならないから、
個々のシミユレータを開発する工数増加から免れ
得ないばかりでなく、それに応じてシミユレーシ
ヨン結果が異なつて来て、その結果の取り方及び
手続きにおける統一性が欠けるという不具合もあ
る。
(ニ) 発明の目的
本発明は上述したような従来シミユレータの有
する欠点に鑑みて為されたもので、その目的は、
汎用性に富み効率的にシミユレーシヨンを施工し
得るサブセツトシミユレータを提供することにあ
る。
する欠点に鑑みて為されたもので、その目的は、
汎用性に富み効率的にシミユレーシヨンを施工し
得るサブセツトシミユレータを提供することにあ
る。
(ホ) 発明の構成
そして、この目的達成のため、本発明シミユレ
ータはプログラム制御の下で動作するシステムサ
ブセツトが複数接続されて構成されるシステムの
サブセツトシミユレータにおいて、所定のシステ
ムサブセツトに搭載される基本制御プログラム及
び該基本制御プログラムに応答するダミーシステ
ムサブセツトのための通信制御プログラムと、上
記基本制御プログラムによつてアクセスされる通
信手順指示テーブル及び通信データテーブルと、
シミユレーシヨン結果出力手段とを備え、上記基
本制御プログラムによつて上記両テーブルをアク
セスして行なわれるデータに基づき上記システム
内のテストターゲツトシステムサブセツトと目さ
れるシステムサブセツトとその他のダミーシステ
ムサブセツトとを区分けしつつそのテストターゲ
ツトシステムサブセツトのシミユレーシヨンを行
ない、その結果を上記シミユレーシヨン結果出力
手段に出力するように構成したものである。
ータはプログラム制御の下で動作するシステムサ
ブセツトが複数接続されて構成されるシステムの
サブセツトシミユレータにおいて、所定のシステ
ムサブセツトに搭載される基本制御プログラム及
び該基本制御プログラムに応答するダミーシステ
ムサブセツトのための通信制御プログラムと、上
記基本制御プログラムによつてアクセスされる通
信手順指示テーブル及び通信データテーブルと、
シミユレーシヨン結果出力手段とを備え、上記基
本制御プログラムによつて上記両テーブルをアク
セスして行なわれるデータに基づき上記システム
内のテストターゲツトシステムサブセツトと目さ
れるシステムサブセツトとその他のダミーシステ
ムサブセツトとを区分けしつつそのテストターゲ
ツトシステムサブセツトのシミユレーシヨンを行
ない、その結果を上記シミユレーシヨン結果出力
手段に出力するように構成したものである。
(ヘ) 発明の実施例
以下、添付図面を参照しながら本発明の実施例
を説明する。
を説明する。
第１図は本発明一実施例のためのシステム構成
を示し、第２図は第１図システムを構成するシス
テムサブセツト（以下、単にサブセツトと称す
る。）のうちの任意のサブセツトをテストターゲ
ツトサブセツトとし、且つ該任意のサブセツト以
外のサブセツトをダミーサブセツトとしつつ、上
記テストターゲツトサブセツトをテストするため
のシミユレーシヨンプログラム及びシミユレーシ
ヨンのためのデータを格納するテーブル等を示す
図である。
を示し、第２図は第１図システムを構成するシス
テムサブセツト（以下、単にサブセツトと称す
る。）のうちの任意のサブセツトをテストターゲ
ツトサブセツトとし、且つ該任意のサブセツト以
外のサブセツトをダミーサブセツトとしつつ、上
記テストターゲツトサブセツトをテストするため
のシミユレーシヨンプログラム及びシミユレーシ
ヨンのためのデータを格納するテーブル等を示す
図である。
第１図において、１はプロセツサ（CPU）制
御システムで、このシステムはサブセツトＡ乃至
Ｄから成る。１１はサブセツトＡとサブセツトＢ
とを接続するインターフエイス、１２はサブセツ
トＡとサブセツトＣとを接続するインターフエイ
ス、２はサブセツトＢとサブセツトＤとを接続す
るインターフエイス、３はサブセツトＡとサブセ
ツトＤとを接続するインターフエイス、４はサブ
セツトＣとサブセツトＤとを接続するインターフ
エイス、５はシミユレーシヨン結果を出力する手
段でもあり、後述のテーブルに所要のデータを入
力し得る手段、例えばキーボードデイスプレイ６
とサブセツトＤとを接続するインターフエイスで
ある。
御システムで、このシステムはサブセツトＡ乃至
Ｄから成る。１１はサブセツトＡとサブセツトＢ
とを接続するインターフエイス、１２はサブセツ
トＡとサブセツトＣとを接続するインターフエイ
ス、２はサブセツトＢとサブセツトＤとを接続す
るインターフエイス、３はサブセツトＡとサブセ
ツトＤとを接続するインターフエイス、４はサブ
セツトＣとサブセツトＤとを接続するインターフ
エイス、５はシミユレーシヨン結果を出力する手
段でもあり、後述のテーブルに所要のデータを入
力し得る手段、例えばキーボードデイスプレイ６
とサブセツトＤとを接続するインターフエイスで
ある。
第２図において、７はシミユレーシヨンプログ
ラムのうちの基本制御プログラムで、８は通信制
御プログラムである。このシミユレーシヨンプロ
グラムはCPU制御システム１の所定のサブセツ
トに搭載されるもので、その基本制御プログラム
７は通信手順指示テーブル９及び通信データテー
ブル１０をアクセスし得るようになつており、送
受信データを通信手順指示テーブル９が指示する
手順に基づき通信制御プログラム８に引き渡し、
受け取るものである。通信制御プログラム８はテ
ストターゲツトサブセツト環境を構成するダミー
サブセツトのハードウエア対応でデータの授受を
行なうものである。通信手順指示テーブル９は送
信及び受信等のシーケンスを指示するデータを格
納するものであり、そのデータはキーボードデイ
スプレイ６のコンソールから入力し得るように構
成されており、ユーザがシミユレーシヨンの目的
に応じてテーブル９に設定し得る。又、通信デー
タテーブル１０は通信手順指示テーブル９のデー
タにて指示される送信すべき群、及び通信制御プ
ログラムにて受信したデータのチエツク用データ
群を格納するものであり、そのデータはキーボー
ドデイスプレイ６のコンソールから入力し得るよ
うに構成されている。
ラムのうちの基本制御プログラムで、８は通信制
御プログラムである。このシミユレーシヨンプロ
グラムはCPU制御システム１の所定のサブセツ
トに搭載されるもので、その基本制御プログラム
７は通信手順指示テーブル９及び通信データテー
ブル１０をアクセスし得るようになつており、送
受信データを通信手順指示テーブル９が指示する
手順に基づき通信制御プログラム８に引き渡し、
受け取るものである。通信制御プログラム８はテ
ストターゲツトサブセツト環境を構成するダミー
サブセツトのハードウエア対応でデータの授受を
行なうものである。通信手順指示テーブル９は送
信及び受信等のシーケンスを指示するデータを格
納するものであり、そのデータはキーボードデイ
スプレイ６のコンソールから入力し得るように構
成されており、ユーザがシミユレーシヨンの目的
に応じてテーブル９に設定し得る。又、通信デー
タテーブル１０は通信手順指示テーブル９のデー
タにて指示される送信すべき群、及び通信制御プ
ログラムにて受信したデータのチエツク用データ
群を格納するものであり、そのデータはキーボー
ドデイスプレイ６のコンソールから入力し得るよ
うに構成されている。
次に、上述構成になる本発明シミユレータの動
作を説明する。
作を説明する。
上述のCPU制御システム１が構成され、その
システム１の適宜のサブセツト、例えばテストタ
ーゲツトサブセツトＤに上述のシミユレーシヨン
プログラムが通常の手段によりロードされたとす
る。
システム１の適宜のサブセツト、例えばテストタ
ーゲツトサブセツトＤに上述のシミユレーシヨン
プログラムが通常の手段によりロードされたとす
る。
ユーザはキーボードデイスプレイ６のコンソー
ルから基本制御プログラム７を介して企図するシ
ミユレーシヨンの目的に応じて決まるデータ、即
ち送信及び受信等のシーケンスを指示するデータ
を通信手順指示テーブル９に格納し、又通信手順
指示テーブル９のデータにて指示される送信すべ
きデータ群、及び通信制御プログラム８にて受信
されたデータのチエツク用データ群を同様にして
通信データテーブル１０に格納する。
ルから基本制御プログラム７を介して企図するシ
ミユレーシヨンの目的に応じて決まるデータ、即
ち送信及び受信等のシーケンスを指示するデータ
を通信手順指示テーブル９に格納し、又通信手順
指示テーブル９のデータにて指示される送信すべ
きデータ群、及び通信制御プログラム８にて受信
されたデータのチエツク用データ群を同様にして
通信データテーブル１０に格納する。
このような準備が整つた後に、シミユレーシヨ
ンプログラムの実行が例えばキーボードデイスプ
レイ６上の開始キーの押下げにて開始される。そ
の基本制御プログラム７は通信手順指示テーブル
９にアクセスしてシーケンスデータを得ると共に
そのシーケンスデータにて指示される送信すべき
データを通信データテーブル１０から得る。この
送信データは基本制御プログラム７からシーケン
スデータに従つた手順で通信制御プログラム８に
引き渡す。通信制御プログラム８は上記手順に従
つてダミーサブセツトを構成する１つ又は複数の
サブセツトＡ乃至Ｃにデータを送る。これに対し
てダミーサブセツト側からは応答データが返送さ
れて来て通信制御プログラム８にて受け取られ、
そして基本制御プログラム７においてその応答デ
ータと通信データテーブル１０からのチエツク用
データとの比較が行なわれる。
ンプログラムの実行が例えばキーボードデイスプ
レイ６上の開始キーの押下げにて開始される。そ
の基本制御プログラム７は通信手順指示テーブル
９にアクセスしてシーケンスデータを得ると共に
そのシーケンスデータにて指示される送信すべき
データを通信データテーブル１０から得る。この
送信データは基本制御プログラム７からシーケン
スデータに従つた手順で通信制御プログラム８に
引き渡す。通信制御プログラム８は上記手順に従
つてダミーサブセツトを構成する１つ又は複数の
サブセツトＡ乃至Ｃにデータを送る。これに対し
てダミーサブセツト側からは応答データが返送さ
れて来て通信制御プログラム８にて受け取られ、
そして基本制御プログラム７においてその応答デ
ータと通信データテーブル１０からのチエツク用
データとの比較が行なわれる。
このようにして行なわれたシミユレーシヨン結
果がデイスプレイ６又はプリンタに出力され、そ
のシミユレーシヨンにて行なわれたテスト結果を
得ることによりテストターゲツトサブセツトＤの
シミユレーシヨンを行なうことができる。
果がデイスプレイ６又はプリンタに出力され、そ
のシミユレーシヨンにて行なわれたテスト結果を
得ることによりテストターゲツトサブセツトＤの
シミユレーシヨンを行なうことができる。
このようなシミユレーシヨンは、上述シーケン
スデータをシミユレーシヨンの目的に応じて変え
ることによりテストターゲツトサブセツトの環境
を構成するダミーサブセツトを変更して行なうこ
とができる。又、そのようなテストターゲツトサ
ブセツトをCPU制御システム内の任意のサブセ
ツトに設定して同様のシミユレーシヨンを行ない
得る。従つて、本発明によれば、汎用性に富ん
で、しかも効率良いシミユレーシヨンを行なうこ
とができる。
スデータをシミユレーシヨンの目的に応じて変え
ることによりテストターゲツトサブセツトの環境
を構成するダミーサブセツトを変更して行なうこ
とができる。又、そのようなテストターゲツトサ
ブセツトをCPU制御システム内の任意のサブセ
ツトに設定して同様のシミユレーシヨンを行ない
得る。従つて、本発明によれば、汎用性に富ん
で、しかも効率良いシミユレーシヨンを行なうこ
とができる。
なお、上記実施例においては、テーブル９，１
０はキーボードデイスプレイ６と関連して構成さ
れているが、所要のデータを前以つて格納してお
り、基本制御プログラム７によつてアクセスし得
る交換可能な記憶手段で代替されてもよい。又、
シミユレーシヨン結果も交換可能な記憶手段に格
納し、該記憶手段を他の場所にある出力装置にセ
ツトしてその結果を得るようにしてもよい。
０はキーボードデイスプレイ６と関連して構成さ
れているが、所要のデータを前以つて格納してお
り、基本制御プログラム７によつてアクセスし得
る交換可能な記憶手段で代替されてもよい。又、
シミユレーシヨン結果も交換可能な記憶手段に格
納し、該記憶手段を他の場所にある出力装置にセ
ツトしてその結果を得るようにしてもよい。
(ト) 発明の効果
以上述べたように、本発明によれば、
サブセツトシミユレーシヨンに汎用性を与え
得て、 しかもそのシミユレーシヨンを効率よく行な
い得る、等の効果が得られる。
得て、 しかもそのシミユレーシヨンを効率よく行な
い得る、等の効果が得られる。
第１図は本発明の一実施例のためのシステム構
成を示す図、第２図は第１図システムのシミユレ
ーシヨンプログラム等を示す図である。 図中、１はCPU制御システム、Ａ乃至Ｄはサ
ブセツト、２乃至５はインターフエイス、６はキ
ーボードデイスプレイ、７は基本制御プログラ
ム、８は通信制御プログラム、９は通信手順指示
テーブル、１０は通信データテーブル、１１，１
２はインターフエイスである。
成を示す図、第２図は第１図システムのシミユレ
ーシヨンプログラム等を示す図である。 図中、１はCPU制御システム、Ａ乃至Ｄはサ
ブセツト、２乃至５はインターフエイス、６はキ
ーボードデイスプレイ、７は基本制御プログラ
ム、８は通信制御プログラム、９は通信手順指示
テーブル、１０は通信データテーブル、１１，１
２はインターフエイスである。
Claims (1)
- １ プログラム制御の下に動作するシステムサブ
セツトが複数接続されて構成されるシステムのサ
ブセツトシミユレータにおいて、所定のシステム
サブセツトに搭載される基本制御プログラム及び
該基本制御プログラムに応答するダミーシステム
サブセツトのための通信制御プログラムと、上記
基本制御プログラムによつてアクセスされる通信
手順指示テーブル及び通信データテーブルと、シ
ミユレーシヨン結果出力手段とを備え、上記基本
制御プログラムによつて上記両テーブルをアクセ
スして得られるデータに基づき上記システム内の
テストターゲツトシステムサブセツトと目される
システムサブセツトとその他のダミーシステムサ
ブセツトとを区分けしつつそのテストターゲツト
システムサブセツトのシミユレーシヨンを行な
い、その結果を上記シミユレーシヨン結果出力手
段に出力するように構成したことを特徴とするサ
ブセツトシミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111378A JPS60254351A (ja) | 1984-05-31 | 1984-05-31 | サブセツトシミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111378A JPS60254351A (ja) | 1984-05-31 | 1984-05-31 | サブセツトシミユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254351A JPS60254351A (ja) | 1985-12-16 |
| JPH033252B2 true JPH033252B2 (ja) | 1991-01-18 |
Family
ID=14559665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111378A Granted JPS60254351A (ja) | 1984-05-31 | 1984-05-31 | サブセツトシミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254351A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62182939A (ja) * | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 情報処理装置の論理シミユレ−シヨン方法 |
| US5062067A (en) * | 1989-03-15 | 1991-10-29 | Vlsi Technology, Inc. | Levelized logic simulator with fenced evaluation |
-
1984
- 1984-05-31 JP JP59111378A patent/JPS60254351A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254351A (ja) | 1985-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715433A (en) | Dynamic software model for emulating hardware | |
| US9959376B2 (en) | Isolated debugging in an FPGA based emulation environment | |
| US5233611A (en) | Automated function testing of application programs | |
| JP4846885B2 (ja) | 分散プロセス制御システムのための刺激型シミュレータ | |
| US6567767B1 (en) | Terminal server simulated client performance measurement tool | |
| CN108900382B (zh) | 测试方法及其装置 | |
| US7992046B2 (en) | Test system with simulation control device for testing functions of electronic devices | |
| US6691259B1 (en) | Terminal server data file extraction and analysis application | |
| CN114444422B (zh) | 芯片验证系统、方法及存储介质 | |
| JPH033252B2 (ja) | ||
| JPH0659934U (ja) | サーバー拡張用アーキテクチャ | |
| JP2000330970A (ja) | シミュレーション装置及びシミュレーション方法 | |
| US6651038B1 (en) | Architecture for simulation testbench control | |
| Oyediran et al. | Development of a remote operational amplifier Ilab using android-based mobile platform | |
| US20230418728A1 (en) | Method and system for generating real-time test environment activity view for functional simulations | |
| JP2001318805A (ja) | 組み込みシステムのテスト方法及びテストシステム | |
| JP2772999B2 (ja) | 実験システム | |
| CN110737601A (zh) | 一种测试方法、装置、电子设备和存储介质 | |
| JPH07219980A (ja) | テスト実行方式 | |
| JP3177131B2 (ja) | 電子回路解析装置 | |
| JP4667991B2 (ja) | デバイス評価方法 | |
| JP2927049B2 (ja) | 画像処理装置 | |
| JPH01305444A (ja) | 論理シミュレーションシステム | |
| JPS6230456B2 (ja) | ||
| JPH03198132A (ja) | シミュレーション装置 |