JPH01147736A - 論理シミユレーシヨンシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は論理シミュレーションシステムに関する。

〔従来の技術〕

従来の論理シミュレーションシステムは、試験対象とな
る論理装置と同等の動作を、複数の論理ブロックから構
成されるハードウェア論理シミュレータを使用して短時
間でシミュレーションを行ない、論理設計の検査を行っ
ていた（例えば特開昭５９−１１４５９）。

〔発明が解決しようとする問題点〕

上述した従来の論理シミュレーション方式は、複数の論
理装置からなる大規模な論理システムをシミュレートす
るとき、論理システムのシミュレーションモデルを作成
し、１台のハードウェア論理シミュレータでシミュレー
トしなければならないため、ハードウェア論理シミュレ
ータの規模が十分大きくなければならないという欠点が
ある。

［問題点を解決するための手段］ 本発明の論理シミュレーションシステムは、複数の論理
装置からなる論理システムの各論理装置をシミュレート
するハードウェア論理シミュレータと、該ハードウェア
論理シミュレータを有機的に接続するチャネル接続手段
と、前記ハードウェア論理シミュレータ群を制御する実
行制御手段とを有する。

［作用］ したがって、複数の論理装置からなる大規模な論理シス
テムをシミュレートするとき、論理システムを構成する
各論理装置をシミュレートするハードウェア論理シミュ
レータをチャネルで接続すればよいので、大規模なハー
ドウェア論理シミュレータを開発する必要はない。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の論理シミュレーションシステムの一実
施例の構成図である。

第１のハードウェア論理シミュレータｌ、第２のハード
ウェア論理シミュレータ２、第３のハードウェア論理シ
ミュレータ３、第４のハードウェア論理シミュレータ４
は汎用コンピュータ５と、それぞれ第１の物理チャネル
１５、第２の物理チャネル２５、第３の物理チャネル３
５および第４の物理チャネル４５で接続されている。第
１のハードウェア論理シミュレータ１には第１の論理シ
ミュレーション部１１、第１のシミュレーション制御部
１２、第１のチャネル制御回路１３が含まれ、第２のハ
ードウェア論理シミュレータ２には第２の論理シミュレ
ーション部２１、第２のシミュレーション制御部２２、
第２のチャネル制御回路２３が含まれ、第３のハードウ
ェア論理シミュレータ３には第３の論理シミュレーショ
ン部３１、第３のシミュレーション制御部３２、第３の
チャネル制御回路３３が含まれ、第４のハードウェア論
理シミュレータ４には第４の論理シミュレーション部４
１、第４のシミュレーション制御部４２、第４のチャネ
ル制御回路４３が含まれている。汎用コンピュータ５は
入出力処理装置５１と主記憶装置５２と命令処理装置５
３が含まれ、論理シミュレーションモデル６、試験プロ
グラム７が格納されている磁気ディスク装置７とプリン
タ８が接続されている。さらに、汎用コンピュータ５の
主記憶装置５２には、第１〜第４のハードウェア論理シ
ミュレータ１〜４を制御するシミュレーション実行制御
プログラム５３が格納されており、オペレーティングシ
ステム５４の制御のもとで動作する。

第２図は、本実施例がシミュレートする論理システムの
構成を示す図である。主記憶装置（ＭＭＵ）２０１と演
算処理装置（ＥＰＵ）２０３と演算処理装置（ＥＰＵ）
２０４とがシステム制御装置（ＳＣＵ）２０２に接続さ
れており、さらにサービスプロセッサ（Ｓ　Ｖ　Ｐ　）
　２０５　カＳ　ＣＵ２Ｏ５ヲ介シテＭＭＵ２０１　、
　ＥＰＵ　２０３、ＥＰＵ２０４および５ＣＵ２０２に
接続されている。

第３図は第１〜第４のハードウェア論理シミュレータ１
〜４と汎用コンピュータ５との間で転送される情報の形
式を示す図である。この情報は送信先３０１、送信元３
０２、送信データ３０３で構成されている。

第４図はシミュレーション実行制御プログラム５３の処
理の流れを示す図、第５図は、ＥＰＵ２０３からＭ　Ｍ
　Ｕ　２０１に対してメモリ読出しを行なった時の本実
施例での処理の流れを示した図である。

まず、オペレーティングシステム５４は、シミュレーシ
ョン実行制御プログラム５３を主記憶装置５２にロード
し、シミュレーション実行制御プログラム５３を起動す
る。起動されたシミュレーション実行制御プログラム５
３は、第４図に示す処理を行う。まず、第１〜第４の物
理チャネル１５〜４５を介して第１〜第４のハードウェ
ア論理シミュレータ１〜４に対しハードウェアの初期化
を指示し　（ステップ４０１）、初期化の終了した第１
〜第４のハードウェア論理シミュレータ１〜４に対し磁
気ディスク装置に格納されている論理シミュレーション
モデル６を第１〜第４の物理チャネル１５〜４５を経由
してロードする　（ステップ４０２）。

ここで、第１のハードウェア論理シミュレータ１には第
２図のＭ　Ｍ　Ｕ　２０１をシミュレートする論理シミ
ュレーションモデルをロードし、第２のハードウェア論
理シミュレータ２には５ＣＵ２０２を、第３のハードウ
ェア論理シミュレータ３にはＥ　Ｐ　Ｕ　２０３を、第
４のハードウェア論理シミュレータ４にはＥＰＵ２０４
をシミュレートする論理シミュレーションモデルをロー
ドする。続いて、シミュレーション実行制御プログラム
５３は、磁気ディスク装置に格納されている試験プログ
ラム７を第１の物理チャネル１５を経由してＭＭＵ２０
１をシミュレートする第１のハードウェア論理シミュレ
ータ１の第１の論理シミュレーション部１１にロードす
る　（ステップ４０３）。このように、シミュレーショ
ン実行制御プログラム５３はＳ　Ｖ　Ｐ　２０５の機能
をシミュレートすることになる。さて、試験プログラム
７のロードが完了すると、第１〜第４の物理チャネル１
５〜４５を介して第１〜第４のハードウェア論理シミュ
レータ１〜４の第１〜第４のシミュレーション制御部１
２〜４２に対し、シミュレーションの開始を指示すると
　（ステップ４０４）、各ハードウェア論理シミュレー
タ１〜４は他装置からの起動通信待状態となる。このと
き、ＥＰＵ２０３をシミュレートする第３のハードウェ
ア論理シミュレータ３に対し、第３の物理チャネル３５
を経由して試験プログラム７起動のためのプロセッサ間
通信を送信する　（ステップ４０５）。続いて、シミュ
レーション実行制御プログラム５３は、第１〜第４のハ
ードウェア論理シミュレータ１〜４からの要求を待ち合
わせ　（ステップ４０６）、第３図に示されるデータを
伴った要求を受は付けると送信データ３０３の送信先３
０１を検査し　（ステップ４０７）、送信先３０１が汎
用コンピュータ５でなければ受信情報を送信先３０１で
示されるハードウェア論理シミュレータに転送する　（
ステップ４０８）。−方、ステップ４０７で送信先が汎
用コンピュータであると認識したときは、第１〜第４の
ハードウェア論理シミュレータ１〜４に対しシミュレー
ションの終了を指示し　（ステップ４０９）、第１〜第
４のハードウェア論理シミュレータ１〜４に格納されて
いるシミュレーション結果を読出し　（ステップ４１Ｏ
）、シミュレーション結果を編集してプリンタ８に出力
しくステップ４１１　）だ後、全ての処理を終了する。

次に、本実施例がシミュレートする論理システムの構成
を示す第２図において、Ｅ　Ｐ　Ｕ　２０３が他装置と
通信するのは、Ｍ　Ｍ　Ｕ　２０１に対し命令の取り出
しおよびオペランドへのデータ読出し並びに書込みと、
Ｅ　Ｐ　Ｕ　２０４に対する起動および同期のためのプ
ロセッサ間通信に大別される。ここで、Ｍ　Ｍ　０２０
１に対するデータ読出しについてシミュレーション方法
を第５図を用いて説明する。

まず、第３のハードウェア論理シミュレータ３の第３の
論理シミュレーション部３１がシミュレーションの結果
メモリ読出しコマンドを生成し　（ステップ５０１）、
第３のシミュレーション制御部３２はメモリ読出しコマ
ンドを送信データ３０３とし、送信先３０１を第２のハ
ードウェア論理シミュレータ２　（ＳＣＵ２０２）にし
、送信元３０２を第３のハードウェア論理シミュレータ
３　（ＥＰｔ１２０３）として汎用コンピュータ５に通
知する　（ステップ５０２）。続いて、通知を受は取っ
たシミュレーション実行制御プログラム５３は受信情報
を送信先である第２のハードウェア論理シミュレータ２
　（ＳｅＯ２，０２）に転送し　（ステップ５０３）、
受信した情報をもとにシミュレーションを行ない、その
結果として第１のハードウェア論理シミュレータ１　（
ＭＭＵ２０１）へのコマンドを生成し汎用コンピュータ
５に送信し　（ステップ５０５）、受信データを送信先
である第１のハードウェア論理シミュレータ１に転送し
　（ステップ５０６）、受信した情報をもとにシミュレ
ーションを行ない　（ステップ５０７）、シミュレーシ
ョン結果として得られた読出しデータを転送するコマン
ドを生成し　（ステップ５０８）、汎用コンピュータ５
にコマンドを送信し　（ステップ５０９）、受信したコ
マンドを送信先である第２のハードウェア論理シミュレ
ータ２　（ＳＣ１１２０２）　Ｇ、ｍ転送し　（ステッ
プ５１０）、受信した情報をもとにシミュレーションを
行ない　（ステップ５１１）、シミュレーションの結果
として第３のハードウェア論理シミュレータ３　（ＥＰ
Ｕ２０３）に読出しデータを送信するコマンドを生成し
汎用コンピュータ５に送信し　（ステップ５１２）、受
信した情報を送信先である第３のハードウェア論理シミ
ュレータ３　（ＥＰＵ２０３）に転送し　（ステップ５
１３）、受信した情報をもとに第３のハードウェア論理
シミュレータ３　（ＥＰＵ２０３）でシミュレーション
を続行する（ステップ５１４）ことで一連のメモリ読出
し処理を終了する。

ここで、メモリ書込み処理についても読出し処理と同様
にシミュレートできるし、プロセッサ間通信に関しても
第３のハードウェア論理シミュレータ３　（ＥＰＵ２０
３）から汎用コンピュータ５を介して第２のハードウェ
ア論理シミュレータ２　（ＳＣ１１２０２）に、さらに
汎用コンピュータ５を介して第４のハードウェア論理シ
ミュレータ４　（ＥＰＵ２０４）に情報を転送すること
でシミュレートできる。また、第４のハードウェア論理
シミュレータ４　（ＥＰＵ２０４）からのメモリアクセ
スおよび第３のハードウェア論理シミュレータ３　（Ｅ
ＰＩＩ２０３）へのプロセッサ間通信についても同様に
シミュレートすることができる。

ところで、本実施例では、ハードウェア論理シミュレー
タが４台であるが、２台以上であれば何台でも良いこと
は明らかである。また、各ハードウェア論理シミュレー
タ１〜４は汎用コンピュータ５を介して接続されている
が直接接続して良いことも明らかである。

［発明の効果］ 以上説明したように本発明は、複数のハードウェア論理
シミュレータをチャネルで接続することにより、大規模
なハードウェア論理シミュレータを開発することなく、
複数の論理装置からなる大規模な論理システムをシミュ
レートできる効果がある。

【図面の簡単な説明】

第１図は本発明の論理シミュレーションシステムの一実
施例の構成図、第２図はシミュレーションの対象となる
論理システムの構成図、第３図はシミュレータ間で転送
する情報の形式を示す図、第４図はシミュレーション実
行制御プログラム５３の処理を示す図、第５図はメモリ
読出しのシミュレーション手順を示した図である。 １．２，３．４・・・第１〜第４のハードウェア論理シ
ミュレータ、 １１、２１．３１．４１・・・第１〜第４の論理シミュ
レーション部、 ＋２．２２．３２．４２・・・第１〜第４のシミュレー
ション制御部、 １３、２３．３３．４３・・・第１〜第４のチャネル制
御回路、 １５、２５．３５．４５・・・第１〜第４の物理チャネ
ル、５・・・汎用コンピュータ、 ５１・・・入出力処理装置、 ５２・・・主記憶装置、 ５３・・・シミュレーション実行制御プログラム、５４
・・・オペレーティングシステム、５５・・・命令処理
装置、 ６・・・論理シミュレーションモデル、７・・・試験プ
ログラム、　８・・・プリンタ、２０１・・・ＭＭＵ、
　　　　　　２０２・・・ＳＣＵ。 ２０３・・・ＥＰＵ、　　　　　　２０４・・・ＥＰＵ
。 ２０５・・・Ｓ　Ｖ　Ｐ　１３０１・・・送信先、３０
２・・・送信元、　　　　　３０３・・・送信データ。

Claims (1)

【特許請求の範囲】
1. 複数の論理装置からなる論理システムの各論理装置をシ
   ミュレートするハードウェア論理シミュレータと、該ハ
   ードウェア論理シミュレータを有機的に接続するチャネ
   ル接続手段と、前記ハードウェア論理シミュレータ群を
   制御する実行制御手段とを有する論理シミュレーション
   システム。