JPH0535815A - 論理シミユレータ - Google Patents
論理シミユレータInfo
- Publication number
- JPH0535815A JPH0535815A JP3189628A JP18962891A JPH0535815A JP H0535815 A JPH0535815 A JP H0535815A JP 3189628 A JP3189628 A JP 3189628A JP 18962891 A JP18962891 A JP 18962891A JP H0535815 A JPH0535815 A JP H0535815A
- Authority
- JP
- Japan
- Prior art keywords
- state value
- logic
- circuit
- logic state
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】論理状態値格納用のメモリ容量を削減する。
【構成】回路内の論理状態値を複数クロック分格納する
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段２
と、前記状態値変化データ転送手段により転送された回
路を示す情報とクロックと論理状態値とを格納する論理
状態値格納手段３とを有する論理シミュレータ。
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段２
と、前記状態値変化データ転送手段により転送された回
路を示す情報とクロックと論理状態値とを格納する論理
状態値格納手段３とを有する論理シミュレータ。
Description
【０００１】
【産業上の利用分野】本発明は論理シミュレータに関す
る。
る。
【０００２】
【従来の技術】従来の論理シミュレータは、回路内の論
理状態値を複数クロック分格納する際、論理状態値の変
化の有無にかかわらず複数クロック分の全状態値を格納
していた。
理状態値を複数クロック分格納する際、論理状態値の変
化の有無にかかわらず複数クロック分の全状態値を格納
していた。
【０００３】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレータでは、論理状態値格納用のメモリ要領を非常
に多く必要とするという欠点がある。
ミュレータでは、論理状態値格納用のメモリ要領を非常
に多く必要とするという欠点がある。
【０００４】
【課題を解決するための手段】本発明の論理シミュレー
タは、回路内の論理状態値を複数クロック分格納する
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段と、
前記状態値変化データ転送手段により転送された回路を
示す情報とクロックと論理状態値とを格納する論理状態
値格納手段とを有する論理シミュレータとを特徴とす
る。
タは、回路内の論理状態値を複数クロック分格納する
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段と、
前記状態値変化データ転送手段により転送された回路を
示す情報とクロックと論理状態値とを格納する論理状態
値格納手段とを有する論理シミュレータとを特徴とす
る。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示した論理シミ
ュレータ４のブロック図である。
ュレータ４のブロック図である。
【０００７】図１において１はイベントドリブン法によ
って論理シミュレーションを行うシミュレーション実行
部、２はシミュレーション実行部１からイベントの起き
た時だけその回路を示す情報と、その時点でのクロック
と状態値を受け取り、かつその回路を示す情報とクロッ
クと状態値を格納部へ転送する状態値変化データ転送
部、３は状態値変化データ転送部２より送られた回路を
示す情報とクロックと状態値を格納する論理状態値格納
部である。
って論理シミュレーションを行うシミュレーション実行
部、２はシミュレーション実行部１からイベントの起き
た時だけその回路を示す情報と、その時点でのクロック
と状態値を受け取り、かつその回路を示す情報とクロッ
クと状態値を格納部へ転送する状態値変化データ転送
部、３は状態値変化データ転送部２より送られた回路を
示す情報とクロックと状態値を格納する論理状態値格納
部である。
【０００８】次に本論理シミュレータ４の状態値格納方
法の動作を説明する。
法の動作を説明する。
【０００９】まず、シミュレーション実行部１により、
イベントドリブン法でシミュレーションを１クロック実
行する。この時、イベントが起きた回路を示す情報と、
状態値と、その時のクロックとを状態値変化データ転送
部２へ通知する。
イベントドリブン法でシミュレーションを１クロック実
行する。この時、イベントが起きた回路を示す情報と、
状態値と、その時のクロックとを状態値変化データ転送
部２へ通知する。
【００１０】次に、状態値変化データ転送部２は、シミ
ュレーション実行部１から送られた回路を示す情報と状
態値とクロックを受け取り、論理状態値格納部３へ転送
する。
ュレーション実行部１から送られた回路を示す情報と状
態値とクロックを受け取り、論理状態値格納部３へ転送
する。
【００１１】次に、論理状態値格納部３は、状態値変化
データ転送部２から転送された回路を示す情報と状態値
とクロックを格納する。
データ転送部２から転送された回路を示す情報と状態値
とクロックを格納する。
【００１２】シミュレーション実行部１はイベントドリ
ブン法で次々とシミュレーションを行い以上の動作を繰
り返す。
ブン法で次々とシミュレーションを行い以上の動作を繰
り返す。
【００１３】
【発明の効果】以上説明したように本発明はシミュレー
ション実行時に状態値変化の起きた部分だけの回路を示
す情報とクロックと論理状態を格納することにより、状
態値格納用のメモリを大幅に削減できるという効果があ
る。
ション実行時に状態値変化の起きた部分だけの回路を示
す情報とクロックと論理状態を格納することにより、状
態値格納用のメモリを大幅に削減できるという効果があ
る。
【図１】本発明の一実施例を示した論理シミュレータの
ブロック図である。
ブロック図である。
１ シミュレーション実行部 ２ 状態値変化データ転送部 ３ 論理状態値格納部 ４ 論理シミュレータ
Claims (1)
- 【請求項１】 回路内の論理状態値を複数クロック分格
納する際、イベントドリブン法によって論理シミュレー
ションを実行するシミュレーション実行手段と、 論理状態値に変化が起きた時のみ、その回路を示す情報
とクロックと論理状態値とを受け取る状態値変化データ
転送手段と、 前記状態値変化データ転送手段により転送された回路を
示す情報とクロックと論理状態値とを格納する論理状態
値格納手段とを有する論理シミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189628A JPH0535815A (ja) | 1991-07-30 | 1991-07-30 | 論理シミユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189628A JPH0535815A (ja) | 1991-07-30 | 1991-07-30 | 論理シミユレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535815A true JPH0535815A (ja) | 1993-02-12 |
Family
ID=16244480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189628A Pending JPH0535815A (ja) | 1991-07-30 | 1991-07-30 | 論理シミユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7118133B2 (en) | 2004-06-24 | 2006-10-10 | Key Safety Systems, Inc. | Seat belt pretensioner |
| US7131667B2 (en) | 2004-06-11 | 2006-11-07 | Key Safety Systems, Inc. | Seat belt pretensioner |
-
1991
- 1991-07-30 JP JP3189628A patent/JPH0535815A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7131667B2 (en) | 2004-06-11 | 2006-11-07 | Key Safety Systems, Inc. | Seat belt pretensioner |
| US7118133B2 (en) | 2004-06-24 | 2006-10-10 | Key Safety Systems, Inc. | Seat belt pretensioner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4787061A (en) | Dual delay mode pipelined logic simulator | |
| EP0450839A2 (en) | A logic simulation machine | |
| GB2148029A (en) | Very large scale integrated circuit subdivided into isochronous regions and methods for the machine-aided design and testing of such a circuit | |
| JPH0760423B2 (ja) | データ転送方式 | |
| US6389580B1 (en) | Computer readable storage medium having logic synthesis program, and logic synthesis method and apparatus | |
| JPH0535815A (ja) | 論理シミユレータ | |
| US6324122B1 (en) | RAM synchronized with a signal | |
| JP2861000B2 (ja) | 論理シミュレーション方法 | |
| JPS5888889A (ja) | 電子計算機 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPS6312039A (ja) | 論理シミユレ−タ | |
| JPS6140628A (ja) | メモリ回路 | |
| JPH04115363A (ja) | 論理シミュレーション方式 | |
| JPS6244843A (ja) | シミユレ−タ | |
| JPS62298836A (ja) | プログラム格納用ｒａｍ | |
| JPS63210680A (ja) | 物理モデルへの入力ベクトル供給回路 | |
| JPH0524546B2 (ja) | ||
| JPS63182767A (ja) | 表示回路 | |
| JPS63253592A (ja) | 集積回路 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPS62241039A (ja) | 論理シミユレ−タ | |
| JPS62298837A (ja) | マイクロプログラムｉｐｌ方式 | |
| JPH06342454A (ja) | 複数のシミュレーション・プロセッサを備えたロジック・シミュレーション・マシン |