JPH0535815A - 論理シミユレータ - Google Patents

論理シミユレータ

Info

Publication number
JPH0535815A
JPH0535815A JP3189628A JP18962891A JPH0535815A JP H0535815 A JPH0535815 A JP H0535815A JP 3189628 A JP3189628 A JP 3189628A JP 18962891 A JP18962891 A JP 18962891A JP H0535815 A JPH0535815 A JP H0535815A
Authority
JP
Japan
Prior art keywords
state value
logic
circuit
logic state
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3189628A
Other languages
English (en)
Inventor
Kiyouko Naritomo
京子 成友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3189628A priority Critical patent/JPH0535815A/ja
Publication of JPH0535815A publication Critical patent/JPH0535815A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】論理状態値格納用のメモリ容量を削減する。 【構成】回路内の論理状態値を複数クロック分格納する
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段2
と、前記状態値変化データ転送手段により転送された回
路を示す情報とクロックと論理状態値とを格納する論理
状態値格納手段3とを有する論理シミュレータ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は論理シミュレータに関す
る。
【0002】
【従来の技術】従来の論理シミュレータは、回路内の論
理状態値を複数クロック分格納する際、論理状態値の変
化の有無にかかわらず複数クロック分の全状態値を格納
していた。
【0003】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレータでは、論理状態値格納用のメモリ要領を非常
に多く必要とするという欠点がある。
【0004】
【課題を解決するための手段】本発明の論理シミュレー
タは、回路内の論理状態値を複数クロック分格納する
際、イベントドリブン法によって論理シミュレーション
を実行するシミュレーション実行手段と、論理状態値に
変化が起きた時のみ、その回路を示す情報とクロックと
論理状態値とを受け取る状態値変化データ転送手段と、
前記状態値変化データ転送手段により転送された回路を
示す情報とクロックと論理状態値とを格納する論理状態
値格納手段とを有する論理シミュレータとを特徴とす
る。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
【0006】図1は本発明の一実施例を示した論理シミ
ュレータ4のブロック図である。
【0007】図1において1はイベントドリブン法によ
って論理シミュレーションを行うシミュレーション実行
部、2はシミュレーション実行部1からイベントの起き
た時だけその回路を示す情報と、その時点でのクロック
と状態値を受け取り、かつその回路を示す情報とクロッ
クと状態値を格納部へ転送する状態値変化データ転送
部、3は状態値変化データ転送部2より送られた回路を
示す情報とクロックと状態値を格納する論理状態値格納
部である。
【0008】次に本論理シミュレータ4の状態値格納方
法の動作を説明する。
【0009】まず、シミュレーション実行部1により、
イベントドリブン法でシミュレーションを1クロック実
行する。この時、イベントが起きた回路を示す情報と、
状態値と、その時のクロックとを状態値変化データ転送
部2へ通知する。
【0010】次に、状態値変化データ転送部2は、シミ
ュレーション実行部1から送られた回路を示す情報と状
態値とクロックを受け取り、論理状態値格納部3へ転送
する。
【0011】次に、論理状態値格納部3は、状態値変化
データ転送部2から転送された回路を示す情報と状態値
とクロックを格納する。
【0012】シミュレーション実行部1はイベントドリ
ブン法で次々とシミュレーションを行い以上の動作を繰
り返す。
【0013】
【発明の効果】以上説明したように本発明はシミュレー
ション実行時に状態値変化の起きた部分だけの回路を示
す情報とクロックと論理状態を格納することにより、状
態値格納用のメモリを大幅に削減できるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示した論理シミュレータの
ブロック図である。
【符号の説明】
1 シミュレーション実行部 2 状態値変化データ転送部 3 論理状態値格納部 4 論理シミュレータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 回路内の論理状態値を複数クロック分格
    納する際、イベントドリブン法によって論理シミュレー
    ションを実行するシミュレーション実行手段と、 論理状態値に変化が起きた時のみ、その回路を示す情報
    とクロックと論理状態値とを受け取る状態値変化データ
    転送手段と、 前記状態値変化データ転送手段により転送された回路を
    示す情報とクロックと論理状態値とを格納する論理状態
    値格納手段とを有する論理シミュレータ。
JP3189628A 1991-07-30 1991-07-30 論理シミユレータ Pending JPH0535815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3189628A JPH0535815A (ja) 1991-07-30 1991-07-30 論理シミユレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3189628A JPH0535815A (ja) 1991-07-30 1991-07-30 論理シミユレータ

Publications (1)

Publication Number Publication Date
JPH0535815A true JPH0535815A (ja) 1993-02-12

Family

ID=16244480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3189628A Pending JPH0535815A (ja) 1991-07-30 1991-07-30 論理シミユレータ

Country Status (1)

Country Link
JP (1) JPH0535815A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118133B2 (en) 2004-06-24 2006-10-10 Key Safety Systems, Inc. Seat belt pretensioner
US7131667B2 (en) 2004-06-11 2006-11-07 Key Safety Systems, Inc. Seat belt pretensioner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7131667B2 (en) 2004-06-11 2006-11-07 Key Safety Systems, Inc. Seat belt pretensioner
US7118133B2 (en) 2004-06-24 2006-10-10 Key Safety Systems, Inc. Seat belt pretensioner

Similar Documents

Publication Publication Date Title
JP3598321B2 (ja) 異なる周波数で動作するバス間でやりとりされるバッファリングデータ
EP0450839A2 (en) A logic simulation machine
GB2148029A (en) Very large scale integrated circuit subdivided into isochronous regions and methods for the machine-aided design and testing of such a circuit
JPH0760423B2 (ja) データ転送方式
JPH0535815A (ja) 論理シミユレータ
JP2861000B2 (ja) 論理シミュレーション方法
JPS5888889A (ja) 電子計算機
JP2552287B2 (ja) システムバス方式
JPS61153770A (ja) 画像処理装置
JPS6312039A (ja) 論理シミユレ−タ
JPS6140628A (ja) メモリ回路
JPS62219300A (ja) 半導体集積回路
JPH04115363A (ja) 論理シミュレーション方式
JPS6244843A (ja) シミユレ−タ
JPS62298836A (ja) プログラム格納用ram
JPS63210680A (ja) 物理モデルへの入力ベクトル供給回路
JPH0524546B2 (ja)
JPS63182767A (ja) 表示回路
JPS63253592A (ja) 集積回路
JPS60198939A (ja) 分割デ−タの転送方式
JPH02224141A (ja) 論理シミュレーション方式
JPH0823832B2 (ja) 論理検証方式
JPS62298837A (ja) マイクロプログラムipl方式
JPH06342454A (ja) 複数のシミュレーション・プロセッサを備えたロジック・シミュレーション・マシン
JPS63153655A (ja) メモリアクセス制御方式