JPS62241039A - 論理シミユレ−タ - Google Patents
論理シミユレ−タInfo
- Publication number
- JPS62241039A JPS62241039A JP61083547A JP8354786A JPS62241039A JP S62241039 A JPS62241039 A JP S62241039A JP 61083547 A JP61083547 A JP 61083547A JP 8354786 A JP8354786 A JP 8354786A JP S62241039 A JPS62241039 A JP S62241039A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- state value
- arithmetic circuit
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 26
- 238000004364 calculation method Methods 0.000 claims description 19
- 230000015654 memory Effects 0.000 abstract description 29
- 238000004088 simulation Methods 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野Ｊ
本発明はａｍシミ為レータに関する。
従来の論理シミ為レータはゲートシミュレータのみある
いはブロックシミ、レータのみと１檀類の演算機能のみ
を有していた。
いはブロックシミ、レータのみと１檀類の演算機能のみ
を有していた。
従来のシミ為レータはｌＷ１類の演算機能のみしか有し
ておらず、シミエレーシ璽ン対象回路によっては冗長な
場合が存在する。
ておらず、シミエレーシ璽ン対象回路によっては冗長な
場合が存在する。
たとえばゲートレベルの回路をプロヅクレベルでシミ為
し一シ四ンしようとする場合、プロヴク演算機能の大部
分のメモリが未使用で効率が悪いし、また演算スピード
も遅くなるという問題点がＴｏりた。
し一シ四ンしようとする場合、プロヴク演算機能の大部
分のメモリが未使用で効率が悪いし、また演算スピード
も遅くなるという問題点がＴｏりた。
〔問題点を解決するための子役」
本発明の装置は、ゲート機能の演算をするゲート演算回
路と、機能記述の演算をする機能演算回路と、回路ブロ
ックの演算をするブロック演算回路と、前記３個の演算
回路に入力状態値およびコマンドを供給し対応する出力
値を選択して状態値を更新する状Ｊｌｌｌｌｌｉｉ保持
伝播回路とｔｔんで構成される。
路と、機能記述の演算をする機能演算回路と、回路ブロ
ックの演算をするブロック演算回路と、前記３個の演算
回路に入力状態値およびコマンドを供給し対応する出力
値を選択して状態値を更新する状Ｊｌｌｌｌｌｉｉ保持
伝播回路とｔｔんで構成される。
〔実施例Ｊ
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図の論理シミュレータはシミュレータ！ｌ／を行な
う対象（ゲート、回路ブロック、機能記述等）の状態値
を保持し演算結果の供給をうけて更新する状態値保持伝
播回路２と、ゲート演算回路１１と機能演算回路１２と
ブロック演算回路１３からなる演算回路１とから構成さ
れる。
う対象（ゲート、回路ブロック、機能記述等）の状態値
を保持し演算結果の供給をうけて更新する状態値保持伝
播回路２と、ゲート演算回路１１と機能演算回路１２と
ブロック演算回路１３からなる演算回路１とから構成さ
れる。
状態値保持伝播回路２の詳細ブロック図を第５図に示す
。第５図中の演算回路１は第１図のものト同一である。
。第５図中の演算回路１は第１図のものト同一である。
シミュレーシ冒ンを行なう対象、例えば論理回路網は複
数のブラックボックスとその間の接続によシあられされ
、各ブラックボックスは固有の機能を有している。そこ
でシミニレ−シランのために各ブラックボックスの入力
状態値。
数のブラックボックスとその間の接続によシあられされ
、各ブラックボックスは固有の機能を有している。そこ
でシミニレ−シランのために各ブラックボックスの入力
状態値。
個有の機能、出力状態値をそれぞれ入力状り値メモリ５
２９機能メモリ５３．出力状態値メモリ５５に格納して
おく。また各ブラックボックス間の接続データは接続メ
モリ５４に格納しておく〇シミュレーシ冒ノに際しては
入力状態値メモリ５２から入力状態値を読みだしくす、
ｂ’、ｂ“）、機能メモリ５３から機能データ（ａ、ａ
’、ａ“）を取りだしくこれはコマンドとして供給され
る）ｍ鼻部１により演算を行ない出力ｃ 、 ｃ’ 、
ｃ”ｊｉ得るが選択部５６により対応する出力を選択
（機能メモリからの選択信号による）し、伝播部５７に
供給する。伝播部５７は接続メモリ５４の接続情報にも
とづいて出力状Ｄ１直メモリ５５および入力状態値メモ
リ５２の対応する値を更新する。このようにしてブラッ
クボックスを次々とシミュレートし処理を完了する。
２９機能メモリ５３．出力状態値メモリ５５に格納して
おく。また各ブラックボックス間の接続データは接続メ
モリ５４に格納しておく〇シミュレーシ冒ノに際しては
入力状態値メモリ５２から入力状態値を読みだしくす、
ｂ’、ｂ“）、機能メモリ５３から機能データ（ａ、ａ
’、ａ“）を取りだしくこれはコマンドとして供給され
る）ｍ鼻部１により演算を行ない出力ｃ 、 ｃ’ 、
ｃ”ｊｉ得るが選択部５６により対応する出力を選択
（機能メモリからの選択信号による）し、伝播部５７に
供給する。伝播部５７は接続メモリ５４の接続情報にも
とづいて出力状Ｄ１直メモリ５５および入力状態値メモ
リ５２の対応する値を更新する。このようにしてブラッ
クボックスを次々とシミュレートし処理を完了する。
第２図にゲート演算部１Ｎｒ１１の詳細ブロック図を示
す。入力状態値すの供給をうけて入力バッファ２１に格
納しこの値を演算部２２にある各推のケートシミュレー
シッン回路２２１〜２２３に供給しこれらの演算結果か
ら、供給されるコマンドａにより対応する出力Ｃを選択
部２３によシ選択する。
す。入力状態値すの供給をうけて入力バッファ２１に格
納しこの値を演算部２２にある各推のケートシミュレー
シッン回路２２１〜２２３に供給しこれらの演算結果か
ら、供給されるコマンドａにより対応する出力Ｃを選択
部２３によシ選択する。
第３図に機能演算回路１２の詳細ブロック図を示す。機
能演算回路１２の場合にはブラックボックスの機能は中
間機能コードメモリ３４に格納されておシ、コマンドａ
／は中間機能コードメモリ３４の対応するエリヤのスタ
ートアドレスとなる０中間機能コードメモリ３４は逆ボ
リッシェ形式に変換されており一命令ずつ演算部３５で
実行演算されることにより入力値ｂ′に対応する出力値
Ｃ′を得る０ 第４図にブロック演算回路１３の詳細ブロック図を示す
。ブロック演算回路１３ではブラックボックス内の機能
および接続情報はそれぞれ機能メモリ４５および接続メ
モリ４４に格納されておシコマンドａ匁それらのメモリ
の対応するエリヤのスタートアドレスとなる。機能およ
び接続データの供給をつけて演算部４６で演算が行なわ
れ入力値ｂ”に対応する出力値ｃ／／２得ることができ
る。以上のように本実施例では３ｍの演算回路を有しそ
れぞれブラックボックスの機能に見あって最適のシミュ
レーシ四ンを行なうことができる。
能演算回路１２の場合にはブラックボックスの機能は中
間機能コードメモリ３４に格納されておシ、コマンドａ
／は中間機能コードメモリ３４の対応するエリヤのスタ
ートアドレスとなる０中間機能コードメモリ３４は逆ボ
リッシェ形式に変換されており一命令ずつ演算部３５で
実行演算されることにより入力値ｂ′に対応する出力値
Ｃ′を得る０ 第４図にブロック演算回路１３の詳細ブロック図を示す
。ブロック演算回路１３ではブラックボックス内の機能
および接続情報はそれぞれ機能メモリ４５および接続メ
モリ４４に格納されておシコマンドａ匁それらのメモリ
の対応するエリヤのスタートアドレスとなる。機能およ
び接続データの供給をつけて演算部４６で演算が行なわ
れ入力値ｂ”に対応する出力値ｃ／／２得ることができ
る。以上のように本実施例では３ｍの演算回路を有しそ
れぞれブラックボックスの機能に見あって最適のシミュ
レーシ四ンを行なうことができる。
以上説明したように、シミ具し−ジＩＪ／対象回路の構
成要素毎に最適な演算回路の選択が可能となり、少ない
メモリで高速な演算が可能となるという効果がある。
成要素毎に最適な演算回路の選択が可能となり、少ない
メモリで高速な演算が可能となるという効果がある。
第１図は本発明の一実施例を示すプロ、り図、第２図は
第１図のゲート演算回路の詳細ブロック図、第３図は第
１図の機能演算回路の詳細ブロック図、第４図は第１図
のブロック演算回路の詳細ブロック図、第５図は第１図
の状態値保持伝播回路の詳細ブロック図である。 １・・・演算回路、２・・・状態値保持伝播回路、１１
・・・ゲート演算回路、１２・・・機能演算回路、１３
・・・ブロック演算回路％２１．３３．４３・・・入力
バッファ、３５．４６・・・演算部、２３．５６・・・
選択部、３１ 、４１・・・アドレスレジスタ、３２．
４２・・・１１回路、３４・・・中間機能コードメモリ
、３６・・・レジスタ、４４．５４・・・接続メモリ、
４５．５３・・・機能メモリ、４７・・・バッファ％
５１・・・制御部、５２・・・入力状態値メモリ、５５
・・・出力状態値メモリ、’＄１韻 Ｙ２フ 茅づフ 第４０
第１図のゲート演算回路の詳細ブロック図、第３図は第
１図の機能演算回路の詳細ブロック図、第４図は第１図
のブロック演算回路の詳細ブロック図、第５図は第１図
の状態値保持伝播回路の詳細ブロック図である。 １・・・演算回路、２・・・状態値保持伝播回路、１１
・・・ゲート演算回路、１２・・・機能演算回路、１３
・・・ブロック演算回路％２１．３３．４３・・・入力
バッファ、３５．４６・・・演算部、２３．５６・・・
選択部、３１ 、４１・・・アドレスレジスタ、３２．
４２・・・１１回路、３４・・・中間機能コードメモリ
、３６・・・レジスタ、４４．５４・・・接続メモリ、
４５．５３・・・機能メモリ、４７・・・バッファ％
５１・・・制御部、５２・・・入力状態値メモリ、５５
・・・出力状態値メモリ、’＄１韻 Ｙ２フ 茅づフ 第４０
Claims (1)
- ゲート機能の演算をするゲート演算回路と、機能記述の
演算をする機能演算回路と、回路ブロックの演算をする
ブロック演算回路と、前記３個の演算回路に入力状態値
およびコマンドを供給し対応する出力値を選択して状態
値を更新する状態値保持伝播回路とを含むことを特徴と
する論理シミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083547A JPS62241039A (ja) | 1986-04-11 | 1986-04-11 | 論理シミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083547A JPS62241039A (ja) | 1986-04-11 | 1986-04-11 | 論理シミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241039A true JPS62241039A (ja) | 1987-10-21 |
Family
ID=13805535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083547A Pending JPS62241039A (ja) | 1986-04-11 | 1986-04-11 | 論理シミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272458A (ja) * | 1988-09-08 | 1990-03-12 | Fujitsu Ltd | バス制御によるシミュレーション演算処理方式 |
-
1986
- 1986-04-11 JP JP61083547A patent/JPS62241039A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272458A (ja) * | 1988-09-08 | 1990-03-12 | Fujitsu Ltd | バス制御によるシミュレーション演算処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61110071A (ja) | 論理回路のシミュレーション方法及びシミュレータ | |
| JPS62241039A (ja) | 論理シミユレ−タ | |
| JPH034936B2 (ja) | ||
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| JP2508620B2 (ja) | 論理回路シミュレ―ション装置 | |
| JPS6148174B2 (ja) | ||
| JPH0113129B2 (ja) | ||
| JPH1185506A (ja) | 複数条件コード処理機能を有するデータ処理装置 | |
| JP2953405B2 (ja) | 論理シミュレーションの高速化方法及び論理シミュレーション装置 | |
| JP3067161B2 (ja) | ファジィ演算処理装置 | |
| JP2531206B2 (ja) | チャネル装置 | |
| JPH05135129A (ja) | シミユレーシヨン装置 | |
| JPS58178532A (ja) | 配線径路発見装置 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPS6349853A (ja) | 論理シミユレ−シヨン処理方式 | |
| JPS5971553A (ja) | デイジタル回路シミユレ−シヨン装置 | |
| JPH0743649B2 (ja) | 演算回路 | |
| JPH04239974A (ja) | 論理シミュレーション方式 | |
| JPS60142423A (ja) | 条件コ−ド生成方式 | |
| JPH05282395A (ja) | ハードウェアシミュレータの双方向ピン入出力切換え方法 | |
| JPH0792769B2 (ja) | 論理シミュレータ | |
| JPS6029865A (ja) | 論理シミュレーション装置 | |
| JPS61161555A (ja) | ハ−ドウエア シミユレ−タ | |
| JPS6180428A (ja) | デ−タ処理装置 | |
| JPH04113469A (ja) | 論理シミュレーションプロセッサ |