JPS6312039A - 論理シミユレ−タ - Google Patents
論理シミユレ−タInfo
- Publication number
- JPS6312039A JPS6312039A JP61155767A JP15576786A JPS6312039A JP S6312039 A JPS6312039 A JP S6312039A JP 61155767 A JP61155767 A JP 61155767A JP 15576786 A JP15576786 A JP 15576786A JP S6312039 A JPS6312039 A JP S6312039A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- clock
- logic
- calculation
- simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は論理シミューレータに関し、特にバードウエフ
化論理シミュレータに関するものである。
化論理シミュレータに関するものである。
従来技術
従来、この種のハードウェア化論理シミュレータにあっ
ては、論理シミュレータンによって演算された状態値を
、論理シミュレーション演算用のクロックの１クロツク
毎に、所定の通信手段によって当該ハードウェア化論理
シミュレータを制御するコンピュータへ転送するように
なっている。
ては、論理シミュレータンによって演算された状態値を
、論理シミュレーション演算用のクロックの１クロツク
毎に、所定の通信手段によって当該ハードウェア化論理
シミュレータを制御するコンピュータへ転送するように
なっている。
従って、これら状態値の転送を実行している間論理シミ
ュレータはシミュレーションを実行することができない
。そのために論理シミュレーション時間が増大するとい
う欠点がある。
ュレータはシミュレーションを実行することができない
。そのために論理シミュレーション時間が増大するとい
う欠点がある。
発明の目的
本発明はかかる従来のものの欠点を解決すべくなされた
ものであって、その目的とするところは、通信手段を用
いて１クロツク毎にコンピュータへ状態値を転送する必
要がなく、よってシミュレーション実行時間を何等増大
させることなく高速の論理シミュレーションが実行可能
なハードウェア化論理シミュレータを提供することにあ
る。
ものであって、その目的とするところは、通信手段を用
いて１クロツク毎にコンピュータへ状態値を転送する必
要がなく、よってシミュレーション実行時間を何等増大
させることなく高速の論理シミュレーションが実行可能
なハードウェア化論理シミュレータを提供することにあ
る。
発明の構成
本発明により論理シミュレータは、論理シミュレーショ
ンにより演算された状態値を記憶するためのメモリ手段
と、論理シミュレーション演算用のクロックに同期して
アドレスを発生しつつこのアドレスに対応して前記メモ
リ手段へ前記状態値を格納制御するメモリ制御手段とを
含むことを特徴としている。
ンにより演算された状態値を記憶するためのメモリ手段
と、論理シミュレーション演算用のクロックに同期して
アドレスを発生しつつこのアドレスに対応して前記メモ
リ手段へ前記状態値を格納制御するメモリ制御手段とを
含むことを特徴としている。
実施例
以下、図面を用いて本発明の詳細な説明する。
図は本発明の実施例のブロック図である。図において、
論理シミュレータの論理シミュレーション演算により得
られた状態値すをライトデータとして格納するためのメ
モリ１と、このメモリ１の書込み状態をコントロールす
るためのメモリ制御部２とが設けられている。また、論
理シミュレーション演算用のクロックａを計数するカウ
ンタ３が設けられている。
論理シミュレータの論理シミュレーション演算により得
られた状態値すをライトデータとして格納するためのメ
モリ１と、このメモリ１の書込み状態をコントロールす
るためのメモリ制御部２とが設けられている。また、論
理シミュレーション演算用のクロックａを計数するカウ
ンタ３が設けられている。
メモリ制御部２は、図示する如く、ライトイネーブル信
号生成部２１と、ライトアドレス生成部２２と、ライト
データ生成部２３とから構成されている。ライトイネー
ブル信号生成部２１は、論理シミュレーション演算用ク
ロックａの発生タイミングに同期してメモリ１のための
ライトイネーブル信号Ｃを生成する機能を有する。
号生成部２１と、ライトアドレス生成部２２と、ライト
データ生成部２３とから構成されている。ライトイネー
ブル信号生成部２１は、論理シミュレーション演算用ク
ロックａの発生タイミングに同期してメモリ１のための
ライトイネーブル信号Ｃを生成する機能を有する。
ライトアドレス生成部２２は、カウンタ３の計数出力に
応じてメモリ１のライトアドレスｄを生成する機能を有
する。またライトデータ生成部２３は、論理シミュレー
ション演算により得られた状態値すをメモリ１へ書込む
ためのライトデータｅとするｎ能を有している。
応じてメモリ１のライトアドレスｄを生成する機能を有
する。またライトデータ生成部２３は、論理シミュレー
ション演算により得られた状態値すをメモリ１へ書込む
ためのライトデータｅとするｎ能を有している。
かかる構成とすることにより、演算用クロックａに同期
して行われた論理シミュレーション演算データである状
ｇ値が、当該クロックに同期して所望のライトアドレス
ｄに対応したメモリ１の部分へライトデータｅとして書
込まれ格納されることになるのである。
して行われた論理シミュレーション演算データである状
ｇ値が、当該クロックに同期して所望のライトアドレス
ｄに対応したメモリ１の部分へライトデータｅとして書
込まれ格納されることになるのである。
この様に、ハードウェア化論理シミュレータ内部に、メ
モリと、メモリ制御部と更にはアドレス用カウンタとを
全て内蔵して設置することにより、論理シミュレーショ
ン演算用クロックに同期してこの演算により得られた状
態値をメモリへ逐次データとして格納しておくことが可
能となる。よって、従来の様に通信手段を用いて１クロ
ツク毎に論理シミュレータ制御用のコンピュータへ状態
値を転送する必要がなくなり、シミュレーション実行時
間の増大が可能となる。
モリと、メモリ制御部と更にはアドレス用カウンタとを
全て内蔵して設置することにより、論理シミュレーショ
ン演算用クロックに同期してこの演算により得られた状
態値をメモリへ逐次データとして格納しておくことが可
能となる。よって、従来の様に通信手段を用いて１クロ
ツク毎に論理シミュレータ制御用のコンピュータへ状態
値を転送する必要がなくなり、シミュレーション実行時
間の増大が可能となる。
１１夏１皿
叙上の如く、本発明によれば、ハードウェア化論理シミ
ュレータ内部に、論理シミュレーション演算により得ら
れる状態値を夫々データとして逐次書込み格納自在なメ
モリ及びその制ｍｔ部を設けておくことにより、シミュ
レータ制御用コンピュータへこの状態値を逐次転送する
必要がなくなり、よって論理シミュレーション時間を増
大させることなく論理シミュレーションを高速に実行で
きるという効果がある。
ュレータ内部に、論理シミュレーション演算により得ら
れる状態値を夫々データとして逐次書込み格納自在なメ
モリ及びその制ｍｔ部を設けておくことにより、シミュ
レータ制御用コンピュータへこの状態値を逐次転送する
必要がなくなり、よって論理シミュレーション時間を増
大させることなく論理シミュレーションを高速に実行で
きるという効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・メモリ
２・・・・・・メモリ制御部
３・・・・・・カウンタ
Claims (1)
- 論理シミュレーションにより演算された状態値を記憶す
るためのメモリ手段と、論理シミュレーション演算用の
クロックに同期してアドレスを発生しつつこのアドレス
に対応して前記メモリ手段へ前記状態値を格納制御する
メモリ制御手段とを含むことを特徴とする論理シミュレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155767A JPS6312039A (ja) | 1986-07-02 | 1986-07-02 | 論理シミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155767A JPS6312039A (ja) | 1986-07-02 | 1986-07-02 | 論理シミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312039A true JPS6312039A (ja) | 1988-01-19 |
Family
ID=15612963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155767A Pending JPS6312039A (ja) | 1986-07-02 | 1986-07-02 | 論理シミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5782289A (en) * | 1996-09-30 | 1998-07-21 | Johnson & Johnson Professional, Inc. | Investment casting |
| US10508829B2 (en) | 2015-10-19 | 2019-12-17 | Rinnai Corporation | Water heater |
-
1986
- 1986-07-02 JP JP61155767A patent/JPS6312039A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5782289A (en) * | 1996-09-30 | 1998-07-21 | Johnson & Johnson Professional, Inc. | Investment casting |
| US10508829B2 (en) | 2015-10-19 | 2019-12-17 | Rinnai Corporation | Water heater |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209776B2 (ja) | エミュレーション装置とそれに使用するマイクロコントローラ | |
| JPS5948424B2 (ja) | 並列計算システム | |
| JPS5990067A (ja) | 論理回路試験用パタ−ン発生装置 | |
| JPH08212099A (ja) | データ処理システムおよびその方法 | |
| US7395197B2 (en) | Verification method and system for logic circuit | |
| EP0337993B1 (en) | Parallel processing state alignment | |
| JPS6312039A (ja) | 論理シミユレ−タ | |
| JPH0390942A (ja) | 主記憶装置の制御方式 | |
| CN113434439A (zh) | 一种基于模拟i2c接口的数据连续写入方法及系统 | |
| US11520531B1 (en) | Systems and methods for intercycle gap refresh and backpressure management | |
| JP3211238B2 (ja) | 画像データ時間軸変換回路 | |
| JPS5888889A (ja) | 電子計算機 | |
| JPH036763A (ja) | Ｄｒａｍ型メモリ装置間の高速データ転送方法 | |
| JPS6031040B2 (ja) | メモリ用集積回路装置 | |
| RU1817099C (ru) | Устройство обработки информации с переменной длиной команд | |
| JPS61141021A (ja) | マシンサイクル情報設定方式 | |
| JPS6037063A (ja) | 論理シミユレ−タ | |
| JPS63197264A (ja) | シミユレ−タ | |
| Taylor | An advanced telemetry simulator | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPH031279A (ja) | シミュレータ | |
| JPH01251897A (ja) | 時分割スイッチ回路 | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPS6244843A (ja) | シミユレ−タ | |
| JPH0358737U (ja) |