RU1817099C - Устройство обработки информации с переменной длиной команд - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  выполне- ни  инженерных, экономических и статистических расчетов. Целью изобретени   вл етс  повышение быстродействи  при выполнении Многооперандных операций с многоразр дными числами переменного формата. Дл  этого в устройство, содержащее блок 1 пам ти команд, счетчик 2 адреса команд, регистр 3 инструкций, первый блок 4 микропрограммного управлени , первый арифметико-логический блок 5, первый блок 6 оперативной пам ти, счетчик 7 команд и таймер 8, введены буферный регистр 9, счетчик 10 операндов, счетчик 11 разр дов, второй блок 12 оперативной пам ти , регистр 13 формата, К регистров 14 операндов, второй блок 15 микропрограммного управлени , второй арифметико-логический блок 16, регистр 17 результата и регистр 18 адреса. Введенные блоки позвол ют выполн ть сложную обработку адресов разр дов разноформатных операндов первого блока 6 оперативной пам ти в ходе выполнени  инструкции устройством, Форматы данных хран тс  во втором блоке 12 оперативной пам ти, адресные входы которого соединены с группой выходов регистра 3 инструкций, а информационные входы- выходы блока 12 соединены с соответствующими входами-выходами буферного регистра 9. Счетчик 10 операндов и счетчик 11 разр дов обеспечивают синхронизацию всех блоков устройства. 5 ил. (Л С оо vj о JO О

Description

Изобретение относитс  к вычислительной технике.

Цель изобретени  - повышение быстродействи  при выполнении многооперанд- ных операций с многоразр дными числами переменного формата.

На фиг.1 приведена структурна  схема устройства обработки информации с переменной длиной.команд; на фиг.2 - пример формата инструкции устройства; на фиг.З - пример формата данных устройства; на фиг.4 - временна  диаграмма работы синхронизатора; на фиг.5 - пример проток.ола работы устройства с указанием микроприказов и содержимого регистров при выполнении двухоперандной инструкции,

Устройство обработки информации с переменной длиной команд содержит блок 1 пам ти команд, счетчик 2 адреса команд, регистр 3 инструкций, первый блок 4 микропрограммного управлени , первый арифметико-логический блок 5, первый блок 6 оперативной пам ти, счетчик 7 команд, таймер 8, буферный регистр 9, счетчик 10 операндов , счетчик 11 разр дов, второй блок 12 оперативной пам ти, регистр 13 формата, регистры 141-14к операндов, второй блок 15 микропрограммного управлени ., второй арифметико-логический блок 16, регистр 17 результата и регистр 18 адреса.

Прин ты следующие обозначени : 19 - вход синхронизации устройства; 20 - информационна  магистраль; 21 -управл юща  магистраль; 22-28 - выходы первого блока микропрограммного управлени ; 29- 37 - выходы второго блока микропрограммного управлени ; 38, 39 - схемы МОНТАЖНОЕ ИЛИ; Во-В) - внутренние и выходные сигналы счетчика операндов; Co-Ci - внутренние и выходные сигналы счетчика разр дов; 33(14- 39) означает (в таблице на фиг.5), что микроприказ из группы 33 выходов второго блока микропрограммного управлени  осуществл ет чтение информации из регистра 14 операндов в схему 39 МОНТАЖНОЕ ИЛИ. .

Введенное устройство способно осуществл ть сложную обработку последовательностей адресов синхронно с потоком поступающей информации. При последовательно-параллельном способе представлени  информации это могут быть адреса отдельных 8-, 2-10-, 16-ричных разр дов чисел , адреса отдельных байтов или адреса слов другой разр дности. В общем случае количество разр дов (байтов, слов другой разр дности), обрабатываемых в каждой инструкции устройства, может быть равно

от 1 до 2 m и ограничиваетс  только числом разр дов « регистров операндов,

Синхронизаци  узлов устройства осу ществл етс  сигналами, вырабатываемыми

на выходах счетчика 10 операндов и счетчика 11 разр дов. Число внутренних состо ний счетчика 10 операндов (коэффициент делени  К1) должно обеспечивать прохождение одного разр да данных на АЛУ, обра0 ботку этих данных и запись результатов обработки. Так, например, дл  обработки двухоперандных команд коэффициент делени  может быть равен 3 и определ тьс  как вызов на АЛУ первого операнда, второго

5 операнда и собственно обработка информации с записью результата по адресу одного из операндов. Число внутренних состо ний счетчика 11 разр дов (коэффициент делени  К2)  вл етс  числом переменным и макси0 мально равно числу возможных разр дов операндов, обрабатываемых в одной инструкции ЭВМ. Минимально возможный временной интервал ЭВМ равен продолжительности нахождени  счетчика

5 ю операндов в одном состо нии. Общее врем  обработки К2 разр дов определ етс  как К1К2. Коэффициент делени  К2 обеспечиваетс  подачей сигнала 31 с второго блока микропрограммного управлени  на устано0 вочные входы счетчика 11 разр дов. Так как выходные сигналы «делителей определ ют моменты выработки сигналов устройствами управлени , то моменты времени могут быть соотнесены с совокупностью состо 5 ний делителей. Блок 6 оперативной пам ти представл ет собой устройство с произвольной выборкой, в котором каждому состо нию адресных входов соответствует выбор одного конкретного разр да из одно0 го конкретного регистра данных. Выбор номера регистра определ етс  группой выходов из регистра 3 инструкций, выбор номера разр да - группой информационных выходов регистра 18 адреса. Последо5 вательность адресов разр дов и способ модификации операндов в ходе выполнени  инструкции определ етс  введенным устройством и указываетс  в формате данных. Синхронизаци  узлов устройства осу0 ществл етс  сигналами с выходов одних и тех же делителей, что при общем равенстве периода циркул ции счетчика 11 разр дов (цикл) и последовательности адресов разр дов операндов дает возможность, с одной

5 стороны, однозначно определ ть в любой момент времени адреса разр дов операндов , а с другой стороны - привести в соответствиевыходные сигналы синхронизатора и адреса разр дов операндов дл  выбранного формата данных. Например , можно заранее установить, что при выполнении двухоперандной инструкции состо нию счетчика 10 операндов ВО соответствует вызов на АЛУ первого операнда, В1 второго, 82 - обработка операнд на АЛУ и т.д.; состо нию счетчика 11 разр дов СО соответствует К(0) разр д первого операнда и I (о) разр д второго операнда, С1 - знамени  адресов разр дов равны значени м Функции К(1) и 1(1) соответственно и т.д., а при достижении значени  К(С), заранее установленного в формате значени  L адре- . са разр дов первого и второго операндов устанавливаютс  равными значени м функции К1(С) и Несоответственно. При достижении 11(С) L либо при выработке микроприказа первым блоком 4 микропрограммного управлени  по результатам работы первого блока АЛУ 5 может быть завершен цикл выполнени  инструкции и переход счетчика 11 разр дов в исходное состо ние СО. Совокупность состо ний CiBj соответствует i-разр ду j-операнда.

Правило формировани  адресов разр дов операндов указываетс  в поле формата данных и зависит от конкретного исполнени  устройства. Формат, номер которого указываетс  в инструкции, перед началом выполнени  инструкции считываетс  с блока ОЗУ 12 в регистр 13 формата. В инструкции указываютс  также команды записи нового формата или вызова старого формата дл  обработки. Обмен форматом в устройстве осуществл етс  через второй блок 12 оперативной пам ти и буферный регистр 9. Информаци  в буферный регистр 9 может быть записана после обработки на АЛУ 5 через информационную магистраль 20 или через управл ющую магистраль 21 как часть инструкции либо как второе слово инструкции .. .

В инструкции также указываетс  операци , котора  выполн етс  над операндами. Код операции из регистра 3 инструкций поступает в счетчик 2 адреса команд перед началом выполнени  инструкции. По адресу , полученному на основе кода операции, выбираетс  одна строка в блоке 1 пам ти команд. Часть выходов блока пам ти команд используетс  дл  указани  кода операции АЛУ 5, друга  часть используетс  дл  указани  следующего адреса счетчик адреса команд 2 (СЧАК), если операци  занимает несколько циклов, а треть  часть, смешива сь в блоке 4 микропрограммного управлени  с сигналами синхронизатора, обеспечивает сигналы (микроприказы 22- 28), управл ющие работой всех узлов. Сама инструкци  считываетс  из внешних устройств в регистр 3 инструкций по управл ющей магистрали 21.

.Результаты работы АЛУ 5 могут быть выданы также на внешние устройства через 5 управл ющую магистраль 21.

Формирование адресов разр дов one-; рандов осуществл етс  в течение каждого цикла. Формат данных, аналогично формату инструкции, можно условно разбить на по0 л , в которых будут указаны начальные адреса разр дов ОЗУ, конечные адреса (адрес), код операции. Перед началом выполнени  каждой инструкции формат, адрес которого указан в инструкции устройства,

5 считываетс  из второго блока 12 оперативной пам ти в регистр 13 формата. Из регистра 13 формата начальные адреса разр дов ОЗУ через схему 38 МОНТАЖНОЕ ИЛИ последовательно переписываютс  и

0 регистры 141-14к операндов. Код операции и конечный адрес поступают при этом во второй блок 15 микропрограммного управлени . Начальные адреса разр дов последовательно поступают из регистров 14г-14к

5 операндов через схему 39 МОНТАЖНОЕ . ИЛИ в блок 15 микропрограммного управлени  дл  сравнени  с конечным адресом или другими константами, на АЛУ 16 - дл  вычислени  следующего адреса разр да и в

0, регистр 18 адреса дл  управлени  ОЗУ 6. При этом новое значение адреса разр да из АЛУ 16 через регистр 17 результата и схему 38 МОНТАЖНОЕ ИЛИ возвращаетс  назад в регистр 14 соответствующего операнда.

5 Сигналы с выходов блока 15 (группы 29-37 мйкроприказов) при этом осуществл ют управление всеми введенными узлами устройства и вырабатывают сигнал конца цикла, Второй блок 15 микропрограммного управ0 лени , помимо обработки адресов разр дов операндов, может вырабатывать микроприказы 32, модифицирующие информацию не- . посредственнов первом арифметико-логическом блоке 5.

5 Рассмотрим работу устройства дл  случа  двухоперандной системы команд с пере- менным форматом данных. Пусть устройство находитс  в состо нии, когда закончена обработка предыдущей инструкции

0 и нова  конструкци  через управл ющую магистраль 21 записана в регистр 3 инструкции . По сигналу об окончаний цикла формат данных из ОЗУ 12 за номером, указанным в инструкции и установленным на его адрес5 ных входах, считываетс  в регистр 13 формата . В следующем состо нии счетчика 10 операндов начальный адрес разр да первого операнда из регистра 13 через схему 38 МОНТАЖНОЕ ИЛИ переписываетс  в регистр 14i первого операнда, код операции

из регистра 3 инструкции и переписываетс  в СЧАК 2, а код операции формата данных - из регистра 13 формата в блок 15 микропрограммного управлени . Допустим, что формат, указанный в инструкции, обеспечивает обработку от второго до дев того разр дов второго операнда и циклически сдвинутого на три разр да вправо первого операнда. Запись результата обработки осуществл етс  по адресам второго операнДа- .., ... Момент времени СОВО соответствует

началу цикла. По коду операции, содержащемус  в СЧАК 2, в блоке 1 пам ти команд выбираетс  соответствующа  строка, и перва  группа выходов устанавливает код операции на входах АЛУ 5 дл  обеспечени  соответствующей операции над данными, втора  группа выходов устанавливает адрес следующей команды на входах СЧАК 2, если инструкци  занимает несколько циклов, или дополнение к коду адреса, если в следующем цикле будет приниматьс  нова  инструкци . Треть  группа выходов блока 1 пам ти команд поступает в первый блок 4 микропрограммного управлени . Блок А обеспечивает выборку на адресных входах ОЗУ 6 адреса регистра первого операнда. При этом адрес п того разр да первого операнда обеспечиваетс  на второй группе адресных входов ОЗУ 6 перезаписью содержимого регистра Hi первого операнда в регистр 18 адреса. Одновременно содержимое регистра 14ч через схему 39 МОНТАЖНОЕ ИЛИ поступает на вход АЛУ 16, а адрес второго разр да (второй операнд сдвинут на три разр да относительно первого ) второго операнда из регистра 13 формата через схему 38 МОНТАЖНОЕ ИЛИ записываетс  в регистр 14 второго операнда . Таким образом, в конце момента времени СОВО на входах АЛУ 16 будет присутствовать номер п того разр да первого операнда, а регистр 17 результата будет содержать полученное на АЛУ 16 значение следующего номера разр да первого операнда (код 6).

В следующий момент времени СОВ1 блок 15 вырабатывает микроприказ 23 выбора режима, осуществл ющие установки на первых адресных входах ОЗУ 6 адреса регистра второго, операнда, поступающего из регистра 3 инструкции. При этом содержимое регистра 142 второго операнда поступает через схему 39 МОНТАЖНОЕ ИЛИ на АЛУ 16 и в регистр 18 адреса, обеспечива  на вторых адресных входах ОЗУ 6 значение второго разр да, а содержимое регистра 17 результата (код 6) через схему 38 МОНТАЖНОЕ ИЛИ переписываетс  в регистр 14-1 первого операнда. Аналогично в конце момента времени на АЛУ 16 будет получено значение следующего разр да второго операнда (код 3) и перезаписано в

регистр 17 результата, В момент времени СОВ2 значение адреса на входах ОЗУ 6 не мен етс , блок 4 вырабатывает микропри- каз группы 23 дл  записи результата работы АЛУ 5 через информационную магистраль в

0 первый блок 6 оперативной пам ти. Одновременно содержимое регистра 17 результата (код 3) через схему 38 МОНТАЖНОЕ ИЛИ заноситс  в регистр 14г второго операнда . Аналогично происходит обработка

5 следующих 5,6...9-го и 2,3,.,6-горазр довсо- ответствующих операндов.

При обработке каждой пары разр дов, в моменты времени ВО, В1, осуществл етс  сравнение содержимого схемы 39 МОН0 ТАЖНОЕ ИДИ со значением адреса конечного обрабатываемого разр да (код 9), поступающего из регистра 13 формата в блок 15, В момент времени С4ВО, в результате первоготакого сравнени , вырабатыва5 ет с  микропрйказ перегрузки содержимого регистра 27 формата, соответствующего начальному адресу второго операнда (код 2) в схему 38 МОНТАЖНОЕ ИЛИ и микроприказ группы 33-записи содержимого схемы

0 38 МОНТАЖНОЕ ИЛИ в регистр 14i первого операнда. После обработки 2,3,4-го и 7,8,9- го разр дов соответствующих операндов, в момент времени С7В1, наступает второе сравнение указанных величин. При этом

5 блок 15 вырабатывает микроприказ 31 конца цикла (если он не был выработан ранее в блоке 4). Если выполн ема  инструкци  была инструкцией ветвлени , то по положительному результату анализа признаков,

0 установленных в АЛУ 5 в ходе выполнени  инструкции и поступающих в блок 4, будет выработан микроприказ 25 записи содержимого блока 1 пам ти команд в СЧАК 2. В этом случае, прежде следующей инструк5 ции, будет выполнена внутренн   команда устройства над содержимым счетчика команд 7. В противном случае будет выполн тьс  следующа  инструкци , считанна  в регистр 3 инструкции по управл ющей ма0 гистрали. Очевидно, что содержимое счетчика команд 7 будет обрабатыватьс  по сигналам блока 4 и независимо от содержимого формата данных. В конце момента вре мени С7В2 происходит установка счетчика

5 11 разр дов в исходное состо ние СОВО, и вышеописанный процесс повтор етс ,

Таким образом, устройство обработки информации с переменной длиной команд позвол ет производить многооперандные операции над числами разной разр дности.

сдвинутыми одно относительно другого на любое число разр дов пр мо или циклически, вправо или влево, с расширением старших разр дов, старших битов либо занулением, без промежуточных операций многократных пере- сылок. Переменные форматы обрабатываемых данных, многократное их использование позвол ют быстро решать сложные задачи в малых объемах программной пам ти.

Claims (1)

1. Формула изобретени   Устройство обработки информации с переменной длиной команд, содержащее блок пам ти команд, счетчик адреса команд , регистр инструкций, первый блок многопрограммного управлени , первый арифметико-логический блок, первый блок оперативной пам ти, счетчик команд, таймер , буферный регистр, причем информаци- онные входы-выходы первого арифметико-логического блока, первого блока оперативной пам ти, буферного регистра , счетчика команд и таймера объедине- ны через информационную магистраль и образуют первый вход-выход данных устройств , управл ющий вход-выход первого арифметико-логического блока и информационный вход регистра инструкций объединены через управл ющую магистраль и образуют вход-выход инструкций устройства , первый выход регистра инструкций сое- динен с первым информационным входом счетчика адреса команд, второй информационный вход счетчика адреса команд соединен с первым выходом блока пам ти команд, второй и третий выходы которого соединены соответственно с входом кода операции первого, арифметико-логического блока и с информационным входом первого блока управлени , информационный выход счетчика адреса команд соединен с адрес- ным входом блока пам ти команд, выходы с первого по седьмой первого блока управлени  соединены с первым входом микроприказов первого арифметико-логического блока, первым входом выбора режима блока оперативной пам ти, с входом чтени -записи регистра инструкций, с управл ющими входами счетчика адреса команд, счетчика команд, таймера, входом режима блока пам ти команд, второй выход регистра инст- рукций соединен с первым адресным входом первого блока оперативной пам ти, выход результата первого арифметико-логического блока соединен с входом условий первого блока микропрограммного управ- лени , от л ича ющеес  тем, что, с целью повышени  быстродействи  при выполнении многооперандных операций с многоразр дными числами переменного формата, в устройство введены регистр временного хранени , второй блок оперативной пам ти, регистр формата, «-регистров операндов, регистр результата, регистр адреса , второй блок микропрограммного управлени , счетчик операндов, счетчик разр дов, второй арифметико-логический блок, причем информационный выход счетчика операндов соединен с входом контрол  конца операнда первого блока управлени , старший разр д информационного выхода счетчика операнд соединен с тактовыми входами счетчика разр дов и второго блока микропрограммного управлени , а счетный вход счетчика операндов соединен с входом синхронизации устройства , выходы второго блока микропрограммного управлени  с первого по третий, соединены соответственно с управл ющими входами буферного регистра, входами режима второго блока пам ти и входом установки в нулевое состо ние второго счетчика разр дов, информационный вход буферного регистра соединен с первым выходом второго блока оперативной пам ти, информационный выход буферного регистра соединен с вторым входом-выходом данных устройства, информационный выход регистра результата соединен с информационным входом регистров операнд с первого по К-й и через схему МОНТАЖНОЕ ИЛИ - с первым информационным выходом регистра формата, информационные выходы регистров операнд с первого по К-й объединены через схемы МОНТАЖНОЕ ИЛИ и соединены с информационным входом второго блока микропрограммного управлени  и с информационным входом регистра адреса, второй информационный вход второго блока микропрограммного управлени  соединен с вторым информационным выходом регистра формата, информационный выход регистра адреса соединен соответственно с адресным входом первого блока оперативной пам ти, третий выход регистра инструкций соединен с информационным входом второго блока оперативной пам ти, выходы с четвертого по восьмой второго блока микропрограммного управлени  соединены соответственно с вторым управл ющим входом микроприказов первого арифметико-логического блока, вхо- . дов чтени -записи первого регистра операнд , входом чтени -записи К-го регистра операндов, входом кода операции второго арифметико-логического блока, входом чтени -записи регистра результатов, входом чтени -записи регистра адреса, информационный выход второго арифметико-логического блока соединен с информационным входом регистра результата.

   СЧЙК

   к пер&ому локу борону W операцией пам ти операцией па -/

   :-fad / Номер.Номер , .ер

   олерачш : егисгъра регистру фоьнато/

   1-го операнЗаЈ о операнда

   : . .:- : . : .-: :;. . : ; .. . : . рабог Ы

   ие

   А оторопу блоку . : .- К регистра/ микропрограммного ynpaSftfHuf операнде ё }

   -- Г.Г I :f

   . . Номер . Номер::- НЬнер послеЗнеео начального начального разр да разр да ралр &с/

   . . - /-Jo onfpartdc/ ё-ёо операнда

   . 3./- : ,- . -..:-, ;...-.. . . - . . -:..:

   1тлллллллллллг

   Л1

   вг

   .2

   тлллзтггшгп-гггт. t

   Фиг. 4

   устроистоо о&раДатки .С лереп&нпои (Элиной команд

   фиг, 5