SU1661762A1 - Устройство микропрограммного управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  обеспечени  микропрограммного управлени  устройств обработки данных. Целью предлагаемого изобретени   вл етс  повышение быстродействи . Устройство содержит мультиплексор адреса, регистр микрокоманд, блок пам ти микрокоманд, с первого по четвертый элементы И, элемент ИЛИ, первый и второй элементы И-НЕ, элемент НЕ, элемент сложени  по модулю 2, регистры команд и адреса, первый и второй счетчики, первый и второй мультиплексоры, T-триггер, с первого по третий D-триггеры, схему сравнени . Новыми в устройстве  вл ютс  третий и четвертый элементы И, элемент ИЛИ, элемент НЕ, T-триггер, с первого по третий D-триггеры, схема сравнени , схема сложени  по модулю 2. Введение дополнительных блоков позволило в одном устройстве микропрограммного управлени  обеспечить параллельную работу двух микропрограмм разных каналов и оперативный переход на подпрограмму обработки информации приоритетного канала. Это достигаетс  разделением во времени информации, коммутируемой мультиплексором адреса. 4 ил.

Description

Изобретение относитс  к цифровой вычислительной технике и может найти применение при проектировании микропроцессоров , контроллеров, ЭВМ и вычислительных систем с микропрограммным управлением и высоким быстродействием , а также предназначено дл  реализации разнообразных управл ющих функций, важнейшими из которых  вл ютс : определение последовательности микрокоманд, выбираемых из блока пам ти микропрограмм, и анализ сигналов состо ни  из центрального процессора

или других устройств, работающих в системе дл  прин ти  решений о переходах в микропрограмме.

Цель изобретени  - повышение быстродействи  устройства (что обеспечиваетс  возможностью одновременного выполнени  двух микропрограмм, независимых друг от друга).

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - обща  диаграмма работы устройства, синхронизируемого сигналами, поступающими от внешнего генератора на вход

05

с&

(ииЬ

о

синхронизации устройства; на фиг. 3 - пример реализации первого формировател  адреса; на Лиг. 4 - пример реализации блока управлени .

Устройство (фиг. 1) содержит блок 1 пам ти микрокоманд, мультиплексор 2 адреса, регистр 3 микрокоманд, фор- мирователи 4-6 адреса, блок 7 управлени , блок 8 синхронизации, блок 9 захвата инициативы.

На фиг. 1 прин ты также следующие обозначени : первый вход 10 кода операции , второй вход 11 кода операции, первый вход 12 синхронизации устрой- ства, второй вход 13 синхронизации устройства, вход 14 сброса устройства , вход 15 идентификатора внешнего устройства, вход 16 признака чтени  Устройства, вход 17 признака записи устройства, вход 18 услови  устройства , вход 19 управлени  записи кода операции устройства, вход 20 адреса устройства, выход 21 шины микрокоманды ,  вл ющийс  информационным выходом устройства, выход 22 ответа-признака прин ти  кода операции, группа 23 соединений между выходом формировател  4 и первым и вторым информационными входами мультиплексора 2 и входом блока 9, группа 24 соединений между выходом блока 5 и третьим информационным входом мультиплексора 2, группа 25 соединений между выходом блока 6 и четвертым входом мультиплексора 2, группа 26 соединений между выходом мультиплексора 2 и входом блока 1, группа 27 соединений между выходами блока 1 и входами регистра 3, первый выход 28 записи блока 7, второй выход 29 записи блока 7, первый выход 30 счета блока 7, второй выход 31 спета блока 7, выход 32 тактовой частоты положительного потенциала блока 8, выход 33 тактовой частоты нулевого потенци- ала блока 8, пр мой выход 34 синхроимпульсов блока 8, инверсный выход 35 синхроимпульсов блока 3, пр мой выход 36 сигнала захвата блока 9, инверсный выход 37 сигнала захвата блока 9, вы- ход 38 выбора ответа блока 9, выходы 39 и 40 признаков типов инструкции регистра 3. Кроме того, блок 9 (фиг. содержит три Г)-триггера 41-43, элемент 44 сложени  по модулю .-, два элемента И 45 и 46, элемент ИЛИ 47 и элемент сравнени  48.

Блок 1 представл ет собой посто нное запоминающее устройство, в кото

Q р

5

5

рое, например, методом прожига занос тс  необходимые микропрограммы.

Мультиплексор 2 коммутирует информацию с четырех направлений на ,, один выход в зависимости от кода,поступающего на два его управл ющих входа.

Регистр 3 представл ет собой регистр , информаци  в который записываетс  по переднему фронту поступающего на его синхровход синхроимпульса.

Формирователь 4 адреса может быть выполнен в виде регистра адреса, в который под действием сигнала, поступающего на вход 12 устройства, записываетс  информаци  с входа 10 устройства .

Формирователь 5 адреса (фиг. 3) содержит счетчик 49 и мультиплексор 50 на два направлени , который коммутирует информацию (с входа 11 устройства или с шины 21 микрокоманд) на входе счетчика в зависимости от типа инструкции (39), поступающей на адресный вход мультиплексора с шины микрокоманды.

Формирователь 6 адреса может быть представлен в виде счетчика.

В зависимости от выбранной элементной базы формирователи 4-6 адреса могут быть выполнены независимо друг от друга, либо в виде единого формировател  адреса с той же совокупностью входов/выходов, что и у совокупности формирователей 4-6.

Елок 7 управлени  устройством (фиг. 4) содержит два элемента И 51

и 52 и два элемента ИЛИ 53 и 54.

Клок 8 синхронизации устройства представл ет собой формирователь серии импульсов, необходимых дл  синхронной работы блоков устройства.

Устройство работает следующим образом ,

На вход 13 блока 8 поступают синхроимпульсы от внешнего генератора. На основе этих импульсов в блоке 8 формируетс  сери  импульсов на выхо- . дах 32 - 35 разной длительности и фазы. Импульсы на выходах 34 и 35 блока 8 наход тс  в противофазе один относительно другого и соответствуют частоте поступающих на вход 13 устройства импульсов. Импульсы на выходах

32 и 33 блока 8 формируютс  путем делени  на 2 частоты импульсов с входа 13, например на счетном триггере.

516

Елок 7 формирует управл ющие сигналы на выходах записи 28 (Зп ) и сче- та 30 (+1Сч ) дл  формировател  5 и записи 29 (Зп) и счета 31 (+1Сч) дл  формировател  6 в зависимости от сигнала услови , поступающего на вход 18 устройства, типа признака инструкции 40 с шины 21, а также сигналов с выходов 32 - 34 блока 8 и сигнала с- выхода 38 блока 9.

Информаци , поступающа  с интерфейсной шины на вход 10 устройства и сопровождаема  сигналами, поступающими по входам 12 и 15, записываетс  в блок 4, с выхода которого поступает на первый и второй информационные входы мультиплексора 2 к на информационный вход 23 блока 9, вход 20 которого закоммутирован на тот адрес, который присвоен устройству на интерфейсной магистрали. Если поступивша  информаци  и скоммутированный адрес совпадают , то в блоке 9 формируетс  сигнал захвата (выход 36), который свидетельствует о наличии информации на входе 10, требующей обработки в приоритетном пор дке. Это в устройстве достигаетс  тем, что сигнал с выхода 36 блока 9 заведен на один из управл ющих входов мультиплексора 2, на второй вход которого завещен тактовый сигнал с выхода 32 блока 8. Кодова  комбинаци  этих сигналов определ ет источник адреса, который выбираетс  из мультиплексора 2 дл  текущей микрокоманды , выбираемой из блока 1, что представлено в таблице.

Из таблицы видно, что при наличии сигнала 36 (его потенциал равен 1) через мультиплексор 2 проходит адрес с формировател  4 (независимо от потенциала сигнала 32), так как формирователь 4 соединен с двум  информационными входами мультиплексора 2, который, поступа  на блок 1, вызывает соответствующую интерфейсному каналу микрокоманду. На это врем  происходит

7626

приостанов работы формироватеней адрз- са 5 и 6, т.е. на врем  выполнени  действи , вызванного микрокомандой по захвату, состо ние формирователей 5

и 6 не мен етс .

При отсутствии сигнала захвата (выход 36) (его потенциал равен 0) на вход блока 1 через мультиплексор 2

поступает адрес с формировател  5 или формировател  6 в зависимости от потенциала сигнала, поступающего с выхода 32 блока 8 (см. таблицу).

На информационные входы формировател  5 поступает информаци  с входа 11 устройства и с выхода регистра 3 шины 21. В зависимости от управл ющих импульсов, поступающих с блока 7, . формирователь 5 работает, например,

0 в режиме накопител  или счетчика. В режиме накопител  формирователь 5 запоминает и выдает на мультиплексор 2 информацию, котора  записываетс  в него по сигналу записи с выхода 28

5 блока 7, входа 11 и шины 21 или только с шины 2.1. Это зависит от инструкции , поступающей в формирователь 5 с регистра 3 в виде разр да микрокоманды (выход 39).

0 В режиме счетчика, например, в формирователе 5 происходит изменение зна- чени  адреса на +1 по каждому сигналу счета, поступающему с выхода 30 блока 7.

Работа формировател  5 происходит при потенциале сигнала на выходе 32 блока 8, равном 1. Это определ етс  блоком 7, формирующим сигналы записи на выходе 28 и счета на выходе 30.

л Работа и режим работы формировател  6 могут быть аналогичны работе формировател  5. Только формирователь 6 должен работать при потенциале сигнала на выходе 33 блока 8, равном О,

5 что определ ет в блоке 7 формирование сигналов записи на выходе 29 и счета на выходе 31.

В результате того, что на один из двух управл ющих входов мультиплексо0 ра 2 заведен тактовый сигнал с выхода 32, а формирователи 5 и 6 работают в разных полупериодах .тактов, при отсутствии сигнала захвата на выходе 36 выборки адреса с мультиплексора 2

5 производитс  поочередно с формировател  формировател  5 и 6 за один период тактового сигнала (фиг. 2). Это дает возможность заносить (например, методом прожига) в блок 1 микропро5

граммы двух каналов (при работе в контроллере), которые будут работать одновременно (в одном периоде тактовой частоты, но в разных его фазах), что повышает производительность устройства и быстродействие системы, Ј которую входит данное устройство. Кроме того, данное решение можно использовать, занос  в блок 1, нар ду С основной микропрограммой работы, резервную или диагностическую, которые будут работать одновременно с основной.

Микрокоманды текущего цикла из бло ка 1 записываютс  по сигналу, поступающему с выхода 35 из блока 8, в регистр 3 и запоминаютс  в нем до следующего микроцикла.

Микроинструкции текущей микрокоманды определ ют в блоке 7 формирование сигналов управлени  дл  формирова ни  адреса следующей микрокоманды.

Если во врем  выполнени  текущей микропрограммы с входа 10 устройства поступает информаци , в результате которой в блоке 9 формируетс  сигнал захвата, то, несмотр  на текущую микропрограмму , с мультиплексора 2 выбираетс  адрес, записанный в формирователе 4 с входа 11.

При этом работа формирователей 5 и 6 приостанавливаетс . Это положительное свойство работы устройства дает возможность дл  оперативной обработки информации с интерфейсного канала , чем уменьшает врем  зан тости канала данным устройством, быстрее освобожда  его дл  других устройств.

В блоке 1 (например, методом прожига ) записаны микропрограммы работы устройства.

Формат микрокоманды зависит от области применени  устройства. Об за- тельными пол ми в микрокоманде должны быть те, которые необходимы дд  работы самого устройства. В данном случае - это поле адреса дл  формирователей 5 и 6, поле инструкции 39 и 40. При этом поле адреса и операционные пол  могут быть совмещены.

Таким образом, устройство обеспечи вает параллельное выполнение двух различных микропрограмм (дл  двух каналов , или основной и резервной, или основной и диагностической); оперативный переход к микрокоманде обработ ки информации интерфейсного канала, с которым работает устройство; выбор

5

0

5

0

5

0

5

0

5

источника (формировател ) адреса, не- - зависимо от инструкции предыдущей мик- рокоманды, что упрощает микропрограммирование .

Claims (1)

1. Формула изобретени 

   Устройство микропрограммного управлени , содержащее блок пам ти микрокоманд , мультиплексор адреса, регистр микрокоманд, три формировател  адреса, блок управлени , причем первый вход кода операции устройства соединен с информационным входом первого формировател  адреса, выход которого соединен с первым и вторым информационными входами мультиплексора адреса , выход которого соединен с ( входом младших разр дов адреса блока пам ти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход пол  микрокоманд которого  вл етс  информационным выходом устройства, выход пол  младших разр дов регистра микрокоманд соединен с первым информационным входом второго формировател  адреса и информационным входом третьего формировател  адреса, выходы которых соединены соответственно с третьим и четвертым информационными входами мультиплексора адреса, первый выход признака типа инструкции регистра микрокоманд соединен с управл ющим входом второго формировател  адреса, второй вход кода операции устройства соединен с вторым информационным входом второго формировател  адреса, первый вход синхронизации устройства соединен с входом синхронизации первого формировател  адреса, а вход идентификатора внешнего устройства соединен с входом младшего информационного разр да первого формировател  адреса, вход сброса устройства соединен с входами установки в О второго и третьего формирователей адреса, второй выход признака типа инструкции регистра микрокоманд соединен с первым входом блока управлени , вход услови  устройства соединен с вторым входом блока управлени , первый и второй выходы которого соединены соответственно с входами записи второго и третьего формирователей адреса, а третий и четвертый выходы блока управлени  соединены соответственно со счетными входами второго и третьего формирователей

   адреса, отличающеес - тем, что, с целью повышени  быстродействи  введены блок синхронизации и блок захвата инициативы, который содержит элемент сравнени , три D-триггера, первый и второй элементы И, элемент ИЛИ и элемент сложени  по модулю 2, причем второй вход синхронизации устройства соединен с первым входом блока синхронизации, первый выход которого соединен с первым входом первого элемента И и с третьим входом блока управлени , второй выход блока синхронизации соединен с входами синхро- 5ком прин ти  кода операции устройства, низации регистра микрокоманд и второ-шина единичного потенциала подключена го D-триггера, третий выход блока син-к D-входу третьего D-триггера, инверс- хронизации соединен с четвертым вхо-ный выход которого соединен с вторым дом блока управлени , с первым разр -входом второго элемента И, выход кото- дом управл ющего входа мультиплексора 2Qрого соединен с вторым входом первого адреса, первым входом элемента сложе-элемента И, выход которого соединен ни  по модулю 2, выход которого сое-с входом синхронизации первого D-триг- динен с D-входом первого D-триггера, пр мой выход которого соединен с втогера , вход управлени  записью кода операции устройства соединен с вторым рым разр дом управл ющего входа муль- 25 входом элемента сложени  по модулю 2, типлексора адреса и с D-входом второ- вход адреса устройства соединен с пер- го D-триггера, инверсный выход которо- вым входом схемы сравнени , выход го соединен с входом установки в О первого формировател  адреса соединен первого D-триггера, с С-входом треть- с вторым входом схемы сравнени , выход его D-триггера и п тым входом блока 0 управлени , четвертый выход блока

   которой соединен с третьим входом второго элемента И.

   синхронизации соединен с шестым входом блока управлени  и с входом первого старшего разр да блока пам ти микрокоманд, вход второго старшего разр да которого соединен с инверсным выходом первого D-триггера, входы признаков чтени  и записи кода операции устройства соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первым входом второго элемента И и входом установки в О третьего D-триггера, пр мой выход которого  вл етс  призпагера , вход управлени  записью кода операции устройства соединен с вторым входом элемента сложени  по модулю 2, вход адреса устройства соединен с пер- вым входом схемы сравнени , выход первого формировател  адреса соединен с вторым входом схемы сравнени , выход

   которой соединен с третьим входом второго элемента И.

   t-

   г//

   Puz.t

   II П (УСЛ) (инетр.)

   « фигЗ

   Составитель А.Сошкин Редактор С.Лыжова Техред Ц08 Корректор Н.Ревска 

   «. -- - - ПП ..- -И ш.т . 1IML ТГ1 -L-I Л-ТИИ ИД%I

   Заказ 2125Тираж .Подписное

   ВКИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   «

   tllf)

   п

   36

   л.

   им )

   п

   JJ

   Puz.t

   II П (УСЛ) (инетр.)