SU1251075A1 - Устройство дл распаковки команд - Google Patents

Устройство дл распаковки команд Download PDF

Info

Publication number
SU1251075A1
SU1251075A1 SU843830152A SU3830152A SU1251075A1 SU 1251075 A1 SU1251075 A1 SU 1251075A1 SU 843830152 A SU843830152 A SU 843830152A SU 3830152 A SU3830152 A SU 3830152A SU 1251075 A1 SU1251075 A1 SU 1251075A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
command
word
inputs
Prior art date
Application number
SU843830152A
Other languages
English (en)
Inventor
Борис Михайлович Дворецкий
Ростислав Борисович Назьмов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU843830152A priority Critical patent/SU1251075A1/ru
Application granted granted Critical
Publication of SU1251075A1 publication Critical patent/SU1251075A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение предназначено дл  распаковки команд различных форматов в быстродействующих процессорах. Цель изобретени  - сокращение оборудовани . Устройство предназначено дл  приема и распаковки команд длиной до 48 разр дов. Оно содержит два буферных регистра команд, три мультиплексора, четыре триггера и группу элементов И, ИЛИ, НЕ, НЕ-И. Достоинством устройства  вл етс  то, что при оптимальном количестве оборудовани  оно позвол ет осуществить одновременно прием и окончательную распаковку команд любого формата, независимо от их взаимного расположени  в пам ти. Устройство рассчитано на ширину физического доступа в .пам ть в одно слово и ориентировано на использование в процессорах ЭВМ, архитектура которых аналогична ЕС ЭВМ. 1 ил. W N9 СП Ч сл

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  распаковки команд в процессоре вычислительной машины.
Цель изобретени  - сокращение объема оборудовани .
На чертеже представлена блок-схема устройства.
Устройство дл  распаковки команд содержит первьй и второй 2 буферные регистры команд, первый 3, второй А и третий 5 мультиплексоры, счетчик 6 адресов команд D -тригге 7 полуслова, первый 8 и второй 9D - триггеры формата, Г-триггер 10 блокировки , первый 11, второй 12 и третий 13 элементы ИЛИ, первый 14, второй 15, третий 16, четвертый 17, п тый 18, шестой 19, седьмой 20, вось- мой 21 и дев тый 22 элементы И, первый 23 и второй 24 элемент НЕ и элемент НЕ-И 25.
Выходы мультиплексоров 3,4 и 5  вл ютс  выходами первого 26, второ- го 27 и третьего 28 полуслова команды устройства. В устройстве имеютс  также выход 29 признака типа адресации команд устройства, выход 30 адреса команды устройства, выход 31 запрета вьщачи команды устройства, выход 32 запроса следующего слова команды. Информационный вход первого 1 буферного регистра команд  вл етс  входом 33 команд устройства. Б уст- ройстве имеютс  также первый син- хровход 34 устройства, вход 35 разрешени  приема команды устройства, вход 36 признака типа команд устройства , вход 37 адреса команд устрой- тва и второй синхровход 38 устройства .
В описании работы устройства использованы следующие обозначени , прин тые в системе команд ЭВМ: RR - формат команд длиной в одно полуслово (два байта); RX, RS SI, S - форматы команд длиной в два полуслова или в одно слово (четыре байта); SS - формат команд длиной в три полуслова (шесть байтов).
Старший байт (разр ды 0-7) распакованной команды любого формата содержит код операции, два старших разр да которого (О и 1) определ ют формат команды. Так, если в разр дах О,1 содержитс  код 00, то формат данной команды RR, другие значени 
кодов соответствуют командам длиной в одно слово (RX, RS S, SI).
Два младших разр да адреса команды (30-й и 31-й) указывают а/;рес самого левого байта в  чейке пам ти шириной в слово, начина  с которого располагаетс  адресуема  команда.
Команды в пам ти могут располагатьс  как на целочисленной границе слов (разр ды 30, 31 - 00), так и на целочисленной границе полуслов (разр ды 30, 31 - 10).
Предлагаемое устройство дл  распаковки команд предполагает, что выборка командной информации осуществл етс  словами (по 4 байта) и после выборки слова командной информации адреса счетчика адресов команд, по содержимому которого адресуетс  пам ть, увеличиваетс  на 4. При этом разр ды 30 и 31 в пам ти игнорируютс , а их значение имеет смысл только при формировании адреса перехода дл  сообщени  устройству куд /произошел переход - на границу слова (разр ды 30, 31 - 00) или на границу полуслова (разр ды 30, 31 - 10).
Поскольку значение 31-го разр да при формировании адреса перехода всегда равно О, то в устройство поступает только 30-й разр д адреса перехода.
31-й разр д адреса пам ти принимает единичное значение только при обращении за операндами, содержащими нечетное число байтов, и в дальнейшем не упоминаетс .
Работу устройства рассмотрим на примере выборки распаковки некоторой последовательности команд.
Предположим, что первый и второй буферные регистры 1 и 2 команд содержат 32 разр да (0-31 разр д - два полуслова).
Устройство дл  распаковки команд работает следующим образом.
На входы 38 и 34 устройства с периодом , равным циклу работы устройства управлени  ЭВМ, поступают тактовые импульсы Т1 и Т2 соответственно, причем такт Т2 отстает от такта Т1 на четверть периода. Подача всех сигналов на входы устройства синхронизирована с сигналами Т1 и Т2.
Начальна  выборка командной информации инициируетс  в результате успешного выполнени  команды перехода.
3
Пусть переход вьтолн етс  на границу слова (30 разр д адреса перехода - 0) и осуществл етс  выборка и распаковка последовательности команд форматов: RX, RR, RR, RS.
.Сформированный адрес перехода поступает на вход 37 устройства и по синхросигналу параллельной записи (не показано) записьшаетс  в счетчик 6 адресов команд.
Адрес перехода из счетчика 6 адресов команд через выход 30 поступает в пам ть, из которой выбираетс  первое слово командной информации (команда формата RX),которое поступает на вход 33 устройства.
Затем на входы 35 и 36 устройства поступают сигналы (последний выдаетс  только при успешном выполнении команды перехода).
Сигнал с входа 35 стробируетс  тактом Т1 на первом элементе И 14, по фронту сигнала на его выходе осуществл етс  запись команды RX в первый буферный регистр 1 команд и увеличение содержимого счетчика 6 адресов команд на 4, тем самын в нем подготавливаетс  адрес дл  выборки . следующего слова командной информации . После этого сигнал с входа 35 устройства снимаетс .
Сигнал с входа 36 устройства через элемент НЕ 23 блокирует прохождение информации через третий элемент И 16 и разрешает прохождение через четвертый элемент И 17 и далее через первый элемент ИЛИ 11 на D -вход U - триггера 7 полуслова значени  30-го разр да адреса перехода с входа 37 (Устройства. Одновременно сигнал с в хода 36 через первый вход второго элемента ИЛИ 12 поступает на первый вход шест|)го элемента И 19 и строби руетс  начнем тактом Т1. Фронтом сиг нала на вьжоде элемента И 19 осуществл етс  запись значени  30-го разр да адреса перехода в 3) -триггер 7 полупериода (в рассматриваемом примере 30-й разр д адреса перехода равен О и в триггер 7 записываетс  О) .
По этому же сигналу с входа 36 на выходе первого элемента НЕ 23 выраба тьтаетс  нулевой потенциал, который поступает на второй вход седьмого элемента И 20, с выхода которого нулевой потенциал поступает на I -вход второго D -триггера 9 формата. По
510754
тактовому импульсу Т1, совпадающему с сигналом р азрешени  приема, на выходе восьмого элемента И 21 вырабатываетс  синхросигнал, фронтом кото- 5 рого триггер 9 устанавливаетс  в О.
По сн тию сигнала с входа 36 устройства блокируетс  прохозкдение информации через четвертый элемент О И 17, а чере.з элемент НЕ 27 устанавливаетс  разрешающий потенциал на втором входе элемента И 16 дл  прохождени  через него и далее через первый Элемент 1I ИЛИ сигнала с ин- 5 версного выхода Г -триггера 7 полуслова на его Р -вход.
Нулевой уровень сигнала с пр мого выхода D -триггера 7 полуслова поступает на управл ющие входы первого 3 0 и второго 4 мультиплексоров, настраива  их так, что через первый информационный вход мультиплексора 3 на выход 26 устройства передаетс  содержимое первого полуслова буферного
5 регистра 1 команд, а через второй информационный вход мультиплексора 4 на выход 27 устройства передаетс  содержимое второго полуслова буферного регистра 2 команд. Таким обра0 зом, полностью распакованна  команда формата RX с выходов 26 и 27 устройства может вьщаватьс  дл  дальнейшей обработки.
Параллельно два старших разр да
(О и 1), определ ющие формат команды, поступают с выхода 1 -триггера 7 на соответствующие входы элемента НЕ-И 25. Формат RX идентифицирует код в двух старших разр дах кода опе0 рации, равный 01, поэтому на выходе элемента НЕ-И 25 вырабатьтаетс  нулевой- сигнал, поступающий на 37-вход D-триггера 8, которьй затем по тактовому импульсу Т2 обнул етс  (если
5 он уже ранее не находилс  в О).
По окончании действий, заданных командой формата RX, или при частичном ее выполнении (определ етс  степенью совмещени  операции в конкрет0 ной реализации процесса) из пам ти выбираетс  следующее слово командной информации, т.е. две команды формата RR. Обозначим их в пор дке следовани  - RR , RR.
Далее на вход 35 устройстпа поступает сигнал разрешени  приема, а на вход 38 - очередной тактовый импульс, TI. По совпадению сигналов на вхо51
элемента И 14 на выходе последнего вырабатьгоаетс  сигнал, фронтом которого производитс  запись команды RR , RR в буферный регистр 1 команд с входа 33 устройства, а также увеличиваетс  на 4 содержимое счетчика 6 адресов комонд,
После занесени  команд RR в RR в буферный регистр 1 команда RR через первый информационный вход перво- го мультиплексора 3 передаетс  на .выход 26 устройства дл  дальнейшей обработки , а два старших разр да с выхода мультиплексора 3, содержащие код 00, поступают на второй и третий входы элемента НЕ-И 25 (на первонвхо- де элемента НЕ-И 25 нуль поступает с выхода четвертого элемента 17 и), на его выходе вырабатываетс  единичный сигнал, поступающий на I -вход D - триггера 8 формата. Последний по тактовому импульсу Т2 устанавливаетс  в единичное cocto ниe, и разрешающий потенциал с его выхода поступает на первый вход п того элемента 18 И, подготавлива  его к срабатьшанию.
По окончании действий, заданных командой RR , или при частичном ее вьтолнении из пам ти считьшаетс  следующее слово командной информации, т.е. команда формата RS , котора  с входа 33 устройства по сигналу разрешени  приема на входе 35 устройства и по синхросигналу Т1 (фронтом сигнала на выходе элемента И 14) за- писываетс  в буферный регистр 1 команд и одновременно второе полуслово буферного регистра 1, в котором находитс  команда RR , переписьгоаетс  во второй буферный регистр 2 команд. Сигнал на выходе элемента И 14, также поступа  на счетный вход счетчика 6 адресов команд, увеличивает его содержимое на 4 дл  адресации следующего слова командной информации.
.Кроме того, по сигналу разрешени  приема на входе -35 и тактовому импульсу Т1 на входе 38 устройства нэ выходе шестого элемента И 19 Ёырабатьшаетс  сигнал, фронтом которого производитс  установка 1) - триггера 7 полуслова в 1, так как к моменту поступлени  сшгхросигнала Т1 на его D -входе (по цепи обратной св зи) с инверсного выхода триггера через открытьм элемент И j6 и первый элемент ИЛИ 11 поступит единичный потенциал.
756
Изменение состо ни  триггера 7 nof- луслова с О на 1 вызывает установку разрешающего потенциала на пер вом входе второго элемента И 15 и переключение направлений мультиплексоров 3 и 4, что в свою очередь вы- эьшает передачу команды RR из второго буферного регистра 2 команд через второй информационный вход мультиплексора 3 на выход 27 устройства дл  дальнейшей обработки.
Параллельно нулевой код в двух старших разр дах распакованной команды RR с выхода мультиплексора 3, поступа  на вход элемента НЕ-И 25, вырабатывает на ег.о выходе единичный сигнал, который по совпадению с разрешающим потенциалом на первом входе второго элемента И 15, вырабатьшает единичный сигнал и на его вьпсоде, Таким образом, к этому моменту времени единичные потенциалы с выходов элементов НЕ-И 25. и И 15 и подаютс  на Р-входы D -триггеров 8 и 10 соответственно . Далее очередной тактовый импульс Т2 на входе 34 устройства подтверждает единичное состо ние триггера 8 и устанавливает в 1 триггер 10 блокировки. Состо - ние триггеров 8 и IО подтверлдааетс  каждым тактовым импульсом Т2 в течение времени, пока распакованна  команда находитс  на выходах 26 и 27 устройства.
Сигнал с пр мого выхода триггера 10 блокировки через вькод 31 устройства поступает в устройство упрар- лени  процессора дл  запрета выборки следующего слова командной информации , а с инверсного выхода триг гера IО нулевой потенциал поступает на первый вход первого элемента И 14 дл  блокировки выдачи г. его выхода сигнала на синхровходы регистров I и 2 и счетного импульса на счетчик 6 адресов команд.
По окончании действий, заданных командой RR, или при ЧАСТИЧНОМ ее вьтолнении на вход 35 устройства поступает сигнал разрешени  приема. Последний вырабатьшает на выходе п того элемента И 18 единичный сигнал , который через элемент ИЛИ 12 устанавливает разрешающий потенциал на первом входе шестого элемента И 19. Затем по тактовому импульсу Т на выходе элемента И 19 вырабатьгеаетс  синхросигнал, по фронту которого
71
триггер 7 полуслова переходит из состо ни  1 в состо ние О, что приводит к переключению направлений мультиплексоров 3, 4, и ранее прин та  на первый буферный регистр 1 ко- манд команда формата RS через первый и второй информационные входы.мультиплексоров 3 и 4 передаетс  по полусловам на выходы 26 и 27 устройства дл  дальнейшей обработки, а нулевой потенциал с пр мого вьпсода триггера 7 полуслова поступает также и на первый вход BTot)oro элемента И 15. Два старших разр да кода операции команды RS, содержащих код 10, с выхода мультиплексора 3 поступа  на второй и третий входы элементы НЕ-И 25, вы- рабатьшают на его выходе нулевой nor тенциал. Таким образом, нулевые потенциалы присутствуют на D-входах триггеров 8 и 10, а очередным тактовым импульсом Т2, поступающим с входа 34 устройства на синхровходы триггеров 8 и 10, последние устанавливаютс  в О. Это приводит к выработке нул1ЕВОго сигнала на выходе п того элемента И 18, на .первом входе шестого элемента И 19, к сн тию сигнала блокировки с выхода 31 устройства и установке разрешающего потенциала на третьем входе первого элемента И 11, поступающего с инверсного вы- хода триггера 10.
По окончании действий, заданных командой формата RS, или при частичт ном ее выполнении, осуществл етс  выборка из пам ти и прием на буферный регистр 1 команд следующего слова командной информации, В1едача его на выходы 2б и 27 устройства, продвижение счетчика 6 адресов команд, и . Процесс приема распаковки ко- манд, поступление управл ющих сигналов на входы устройства возобновл ютс  в описанном пор дке.до следую- щей успешно вьтолненной команды перехода .
Рассмотрим теперь случай, когда переход выполн етс  на границу полуслова (т.е. :30-ый разр д; адреса пе- рехода равен 1). В этом случае после выборки первого слова командной информации первое полуслово первой команды (а если это команда формата то вс  команда) записываетс  в млад- шее второе полуслово буферного регистра 1 команд. В этот момент содерг жимов первого полуслова регистра 1
075 8
и содержимое регистра 2 не имеет . смысла. Дл  окончательной выборки второго полуслова первой команды (или дл  окончательной распаковки первой Команды, если она была формата RR) необходима повторна  выборка из пам ти следующего слова командной информации. Этот процесс осуществл етс  следующим образом.
Сформированный адрес перехода с входа 37 устройства заноситс  в счетчик 6 адресов команд и с выхода последнего через выход 30 устройства поступает в пам ть дл  адресации первого слова командной информации. Единичное значение 30-го разр да ад реса перехода с входа 27 устройства поступает на второй вход четвертого элемента И 17 и по совпадению с сигналом успешного перехода, поступающим на вход 36 устройства, вы- работанный на выходе элемента И 17 единичный сигнал поступает на D - вход триггера 7 полуслова.
Одновременно единичный сигнал с выхода элемента И 17 через выход 29 устройства поступает в устройство управлени  процессора, тем самым сообща  ему о необходимости повторной выборки слова командной информации из пам ти по продвинутому адресу в счетчике 6, после приема первого слова командной информации, содержащей первое полуслов первой команды, в буферный регистр 1 команд. Кроме того , сигнал с выхода элемента И 17, поступа  на первый вход элемента Й-НЕ 25, принудительно вырабатывает на его выходе нулевой сигнал. Это необходимо дл  того, чтобы защититьс  от ложного срабатывани  в 1 по тактовому импульсу Т2 триггера 8 формата, что приводит к несанкционированному изменению состо ни  триггера 7 полуслова, поскольку после приема первого слова командной информации в буферный регистр I команд нет еще полного заполнени  командной информацией, имеющей смысл буферных регистров и 2, а поэтому значение двух старших разр дов выхода мультиliheKCOpa 3 может быть произвольным.
.
Параллельно с сигналом успешного перехода на вход 35 устройства поступает сигнал разрешени  приема и очередным тактовым импульсом Т1 производитс  установка в 1 триггера 7 полуслова , одновременно осуществл етс 
912
запись первого полуслова первой команды с входа 33 устройства в буфер-:: ный регистр 1 и увеличение содержимого счетчика 6 адресов команд на 4.
Затем тактовым импульсом Т2 lipo- изводитс  установка в О (или подтверждение нулевого состо ни ) триггеров 8 формата и 10 блокировки, так как логический источник нулевых потенциалов на D-входах триггеров 8 и 12 -сигнал успешного перехода - на входе 36 устройства сниг аетс  не ранее чем по заднему фронту тактового импульса Т2. Если перед осуществлением выборки первого после команды neрехода слова командной информации с выхода 31 поступает сигнал блокировки , то он устройством управлени  процессором игнорируетс ,
После повторного считьгоани  из пам ти следующего слова командной информации , т.е. второго полуслова первой команды и первого полуслова второй команды (или если перва  команда бьша формата RR, то команды одного из форматов: КХ, RS, SI,, S или следующей пары команд формата. RR), по сигналу разрешени  приема и далее по тактовому импульсу Т1 фронтом сигнала с выхода первого элемента И 14 одновременно производитс  перезапись содержимого первого буферного регистра I команд во второй буферный регистр 2 команд, содержимое котошго через второй информационный вход мультиплексора 3 передаетс  на выход 26 устройства и прием на буферный регистр 1 команд нового слова командной информации, содержап|ей второе полуслово первой распаковьгоаемой команды , котора  сразу же из первого полуслова буферного регистра 1 через первый информационный вход мультиплексора 4 передаетс  на выход 27 устройства.
Одновременно содержимое счетчика 6 адресов команд увеличиваетс  на 4.
Полностью распакованна  перва  команда с выходов 26 и 27 устройства поступает на дальнейшую обработку.
Далее процесс выборки, приема и распаковки последовательности команд ничем не отличаетс  от описанного в первом примере.
Формат SS идентифицируетс  кодом П в двух старших разр дах кода операции.
5
0
5 о -
5
5
0
5
07510
Возможны два случа  расположени  команды формата SS в пам ти: на границе слова и на границе полуслова. Поэтому дл  общности рассмотрим работу устройства на примере выборки и распаковкч такой последовательности команд: SS, RX, SS, причем пусть перва  команда формата SS расположена на границе слова, тогда втора  автоматически будет расположена на границе полуслова. Обозначим пару команд формата SS в пор дке их следовани  в рассматриваемой последовательности через SS и SS соответственно,
В момент записи слова командной информации, содержащего первых два полуслова командь SS (разр ды О - 31), в первый буферный регистр 1 команд происходит изменение состо ни  с 1 на O V (или подтверждение нулевого состо ни ) триггера 7 полуслова и увеличение содержимого счетчика 6 адресов команд на 4. Нулевые потенциалы с триггеров 7 и 9 (последний находилс  в О либо после команды перехода, либо после распаковки пре- дьздущей команды формата SS, находившейс  на границе слова) поступают на . управл ющие входы мультиплексоров 3, 4 и 5, что приводит к передаче содержимого первого полуслова (т.е. раз- , р дов 0-15 команды SS ) первого буферного регистра 1 команд через первый информационный вход первого мультиплексора 3 на выход 26 устройства, откуда два старших разр да, содержащих код II, поступают на второй и третий входы дев того элемента И 22,, на первый и четвертый входы которого поступают единичные потенциалы с вы-, хода второго элемента НЕ 24 и с инверсного выхода триггера 9 формата соответственно. На выходе элемента И 22 вырабатываетс  единичный сигнал, который поступает через третий элемент ИЛИ 13 на D -вход первого триггера 8 формата и на третий вход седьмого элемента И 20 (на первый и второй входы элемента И 20 разрешающие потенциалы поступают с выхода, элемен - та НЕ 23 И; с инверсного выхода триггера 7 соответственно) и вырабаты- вает на его выходе единичный сигнал, который поступает на D-вход второго тр иггера 9 формата и через выход 32 устройства - в устройство управлени  процессора.
11
Этим сигналом последнему сообщаетс , что на выходах 26-28 устройства отсутствует полностью распакованна  команда, и оно инициирует выборку следующего слова командной инфор- мации, в котором содержитс  третье полуслово команды SS (разр ды 32- 47) и первое полуслово команды RX.
Предварительно по тактовому импульсу Т2 триггер 8 формата устанав- ливаетс  в I и сигнал с его выхода устанавливает разрешакиций потенциал на первом входе п того элемента И J8 триггер 10 блокировки устанавливаетс  в О (или подтверждаетс  нуле- вое состо ние).
По сигналу разрешени  приема на входе 35 устройства и на выходе элемента И 18 вырабатьюаетс  единичный сигнал, который через второй элемент ИЛИ 12 поступает на первый вход щестого элемента И 19, подготавлива  его к срабатьгоанию. Кроме того, сигнал разрешени  приема подготавливает к срабатыванию восьмой элемент И 21 и первый элемент И 14.
По тактовому импульсу Т1 фронтами сигналов, вырабатьшаемых на выходах элементов И 14, 19, 21 соответственно производитс : перезапись содержи- мого первого буферного регистра 1 во второй буферный регистр 2 команд, а первый буферный регистр команд записьгоает с входа 33 устройства ранее выбранное из пам ти слово команд ной информации (третье полуслово команды SS и первое полуслово команды RS); увеличиваетс  на 4 содержимое счетчика 6 адресов команд, измен етс  состо ние с О на 1 триг- гера 7 полуслова и устанавливаетс  в I второй триггер 9 формата, а на его D -входе устанавливаетс  нулевой потенциал с выхода седьмого элемента И 20, так как на первом входе последнего устанавливаетс  ну левой потенциал с инверсного вькода триггера 7 полуслова.
Таким образом, к этому моменту времени команда SS полностью нахо- дитс  на втором 2 (разр ды 0-3l)и первом 1 fразр ды 32-47) буферных регистрах команд.
Единичные потенциалы с пр мых выходов триггеров 7 и 9, поступа  на управл ющие входы мультиплексоров 4, 3 и 5, настраивают их так, что содержимое первого полуслова второго бу
25
5
О , 5
20
35 40 45
50
55 07512
ферного регистра 2 (разр ды 0-15 команды SS ) через третий информационный вход первого мультиплексора 3 передаетс  на выход 26 устройства, содержимое второго полуслова буферного регистра 2 (разр ды 16-31 команды SS ) через третий информационный вход второго мультиплексора 4 передаетс  на выход 27 устройства, .а содержимое первого IJTO- луслова первого буферного регистра 1 команд (разр ды 32-47 команды SS ) через второй информационный вход третьего мультиплексора 5 передаетс  на выход 28 устройства. Таким образом , полностью распакованна  команда SS с выходов 26-28 устройства выдаетс  дл  дальнейшей обработки.
По очередному тактовому импульсу Т2, несмотр  на то, что на второй и третий выходы дев того элемента И 22 продолжает поступать код 11 с выхода двух старших разр дов мультиплек-. сора 3, первый триггер 8 формата устанавливаетс  в О, так как на выходе элемента И 22 удерживаетс  нулевой потенциал за счет нулевого потенциала , поступающего на его четвертый вход с инверсного выхода второго трчг- гера 9 формата.
По окончании действий, заданных командой SS , или при частичном ее вьтолнении осуществл етс  выборка следующего слова командной информации , т.е. второго полуслова команды RX и первого полуслова команд SS . По совпадению . сигнала разрешени  приема , поступающего с входа 35 устройства , тактовым импульсом Т1 на входе i38 устройства вырабатываютс  синхросигналы на выходах первого 14 и восьмого 21 элемента И. Фронтом сигнала на выходе последнего устанавливаетс  в О второй триггер 9 формата, и нулевой потенциал с его пр мого вывода, поступа  на вторые уцравл ющие входы первого 3 и второго 4 мультиплексоров , настраивает их так , что младшее второе полуслово второго буферного регистра 2 команд передаетс  на выход мультиплексора 3 через его второй информационный вход, а старшее первое полуслово первого буферного регистра I команд передаетс  на выход мультиплексора 4 также через его второй информационный вход.
Таким образом, как только фронтом сигнала с выхода первого элемента
И 14 первое полуслово команды КХ из младшего второго полуслова первого буферного регистра 1 команд перепишетс  в младшее второе полуслово второго буферного регистра 2 команд а ранее выбранное из пам ти слово командной информации (т.е. второе полуслово команды RX и первое полуслово команды с входа 33 устройства) запишетс  в первый буферный регистр 1 ко манд, то полностью распакованна  команда формата RX сразу же передаетс  на выходы 26 и 27 устройства, откуда поступает на дальнейшую обработку Одновременно сигналом с выхода эле- мента И 14 осуществл етс  увеличение на 4 содержимого счетчика 6 адресов команд.
После вьтолнени  действий, заданных командой RX, или при частичном её выполнении осуществл етс  выборка из пам ти следующего слова командной информации, в котором содержитс  второе (разр ды 16-31 команды SS) и третье (разр ды 32-47 команды SS ) полуслова команды SS. Выбранное из .пам ти слово по сигналу разрешени  приема и по тактовому импульсу Т1 фронтом сигнала на выходе первого элемента И 14 записьшаетс  в первый буферный регистр 1 команды. Одновременно содержимое последнего Лерепи- сьшаетс  во второй буферный регистр 2 команд,- Теперь первое (разр ды 0-15 команды) и второе (разр ды 6- 31 команды) полуслова команды SS оказавшись во втором младшем полуслове второго буферного регистра 2 команд и в первом старшем полуслове первого буферного регистра 1 команд, соответственно, через ранее выбранные (при распиловке команды RX) вторые информационные входы мультиплексоров 3 и 4 передаютс  на Вьрсоды 26 и 27 устройства, а третье полуслово (разр ды 32-47 команды) команды SS оказавшись во втором младшем полуслове первого буферного регистра 1 команд, через ранее подключенный по нулевому потенциалу с пр мого выхода триггера 9 формата первый информационный вход мультиплексора 5 передаетс  на вькод 28 устройства.
Таким образом, полностью распакованна  команда SS с выходов 26-28 устройства поступает на дальнейшую обработку. Параллельно С выхода муль ч иплексора 3 два старшнгх разр да
(код 11), поступа  на второй и третий входы и совпада  с разрешающими потенциалами на первом и четвертом входах дев того элемента И 22, вырабатывают на его выходе единичный сигнал , который через третий элемент ИЛИ 13 поступает на D -вход первого тригге1ра 8 формата. Последний по очередному тактовому.импульсу Т2 устанавливаетс  в 1, а единичный потенциал на его выходе поступает на первый вход п того элемента И 18,
По сигналу разрешени  приема сигнала с выхода элемента И 18 через второй элемент ИЛИ 12 поступает на первый вход шестого элемента И 19, на выходе которого по тактовому импульсу 11 вырабатываетс  синхросигнал , по фронту которого триггер 7 полуслову.измен ет свое состо ние из 1 в О, что приводит к подключению на выходы мультиплексоров 3-й 4 информации из первых информационных входах. Одновременно фронтом сигнала с выхода первого элемента И J4 производитс  запись в первый буферный регистр 1 команд ранее выбранного слова командной информации, а также продвижение счетчика 6 адресов команд ,
Далее процесс распаковки и приема команд, в зависимости от их форматов осуществл етс  аналогично описанному

Claims (1)

  1. Формула изобретени 
    Устройство дл  распаковки команд, содержащее счетчиЛ адресов команд, первый и второй буферные регистры команд , первый элемент И, первый элемент ИЛИ, первый мультиплексор, первый информационный вход которого со-., динен с первыьга информационными входами второго и третьего мультиплексоров и с первым выходом первого буферного регистра команд, второй выход которого соединен с вторыми информаг ционными входами второго и третьего/ мультиплексоров, информационный вход первого буферного регистра команд соединен с входом команд устройства, отличающеес  тем, что, с целью сохранени  оборудовани , око содержит D -триггер полуслова, первый и второй D -триггеры формата,D - триггер блокировки, второй, третий, четвертый, п тьА, шестой, седьмой, восьмой и дев тый элементы И, второй
    151
    и третий элементы ИЛИ, первый и второй элементы НЕ и элемент НЕ-И, причем первый и второй выходы первого буферного регистра команд соединены соответственно с первым и вторым ин- формационными входами второго буферного регистра команд, первый и второй выходы которого соединены с третьими информационными входами первого и второго мультиплексоров соот- ветственно, а синхровходы первого и второго буферного регистров команд и счетный вход счетчика адресов команд соединены с выходом первого элемента И, выходы первого, второго и третьего мультьтиплексоров соединены соответственно с выходами первого, второго и третьего полуслова команды устройства, первые управл ющие входы первого и второго мультиплексоров соединены с первым входом второго элемента И и с пр мым выходом D - триггера полуслова, В -вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами третьего и четвертого элементов И, первый синхровход устройства соединен с синхровходами D -триггера блокировки и первого D -триггера фор- мата, выход которого соединен с первым входом п того элемента И, выход которого соединен с первым входом второго элемента ИЛИ,выход которого соединен с первым входом шестого элемента И,выход которого соединен с син- хровходом D-триггера полуслова,инверсный выход которого соединен с первыми входами третьего и седьмого элементов И, вход разрешени  приема команды устройства соединен с первыми входами первого, восьмого и вторым входом п того элементов И, вход признака типа команд устройства соединен с первым входом четвертого эле- мента И и вторым входом второго элемента . ИЛИ, а через первый элемент
    5 О 5 0 5 о .
    07516
    НЕ - с BTOpbtM входом третьего элемента И и с вторым входом седьмого элемента И, третий вход которого соединен с первом входом третьего элемента ИПИ и с входом дев того элемента И, первый вход которого соединен с выходом второго элемента НЕ, вход которого соединен с первым входом элемента НЕ-И, с выходом четвертого элемента И и с выходом признака типа адресации команд устройства , выход адреса команды которого соединен с выходом счетчика адресов команд, вход записи которого соединен с входом адреса команды устройства , предпоследний младший разр д входа адреса команды устройства соединен С вторым входом четвертого элемента И, два старших разр да выхода первого мультиплексора соединены соответственно с вторыми и третьими входами дев того элемента И и элемента НЕ-И, выход которого соединен с вторыми входами третьего элемента ИЛИ и второго элемента И, выход которого соединен с -входом 33 -триггера блокировки, вторые управл ющие входы первого и второго мультиплексоров и управл ющий вход третьего мультиплексора соединены с пр мым выходом второго 33 -триггера формата, инверсный выход которого соединен с четвертым входом дев того элемента И, а синхровход - с выходом восьмого элемента И, второй вход которого соединен с вторыми входами первого и шестого элементов И и вторым синхровходом устт ойства, выход запрета выдачи команды которого соединен с пр мым выходом D -триггера блокировки, инверсньй выход которого соединен с третьим входом первого элемента И, а выход седьмого элемента И соединен с D -входом второго D- триггера формата н с выходом запроса следуклцего слова команды устройства.
    90
    .dHJ
    S3
    95
    31
    J
    Составитель В. Криворучко Редактор Т. Митейко Техред И.Гайдош Корректор С. Шекмар
    Заказ 4А12/46 Тираж 671 .Подписное
    БНИШИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д.4/5
    Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4
SU843830152A 1984-12-25 1984-12-25 Устройство дл распаковки команд SU1251075A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843830152A SU1251075A1 (ru) 1984-12-25 1984-12-25 Устройство дл распаковки команд

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843830152A SU1251075A1 (ru) 1984-12-25 1984-12-25 Устройство дл распаковки команд

Publications (1)

Publication Number Publication Date
SU1251075A1 true SU1251075A1 (ru) 1986-08-15

Family

ID=21153410

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843830152A SU1251075A1 (ru) 1984-12-25 1984-12-25 Устройство дл распаковки команд

Country Status (1)

Country Link
SU (1) SU1251075A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 610109, кл. G 06 F 9/00, 1976, АбторсКое свидетельство СССР № 972507, кл. G 06 F 9/00, 1981. *

Similar Documents

Publication Publication Date Title
JPH02113381A (ja) マイクロプロセッサ
US5537582A (en) Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry
SU1541619A1 (ru) Устройство дл формировани адреса
SU1251075A1 (ru) Устройство дл распаковки команд
US3883854A (en) Interleaved memory control signal and data handling apparatus using pipelining techniques
JPH057738B2 (ru)
US5045999A (en) Multi-function timing sequencer for different speed main storage units
SU1589288A1 (ru) Устройство дл выполнени логических операций
JPS59178667A (ja) メモリ装置
SU1182532A1 (ru) Устройство для синхронизации обращения к памяти
SU1513440A1 (ru) Настраиваемое логическое устройство
SU1539776A1 (ru) Устройство микропрограммного управлени
SU860045A1 (ru) Устройство дл сопр жени
SU1083198A1 (ru) Операционный модуль
SU739566A1 (ru) Цифровой интегратор
SU641434A1 (ru) Устройство дл программного сопр жени электронных вычислительных машин
SU1024927A1 (ru) Микропрограммный процессор
SU1233134A1 (ru) Ассоциативное суммирующее устройство @ -разр дных двоичных и двоично-дес тичных чисел
SU1472909A1 (ru) Запоминающее устройство с динамической адресацией
SU1195364A1 (ru) Микропроцессор
SU1161944A1 (ru) Устройство дл модификации адреса зон пам ти при отладке программ
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1005062A1 (ru) Устройство дл исправлени последствий сбоев
RU1817099C (ru) Устройство обработки информации с переменной длиной команд
SU690476A1 (ru) Устройство дл последовательного выделени единиц из п-разр дного двоичного кода