SU1539776A1 - Устройство микропрограммного управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства управлени  векторного процессора или расширител  команд дл  векторных операций. Целью изобретени   вл етс  расширение области применени  за счет обеспечени  возможности использовани  его дл  управлени  векторным процессором конвейерной обработки данных. Устройство содержит блок пам ти микрокоманд, блок формировани  адреса, регистр микрокоманд, блок дешифраторов, блок синхронизации, регистр состо ни , счетчик длины вектора, мультиплексор, блок приоритета, блок фиксации запросов, блок пам ти перекодировки,таймер, регистр векторных признаков, блок маскировани  запросов, регистр готовности, блок элементов И, блок обслуживани  обмена. Благодар  блоку обслуживани  обмена обеспечиваетс  управление операндами и результатами как одинарной, так и двойной длины, а также обеспечиваетс  возможность работы устройства с магистралью обмена данными дл  многопроцессорных устройств и уменьшение разр дности кода признаков управлени  запросами. 4 з.п. ф-лы, 9 ил.

Description

манд, блок 4 дешифраторов, блок 5 синхронизации, регистр 6 состо ни , счетчик 7 длины вектора, мультиплексор 8, блок 9 приоритета, блок 10 фиксации запросов, блок 11 пам ти перекодировки, вход 12 начальной установки устройства, таймер 13, регистр 14 векторных признаков, блок 15 маскировани  запросов, регистр 16 готовности , блок 17 элементов И,/блок 18 обслуживани  обмена, вход 19 кода команд, вход 20 кода задани  длины вектора, первый 21 и второй 22 входы логических условий, вход 23 запуска, вход 24 признака данных, перва  группа выходов 25 кода микроопераций, выход 26 кода запроса данных, втора  группа выходов 27 кода микроопераций, выход 28 векторных признаков, первый 29 и второй 30 выходы синхронизации запросов о

Таймер (фиг.2) содержит счетчик 31, два элемента И 32 и 33, информационный вход 34, группу управл ющих входов 35, первый синхровход 36, второй синхровход 37 и выход 38.

Блок 15 маскировани  запросов (первый вариант) содержит (фиг.З) счетчик 39, одиннадцать элементов И 40-50, элемент ИЛИ 51, первый 52 и второй 53 триггеры, первый управл ющий вход 54, три разр да 55,-55, входа настройки блока, тактовый вход

Микропрограмма предлагаемого устройства представл ет собой микропрограмму конвейерной обработки данных, обеспечивающую выполнение арифметико-логической операции, заданной в команде (например, умножение двух чисел с плавающей точкой; поразр дное логическое умножение двух кодов). Микропрограмма конвейерной обработки данных - это микропрограмма, котора  позвол ет нести параллельную обработку сразу нескольких пар элементов операндов-массивов (либо нескольких элементов одного операнда- массива дл  ударных команд), причем кажда  из пар элементов находитс  в определенной фазе выполнени  арифметико-логической операции Операци  сложени  двух чисел с плавающей точкой состоит из следующих фаз: анализ пор дков; выравнивание пор дков;

40

55, второй управл ющий вход 56, вход

57 задани  интервала времени, третий 35 СЛОжение; нормализаци „ Микропрограм- управл ющий вход 58, управл ющий выход 59 и информационный выход 60.

Блок 10 фиксации запросов (фиг.4) содержит регистр 61 и три элемента И 62-64, группу информационных входов 65, синхровход 66 и группу выходов 67.

Блок 9 приоритета (фиг.5) содержит гри элемента ИЛИ 68-70, три элемента И 71-73, триггер 74, группу информационных входов 75, синхровход. 76, первый выход 77 и второй выход 26.

Блок 5 синхронизации (фиг.6) содержит вход 23 пуска устройства, так45

- 50

ма данной операции позвол ет одновременно нормализовать сумму i-й пары чисел, суммировать i+1-ю пару чисел, выравнивать пор дки у i+2-й пары чисел (например, i, i+1, i+2 - индексы трех расположенных подр д элементов векторов-операндов). Дл  организации конвейерного процесса обработки векторов-операндов в устройстве используютс  микрооперации запроса данных или запроса двойных данных,, Они предназначены дл  пересылки элемента массива операнда из ОЗУ либо дл  пересылки элемента массива результата выполнени  векторной операции в ОЗУ.

-

товый генератор 78, счетчик 79, де шифратор 80, п ть элементов И 81-85, управл ющий вход 86, группу выходов 87-92.

Блок 18 обслуживани  обмена (фиг.7) содержит семь элементов И 93 99, первый 100 и второй 101 элементы ИЛИ, триггер 102, управл ющий вход 103, информационный вход 104, вход

10

15

539776д

24 признака данных, выход 105 модифицированного признака данных, первый 29 и второй 30 выходы синхронизации запросов о

Блок 15 маскировани  запросов (второй вариант) содержит (фиг„9) три счетчика 106 - 108, дев ть элементов И 109-117, элемент ИЛИ 118, с первого по третий управл ющие входы 119- 121, вход 122 задани  интервала времени , тактовый вход 123, вход 124 настройки блока, информационный выход 125 и управл ющий выход 126„

Микропрограмма предлагаемого устройства представл ет собой микропрограмму конвейерной обработки данных, обеспечивающую выполнение арифметико-логической операции, заданной в команде (например, умножение двух чисел с плавающей точкой; поразр дное логическое умножение двух кодов). Микропрограмма конвейерной обработки данных - это микропрограмма, котора  позвол ет нести параллельную обработку сразу нескольких пар элементов операндов-массивов (либо нескольких элементов одного операнда- массива дл  ударных команд), причем кажда  из пар элементов находитс  в определенной фазе выполнени  арифметико-логической операции Операци  сложени  двух чисел с плавающей точкой состоит из следующих фаз: анализ пор дков; выравнивание пор дков;

20

25

30

35 СЛОжение; нормализаци „ Микропрограм-

40

35 СЛОжение; нормализаци „ Микропрограм-

45

50

55

ма данной операции позвол ет одновременно нормализовать сумму i-й пары чисел, суммировать i+1-ю пару чисел, выравнивать пор дки у i+2-й пары чисел (например, i, i+1, i+2 - индексы трех расположенных подр д элементов векторов-операндов). Дл  организации конвейерного процесса обработки векторов-операндов в устройстве используютс  микрооперации запроса данных или запроса двойных данных,, Они предназначены дл  пересылки элемента массива операнда из ОЗУ либо дл  пересылки элемента массива результата выполнени  векторной операции в ОЗУ.

При выполнении определенного запроса соответствующий триггер регистра 16 готовности устанавливаетс  в состо ние Готов „ Запрос считаетс  выполненным , если запрашиваема  пересылка выполнена (соответствующий триггер регистра готовности сбрасываетс ).

51

Благодар  использованию в устройстве механизмов блокировки и выдачи запросов, а также двойных запросов (блок 15), блокировки формировани  векторных признаков (таймер 13) и блокировки всех запросов , кроме первого, с помощью кода настройки из блока 11 возможно блокирование выдачи ложных результатов и признаков результата с конвейера до того момента, пока на входы операционных блоков, вход щих в. последнюю ступень конвейера дл  данной операции, не придут результаты обработки первой пары операндов массива данных на воех предшествующих ступен х конвейера ,, С выдачей последней пары операндов массива данных запросы на новые операнды также бл окируютс  „ Возможна также аппаратна  блокировка всех запросов, кроме первого, на выдачу одного из операндов при выполнении операций типа вектор-скал р, например умножени  компонент вектора на константу , что приводит к сокращению микропрограмм выполнени  таких операций , а следовательно, к сокращению объема блока и всего оборудовани  в целом и повышению быстродействи  устройства. Благодар  наличию в устройстве выхода 26 кода запроса данных и входа 24 признака данных возможно использование данного устройства микропрограммного управлени  в расширителе команд дл  векторных операций или дл  работы с магистралък обмена данными, что увеличивает его функциональные возможности.,

Устройство работает следующим образом.

По входу 23 происходит установка устройства в исходное состо ние, подготовка схем к работе (цепи сброса регистров и счетчиков устройства в исходное состо ние на схеме не показаны ) о По входу 20 в счетчик длины вектора заноситс  длина вектора Код операции поступает на вход 19 устройства , в блок 11 пам ти перекодировки , где происходит перекодирование кода операции в начальный адрес соответствующей микропрограммы, в код настройки операционной части, поступающей на выход 27 и позвол ющий реализовать выполнение микропрограмм в конвейерном режиме дл  данного кода операций, аппаратно модифицировать операции, выполн емые отдельными ус397766

тройствами (например, изменить тип , данных и формат данных в операционных блоках)о

Блок 2 служит дл  формировани  - адреса каждой последующей микрокоманды выполн емой микропрограммы в соответствии с временной диаграммой. По сформированному адресу, поступаю- .Q щему в блок 1 пам ти микрокоманд,выбираетс  соответствующа  микрокоманда , поступающа  в регистр 3 микрокоманд дл  хранени  в период выполнени  микрокоманды

jc Блок 4 дешифраторов расшифровывает код микрокоманды и выдает на выход 25 и блоки устройств управл ющие сигналы . Поскольку выполнение микропрограммы происходит в конвейерном ре- 20 жиме, возникает необходимость маскировани  записи признаков в регистр 14 векторных признаков0 Дл  этого служит таймер 13„ Кроме векторных признаков, поступающих на вход 22 25 логических условий, в регистр 14 поступает признак последнего операнда со счетчика длины вектора.

На вход 21 логических условий, в регистр 6 состо ни  поступают приэ- 30 наки, возникающие при выполнении скал рных операций. Признаки скал рных и векторных операций поступают на мультиплексор 8, с которого под управлением блока дешифраторов 4 необ- ходимый признак поступает в блок 2„

Блок 15 маскировани  запросов (первый вариант) используетс  дл  маскировани  записи запросов в блок 10 фиксации запросов и формировани  сиг- дд налов дл  подсчета длины вектора в счетчике 7

Блок 10 фиксации запросов функционально представл ет собой очередь запросов глубиной 1 о Наличие этой оче- дс реди позвол ет выставл ть из микрокоманды очередной запрос в то врем , когда идет обслуживание предыдущего.

Из блока 10 запросы поступают в регистр 16 готовности, сюда же по 5Q входу 24 признака данных поступает информаци  об условии готовности данных .

Из регистра 16 готовности запросы поступают в блок 9 приоритета, кото- сс рый предназначен дл  выработки определенного пор дка выдачи запросов. С выхода 26 выдаетс  код запроса.

Блок 5 синхронизации формирует временную последовательность синхро

сигналов, используемых дл  формировани  временных соотношений при выполнении микропрограммы В исходное состо ние блок синхронизации приводитс  по входу 23 Запуск

Блок 10 фиксации запросов предназначен дл  промежуточного хранени  запросов , поступающих из блока 15 маскировани  запросов, и последующей их передачи в регистр 16 готовности.

Запросы, поступающие на информационный вход 65, запоминаютс  в регистре 61„ После прихода сигнала на синхровход 66 каждый запрос через свой элемент И (62, 63 или 64) поступает на выход 67 и одновременно обнул ет соответствующий триггер, перевод  его в состо ние готовности прин ть очередной запрос

Блок 9 приоритета предназначен дл  выработки определенного пор дка выдачи запросов, поступающих из регистра 16 готовности, а также формировани  сигнала, характеризующего отсутствие запросов в этом регистре (состо ние, когда все запросы обслужены ) .

При отсутствии запросов на информационном входе 75 по вл ютс  единич- ные сигналы на выходах инверторов 68 - 70 и, соответственно, элемента И 73о Импульс, поступающий на синхровход 76 при наличии сигнала на выходе элемента И 73 взводит триггер 74 и на первом выходе 77 по витс  сигнал , говор щий о том, что все запросы в регистре 16 готовности обслужены о

Очередность выдачи запросов на

второй выход 26 реализуетс  следующим образом:

запрос, поступающий на вход 75j, немедленно проходит на выход 26, ;

запрос, поступающий на вход 75, проходит через элемент И 71 на выход 26г только при отсутствии запроса на входе 75,;

запрос, поступающий на вход 75(, проходит через элемент И 73 на выход 26, тогда и только тогда, когда отсутствуют запросы на входах 753 и 75г.

Блок 5 синхронизации предназначен дл  формировани  определенной времен ной последовательности синхроимпульсов , необходимых дл  организации правильной работы устройства микропрог

5

0

0

,.

раммного управлени  векторного процесса .

При подаче сигнала на вход 23 запуска устройства тактовый генератор 78 начинает непрерывно вырабатывать импульсы, поступающие на счетный вход счетчика 79, выходы которого соединены с дешифратором 80 таким образом , что если имеетс  разрешающий сигнал на управл ющем входе 86, то на выходах с 87 по 91 циклически формируютс  сигналы в соответствии с временной диаграммой (фиг.8).

Сигнал на выходе 92 формируетс  в моменты времени так же, как сигнал на выходе 89, но в отличие от него, не зависит от разрешающего сигнала на входе 86„

Блок 15 маскировани  запросов (фиг.З) предназначен дл  разрешени  или запрещени  прохождени  запросов в блок 10 фиксации запросов, а также формировани  сигналов, необходимых дл  подсчета длины вектора в счетчике 7.Дл  маскировани  запросов на выдачу результатов, поступающих с входа 56, , на определенное число шагов в счетчике 39 предварительно с входа 57 по входу 54 разрешени  записи заноситс  некотора  константа„ При этом на выходе счетчика отсутствует сигнал разрешени  прохождени  запросов с входа 561 через элемент И 41 на выход 60. Одновременно разрешаетс  прохождение этих же запросов через элемент И 40 при по влении тактового сигнала Запросы с выхода элемента 40 поступают на вычитающий вход счетчика 39 и уменьшают его содержимое до тех пор, пока он не об- нулитс  и не заблокирует дальнейшее прохождение запросов на свой вход. При этом на выходе счетчика по вл етс  сигнал разрешени  прохождени  запросов через элемент И 41 на выход 60 по синхроимпульсам, поступающим на тактовый вход„ Такой способ маскировани  запросов устран ет ложное считывание результата1 на число шагов, равное глубине конвейера. На входы 55а и 55 с блока 11 перекодировки поступают сигналы признаков операции вектор-скал р и скал р-вектор соответственно При наличии сигналов на входах 552 и 55п можно замаскировать запросы на очередные элементы операндов , поступающие с входов 56 и 563 причем замаскировать все запро10

15

сы, кроме первого Действительно,если отсутствует сигнал переполнени  счетчика длины вектора на входе 58,- то по тактовому сигналу первые запросы с входов 56 2 и 56.J через элемент И 48, 43 и 47, 42 соответственно проход т на установочные входы триггеров 52 и 53. При этом на их инверсных выходах по вл ютс  сигналы , запрещающие прохождение последующих запросов через элементы И 48, 49 и 47, 50 соответственно на выход 60.

Таймер 13 служит дл  разрешени  или запрещени  записи признаков в регистр 14 векторных признаков Дл  маскировани  сигнала разрешени  записи (выход 38) на определенное число шагов в счетчик 31 с информационного -входа 34 (по сигналу разрешени  20 записи управл ющего входа 35.,) заноситс  некотора  константа. При этом на выходе счетчика возникает сигнал, запрещающий прохождение сигнала с входа 354,стробируемого синхросигналом с входа 37, через элемент И 33 и одновременно разрешающий прохождение синхросигналов с входа 36 че+ рез элемент И 32 на вычитающий вход счетчикас При этом синхросигналом происходит уменьшение содержимого счетчика до тех пор, пока он не об- нулитс  и не заблокирует элемент И 32. После обнулени  до записи новой константы на выходе счетчика стоит сигнал разрешени  прохождени  сигнала записи с входа 35 г через элемент И 33 на вход 38„

В случае использовани  блока 15

25

30

35

до тех пор, пока они не обнул тс  и не заблокируют прохождение запросов на свои входы При этом на выходах счетчиков по в тс  сигналы раз решени  прохождени  запросов через элементы И 112, 113 и 115 на выход

125по синхроимпульсам, поступающим на вход 41 23 „ Если на входе 121 при- сутствует сигнал переполнени  счетчика длины вектора, то запросы с вхо дов 120.,, 120 2 на выход 125 не приход т .

В блоке 15 маскировани  (фиг.9) по -входу 124 осуществл етс  также выбор одного из запросов, по которому происходит счет в счетчике 7 длины вектора Если на входе 124 присутствует единичный сигнал и нет переполнени  счетчика длины вектора- (отсутствует сигнал на входе 121), то запрос с входа 120 проходит на выход 125. В противном случае (на входе 124 нулевой сигнал) на выход

126через элементы И 117 и ИЛИ 118 проходит запрос с входа 120

В случае использовани  в схеме устройства дополнительно блока 17 элементов И признаки вектора результата могут выдаватьс  на выход 28 через блок 17 элементов И при наличии соответствующего разрешени  в микропрограмме получени  данного результата

В случае использовани  в схеме устройства дополнительного блока 18 обслуживани  обмена возможна организаци  функционировани  устройства с двойными или одинарными операндами,

маскировани  запросов (второй ва риант) а также обслуживани  запросов на получение очередных элементов операндов или выдачу результата

дл  маскировани  запросов на определенное число шагов в счетчики 106 - 108 предварительно с входа 122 задани  интервала времени (по соответствующим сигналам разрешени  записи второго управл ющего входа 119) занос тс  некоторые константы При этом на выходах счетчиков отсутствуют сигналы разрешени  прохождени  запросов с входов 120 через блок 11. и элементы И 113 и 115 на выход 125„ Одновременно разрешаетс  прохождение этих же запросов через элементы И 109 - 111 при отсутствии сигнала переполнени  счетчика длины вектора на входе 121. Запросы с выходов элементов И 109 и 110 и блока 11 поступают на вычитающие входы счетчиков 106 - 108 и уменьшают их содержимое

0

5

0

5

0

5

до тех пор, пока они не обнул тс  и не заблокируют прохождение запросов на свои входы При этом на выходах счетчиков по в тс  сигналы разрешени  прохождени  запросов через элементы И 112, 113 и 115 на выход

125по синхроимпульсам, поступающим на вход 41 23 „ Если на входе 121 при- сутствует сигнал переполнени  счетчика длины вектора, то запросы с входов 120.,, 120 2 на выход 125 не приход т .

В блоке 15 маскировани  (фиг.9) по -входу 124 осуществл етс  также выбор одного из запросов, по которому происходит счет в счетчике 7 длины вектора Если на входе 124 присутствует единичный сигнал и нет переполнени  счетчика длины вектора- (отсутствует сигнал на входе 121), то запрос с входа 120 проходит на выход 125. В противном случае (на входе 124 нулевой сигнал) на выход

126через элементы И 117 и ИЛИ 118 проходит запрос с входа 120

В случае использовани  в схеме устройства дополнительно блока 17 элементов И признаки вектора результата могут выдаватьс  на выход 28 через блок 17 элементов И при наличии соответствующего разрешени  в микропрограмме получени  данного результата

В случае использовани  в схеме устройства дополнительного блока 18 обслуживани  обмена возможна организаци  функционировани  устройства с двойными или одинарными операндами,

а также обслуживани  запросов на получение очередных элементов операндов или выдачу результата

. При поступлении на вход 103, единичных сигналов, говор щих о том, что будут обрабатыватьс  операнды двойной длины, на выходе одного из элементов И 93, 94 или 95 в зависимости от того, какой из трех сигналов в данный момент поступил на вход 104, по витс  единичный сигнал, по- ступающий через элемент ИЛИ 100 на вход триггера 102. Одновременно этот ригнал поступает на инверсный вход элемента И 97 и запрещает прохождение признака данных с входа 24 признака данных через элемент И 97 и ИЛИ

101на выход 105. Поскольку триггер

102в начальный момент времени находитс  в- нулевом состо нии, то он так

и

же запрещает прохождение первого сиг нала признака данных через элементы И 96 и ИЛИ 101 на выход 105. По заднему фронту первого сигнала признака данных, поступающего на С-вход, триг гер 102 перебрасываетс  в единичное состо ние и разрешает прохождение следующего признака данных через элементы И 96 и ИЛИ 101 на выход 105 По заднему фронту второго сигнала признака данных триггер сбрасываетс  в нулевое состо ние Таким образом, если обрабатываютс  операнды двойной длины, на выходе 105 по вл етс  каждый второй сигнал признака данных, поступающий на вход регистра готовности . Если же дл  какого-либо сигнала запроса отсутствует соответствующий сигнал признака операнда двойной длины (вход 103), то на выходе элемента ИЛИ 100 присутствует нулевой сигнал, разрешающий прохождение первого сигнала признака данных с входа 24 через элементы И 97 и ИЛИ 101 на выход 105«,

Блок 18 обеспечивает также формирование сигналов чтейи  (выдачи) результата или записи (приема) операндов . Если на вход элемента И 95 по шине 104 поступает единичный сигнал, соответствующий запросу на выдачу результата , то на выходе элемента И 98 по входу 24 признака данных возникает сигнал чтени , поступающий на выход 29 о Если же на входе элемента И 95 отсутствует единичный сигнал, то по сигналам признака данных на быходе элемента И 99 возникают сигналы записи соответствующего операнда , поступающие на выход 30„

Таким образом, благодар  блоку 18 обслуживани  обмена обеспечиваетс  управление операндами и результатом как одинарной, так и двойной длины, а также обеспечиваетс  возможность работы устройства с магистралью обмена данными дл  многопроцессорных устройств и уменьшение разр дности кода признаков управлени  запросами.

Claims (5)

1. Устройство микропрограммного управлени , содержащее блок пам ти перекодировки, блок формировани  адреса , блок пам ти микрокоманд, регистр микрокоманд, блок синхронизации , блок дешифраторов, регистр век

9776 12

торных признаков, регистр состо ний и мультиплексор, причем адресный вход блока пам ти перекодировки  вл етс  входом кода команды устройства,

выход пол  адреса начальной микрокоманды блока пам ти перекодировки соединен с первым информационным входом блока формировани  адреса, инфор

мационный выход которого соединен с

адресным входом блока пам ти микрокоманд , выход которого соединен с информационным входом регистра микрокоманд , выход пол  микроопераций которого соединен с входом блока дешифраторов , группа выходов которого  вл етс  группой выходов кода микроопераций устройства, первый и второй выходы блока дешифраторов соединены

соответственно с Управл ющим входом мультиплексора и первым управл ющим входом блока формировани  адреса,второй управл ющий, второй информационный и тактовый входы которого соединены соответственно с выходом мультиплексора , выходом пол  адреса регистра микрокоманд и первым выходом блока синхронизации, второй выход и вход запуска которого соединены соответственно с тактовым входом регистра микрокоманд и входом запуска устройства, первый и второй входы логических условий устройства подключены к информационным входам соответственно регистра состо ний и регистра векторных признаков, выходы которых соединены соответственно с первым и вторым информационными входами мультиплексора, тактовый вход

регистра состо нии соединен с третьим выходом блока синхронизации, о т- личающеес  тем, что, с целью расширени  области применени  за счет обеспечени  использовани 

его дл  управлени  векторным процессором конвейерной обработки данных, оно дополнительно содержит счетчик длины вектора, таймер, блок маскировани  запросов, блок фиксации запросов , регистр готовности и блок приоритета , информационный выход которого  вл етс  выходом кода запроса данных устройства, информационный вход блока приоритета соединен с выходом регистра готовности, первый и второй информационные входы которого подключены соответственно к третьему входу логических условий устройства и выходу блока фиксации запросов, ин

формационный вход которого соединен с. информационным выходом блока маскировани  запросов, вход задани  интервала времени маскировани  которого соединен с выходом пол  задани  интервала времени регистра микрокоманд и входом задани  интервала времени таймера, вход признака режима работы которого соединен с третьим входом блока дешифраторов и первым управл ющим входом блока маскировани  запросов , второй управл ющий вход и вход настройки которого соединен соответственно с четвертым выходом блока де шифраторов и с выходом пол  настройки блока пам ти перекодировки, трети управл ющий вход блока маскировани  запросов соединен с выходом переполнени  счетчика длины вектора и дополнительным разр дом информационног входа регистра векторных признаков, вход записи которого соединен с выходом таймера, первый тактовый вход которого соединен с тактовым входом блока фиксации запросов и третьим входом блока синхронизации, четвертый , п тый и шестой выходы которого соединены соответственно с вторым тактовым входом таймера, тактовым входом блока маскировани  запросов и тактовым входом блока приоритета , выход признака отсутстви  запросов которого соединен с входом управлени  режимами блока синхронизации , управл ющий выход блока маскировани  запросов соединен со счетным входом счетчика длины вектора, установочный вход ко.торого  вл етс  входом задани  кода длины вектора устройства,

2. Устройство по п.1, отличающеес  тем, что блок маскировани  запросов содержит два триггера , одиннадцать элементов И, элемент ИЛИ и счетчик, выход переноса которого соединен с инверсным входом первого и первым входом второго элементов И, выход первого элемента И соединен со счетным входом счетчика, информационный вход которого  вл етс  входом задани  интервала времени блока, первые входы третьего и четвертого элементов И  вл ютс  соответственно первым и вторым разр дами входа настройки блока, третий разр д входа настройки которого подключен к первому входу п того и инверсному входу шестого элементов И, выходы ко

0

0

5

-

торых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с пр мым входом седьмого элемента И, инверсный вход которого соединен с инверсными входами восьмого и дев того элементов И и  вл етс  третьим управл ющим входом блока, тактовый вход которого подключен к первым пр мым входам первого, восьмого и дев того элементов И, второй пр мой вход первого элемента И соединен с вторым входом второго элемента И и  вл етс  первым раз-р дом второго управл ющего входа блока, второй разр д второго управл ющего входа которого подключен к пр мому входу шестого элемента И и второму пр мому входу дев того элемента И, выход которого соединен с вторым входом четвертого элемента И и первым входом дес того элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход установки в I которого соеди -

0

5

0

5

0

5

нен с выходом четвертого элемента И, третий разр д второго управл ющего входа блока подключен к второму входу п того элемента И и второму пр мому входу восьмого элемента И, выход которого соединен с вторым входом третьего элемента И и первым входом одиннадцатого элемента И, второй вход которого соединен с инверсным выходом второго триггера, вход установки в 1 которого соединен с выходом третьего элемента И, вход задани  режима записи-счета счетчика  вл етс  первым управл ющим входа блока, выходы второго, дес того и одиннадцатого элементов И образуют информационный выход блока, управл ющий выход которого подключен к выходу седьмого элемента И, входы установки в О первого и второго триггеров соединены между собой и подключены к входу начальной установки устройства.

3. Устройство по п.1, о т л и - чающеес  тем, что блок маскировани  запросов содержит три счетчика , дев ть элементов И и элемент ИЛИ, причем информационные входы с первого по третий счетчиков образуют вход задани  интервалов времени блока , счетные входы с первого по третий счетчиков соединены с выходами соответственно с первого по третий элементов И, первые инверсные входы которых соединены с инверсными входа15

ми с четвертого по шестой элементов И и подключены к третьему управл ющему входу блока, первый управл ющий вход которого образуют входы задани  режима записи-счета с первого по третий счетчиков, выход переноса первого счетчика соединен с вторым инверсным входом первого и первым пр мым входом четвертого элементов И, второй пр мой вход четвертог, первый пр мой п того и первый вход седьмого элементов И соединены между собой и подключены к тактовому входу блока, вход настройки которого подключен к первому входу восьмого и инверсному входу дев того элементов И, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с пр мым входом шестого элемента И, выход которого  вл етс  управл ющим выходом блока, информационный выход которого образует выходы четвертого, п того и седьмого элементов И, выход переноса второго счетчика соединен с вторым инверсным входом второго и вторым пр мым входом п того элементов И, выходы переноса третьего счетчика соединен с вторым инверсным входом третьего и вторым входом седьмого элементов И, первый разр д второго . управл ющего блока подключен к пр мому входу первого, третьему пр мому входу четвертого и второму входу вось

15

Iмого элементов И, второй разр д второго управл ющего входа блока подключен к пр мому входу второго,третьему пр мому входу п того и пр мому входу дев того элементов И, третий разр д второго управл ющего входа блока подключен к пр мому входу третьего и третьему входу седьмого элементов И.

4. Устройство ,отлича- ю щ е е с   тем, что дополнительно

-

10

15

20

«

539776 . 16

содержит блок элементов И, первый вход которого соединен с выходом регистра векторных признаков, второй вход и выход блока элементов И подключены соответственно к третьему выходу блока дешифраторов и к выходу векторных признаков устройства.

5. Устройство по п.1, о т л и - чающеес  тем, что дополнительно содержит блок обслуживани  обмена, содержащий семь элементов И, два элемента ИЛИ и триггер, причем дополнительные три разр да выхода пол  настройки блока пам ти перекодировки соединены с первыми входами соответственно первого, второго и третьего элементов И, выходы которых соединены соответственно с первым и третьим входами первого элемента ИЛИ, выход которого соединен с инверсным входом четвертого элемента И и информационным входом триггера, вход синхронизации которого соединен с пр мыми входами третьего и четвертого элементов И, первыми входами п того и шестого элементов И и подключены к входу признака данных устройства,выход триггера соединен с вторым входом п того элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента И и входом 35 синхронизации регистра готовности, второй информационный вход которого соединен с информационным выходом блока приоритета и с вторыми входами первого, второго, третьего и шестого элементов И и инверсным входом четвертого элемента И, выходы шестого и четвертого элементов И  вл ютс  соответственно первым и вторым выходами синхронизации запросов устройства .

25

30

45

25

28

Фиг-t

55г JSf

ФигА

ФигЛ

Цикл Фиг.8

128 т т

Фиг. 9