SU1352498A1 - Устройство дл обработки данных - Google Patents
Устройство дл обработки данных Download PDFInfo
- Publication number
- SU1352498A1 SU1352498A1 SU843791177A SU3791177A SU1352498A1 SU 1352498 A1 SU1352498 A1 SU 1352498A1 SU 843791177 A SU843791177 A SU 843791177A SU 3791177 A SU3791177 A SU 3791177A SU 1352498 A1 SU1352498 A1 SU 1352498A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- inputs
- command
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл использовани в системах цифровой обработки информации от различных источников в режиме реального времени . Цель изобретени - повышение производительности при обработке случайных потоков данных за счет сокращени объема вводимых в ЭВМ данных . .Устройство содержит четыре блока формировани адреса, четыре блока пам ти данных, блок синхронизации , блок управлени последовательностью микрокоманд, блок пам ти микропрограмм , два регистра операнда, арифметико-логический блок, блок умножени , два регистра результата, три мультиплексора, блок формировани команд, два блока сопр жени . Устройство позвол ет осуществить асинхронный прием данных от источников , обработку их и вьщачу в ЭВМ. 2 3.п. ф-лы, 11 ил. i (Л оо ел ю 4 СО 00
Description
Изобретение относитс к вычислительной технике и предназначено дл использовани в системах цифровой обработки информации от различных источников в режиме реального времени.
Целью изобретени вл етс повышение производительности при обработке случайных потоков данных за счет сокращени объема вводимых в ЭВМ данных, организации поточной обработки и согласовани разноскорост- ных магистралей.
На фиг.1 представлена структурна схема устройства; на фиг.2 - схема блока формировани команд; на фиг.З- второй блок сопр жени ; на фиг.4 - первый блок сопр жени ; на фиг.5 - блок синхронизации; на фиг.6 - блок пам ти данных; на фиг.7 - блок формировани адреса; на фиг.8 - блок управлени последовательностью микрокоманд; на фиг.9-11 - таблицы, по сн ющие работу блока управлени по- следовательностью- микрокоманд.
.Устройство дл обработки данных содержит (фиг.1) первый, второй,третий и четвертый блоки 1-4 формировани адреса, первый, второй, третий и четвертый блоки 5-8 пам ти данных, блок 9 синхронизации, блок 10 уп- равлени последовательностью микрокоманд , блок 1 Г пам ти микропрограмм
первый и второй регистры 12 и 13 one
ранда, арифметико-логический блок 14, блок 15 умножени , первый и второй регистры 16 и .17 результата,первый , второй и третий мультиплексоры 18-20, блок 21 формировани команд , первый и второй блоки 22 и 23 сопр жени . Кроме того, устройство имеет информационный вход-выход 24, информационный вход 25, адресный вход-выход 26, первьш и второй входы-выходы 27 и 28 операции ввода-вывода .
Блок 21 формировани команд (фиг.2 содержит п основных регистров 29.1
29.п команд, h дополнительных реги- gQ и второй элементы НЕ 120 и 121, счет- стров 30.1-ЗО.п команд, (п - 1) мультиплексоров 31.1-31.(п - 1) команд , элемент 32 сравнени ,.первый, второй, третий, четвертый, п тьй, шестой, седьмой, восьмой, дев тый, дес тый и одиннадцатый элементы И 33-43, элемент ИЛИ-НЕ 44, первый, второй, третий и четвертый элементы ИЛИ 45-48, первый и второй элементы
55
чик 122.управл ющей информации, дешифратор 123. Кроме того, блок 22 имеет входные линии разрешени обмена 124, синхронизации 125, записи 126, обращени 127, и выходные линии запроса обмена 128, записи 129 и обращени 130, первый, второй и третий управл ющие входы 131 - 133, первый, второй, третий, чет49 и 50 задержки, первую и вторую группы элементов И 51 и 52, дешифратор 53 длины массива команд, дешифратор 54 источника, входной мультиплексор 55, регистр 56 длины массива команд, триггер 57 и счетчик 58. Кроме того,.блок 21 имеет вход 59 сброса, вход 60 разрешени , вход 61 режима приема команд, вход 62 разрешени приема команд, вход 63 блокировки переключени , первый и второй входы 64 и 65 признаков переполнени , вход 66 блокировки приема команд , первый, второй, третий и четвертый синхровходы 67-70, первый и второй информационные выходы 71 и 72, первую, вторую и третью группы информационных выходов 73-75.
Второй блок 23 сопр жени (фиг.З) содержит первый, второй, третий и четвертый элементы И 76-79 первый и второй элементы ИЛИ 80 и 81, первый и второй элементы ИЛИ-НЕ 82 и 83, группу элементов И 84.1-84.га, триггер 85. Кроме того, данный блок имеет первый и второй входы 86 и 87 условий переключени , первый выход 88 признака переключени , первый и второй выходы 89 и 90 признаков режимов , первый и второй входы 91 и 92 запрета приема данных при переполнении , выход 93 запрета приема данных при записи, выход 94 признака
Первый блок 22 сопр жени (фиг.4) содержит регистр 95 длины массива данных, регистр 96 адреса, первый, второй, третий, четвертый .и п тый
элементы 97-101 задержки, триггер 102 режима, триггер 103 блокировки, триггер 104 разрешени приема команд, первую, вторую и третью группы элементов И 105-107, первый, второй,
третий, четвертый, п тый и шестой элементы И 108113, два элемента I-ITIM 114-115, первый и второй элементы 116 и 117 сравнени , счетчик 118 адреса, счетчик 119 массива, первый
gQ и второй элементы НЕ 120 и 121, счет-
55
чик 122.управл ющей информации, дешифратор 123. Кроме того, блок 22 имеет входные линии разрешени обмена 124, синхронизации 125, записи 126, обращени 127, и выходные линии запроса обмена 128, записи 129 и обращени 130, первый, второй и третий управл ющие входы 131 - 133, первый, второй, третий, чет
вертый, п тый, шестой, седьмой,восьмой и дев тый управл ющие выходы 134-142.
Блок 9 синхронизации (фиг.5) содержит первый и второй генераторы 14 и 144 импульсов, первый и второй триггеры 145 и 146, элемент НЕ 147, элемент И 148 и имеет выход 149 (п тый по пор дку).
Блок 5 (6-8) пам ти данных (фиг.6 содержит группу элементов И 150, запоминающий модуль 151 и имеет адресный вход 152, вход 153 записи, первый , второй и третий входы 154-156 разрешени обращени .
Блок 1 (2-4) формировани адреса (фиг.7) содержит первый, второй, третий и четвертый элементы И 157-160, первый и второй элементы ИЛИ 161 и 162, первый и второй элементы 163 и 164 задержки, реверсивный счетчик 165, триггер 166, счетчик 167 адреса и дешифратор 168.
Блок 10 управлени последовательностью микрокоманд (фиг.8) содержит первый,второй, третий, четвертый и п тый элементы И 169-173, триггеры 174-176, элемент ИЛИ 177, схему 178 определени следующего адреса, регистр 179 адреса и имеет вход 180 операции, вход-выход 181 признаков и адресный выход 182.
Устройство работает следующим образом .
В начале рабочего цикла осуществл ют прием управл ющей информации от ЭВМ в блоки 21 и 22 (фиг.1). Это осуществл етс следующим образом.Дл записи каждого слова массива управл ющей информации ЭВМ обращаетс по адресу, присвоенному устройству и хран щемус в блоке 22. Дл этого ЭВ устанавливает код адреса на адресной магистрали, котора вл етс адресны входом-выходом 26 устройства. При совпадении кодов адреса, сформированного ЭВМ и хран щегос в устройстве работа блоков 1-4, 21 и 23 блокируетс , а блок 22 подготавливаетс к приему управл ющей информации. При этом на выходы признака блокировки приема команд и разрешени приема кманд поступают сигналы, которые передаютс на вход 66 блокировки приема команд и вход 62 разрешени приема команд блока 21 (фиг.2). Сигнал входа 66 блокировки приема команд, поступа на четвертьй вход элемента
10
15
20
24984
44, приводит к сн тию, сигнала на выходе элемента И 36, которьм, в свою очередь, блокирует работу схемы управлени продвижением команд, включающую элементы И 37-40. Кроме того , сн тие сигнала на выходе элемента И 36 приводит к блокировке прохождени сигнала через элемент И 43 на второй информационньй выход 72 блока 21. Отсутствие сигнала на выходе 72 запрещает работу блоков 9 и 10 (фиг.1). Сигнал с входа 62 разрешени приема команд блока 21 (фиг.2) подготавливает к работе схему управлени продвижением команд, включающую элементы И 34 и 35.
Первым и вторым словом массива команд вл ютс указатель длины массива данных, вьздаваемого в ЭВМ, и адрес начала размещени данных в пам ти ЭВМ. Эти слова принимаютс и хран тс в блоке 22.
5
0
5
5
0
0
5
Пр И приходе третьего слова массива управл ющей информации в блоке 22 на выходе признака записи длины массива команд по вл етс сигнал, который поступает на вход 60 разрешени записи блока 21 (фиг.2). С этого входа сигнал поступает через элемент ИЛИ 47 на вход установки в нулевое состо ние счетчика 58, подготавлива блок 21 к приему массива команд. Одновременно с этим третье слово массива управл ющей информации , состо щее из указател длины массива команд и указател источника данных, принимаетс в регистр 56 длины масссива команд. С выхода регистра 56 указатель длины массива команд поступает через дешифратор 53 на управл ющие входы мультиплексоров 31.1-31.(п-1). При этом только на управл ющий вход одного из мультиплексоров подаетс единичный сигнал, соответствующий приему команд через второй информационный вход, а на управл ющие входы остальных мультиплексоров поступает нулевой сигнал, соответствующий приему команд через первый информационый вход. Таким образом, создаютс услови дл циклического перемещени команд в таком количестве регистров 29 и 30, какое показывает прин тый указатель длины массива команд. Код указател источника с выходов регистра 56 поступает через дешифратор 54 источника на третью группу информационных выходов 75 блока 21. При приеме четвертого слова массива управл ющей информации, которым вл етс первое слово массива команд , на выходе признака записи массива команд блока 22 (фиг.1) по вл етс сигнал, поступающий на вход запрета приема данных при записи команд второго блока 23 сопр жени , вход режима приема команд блока 21 формировани команд, входы начальной установки блоков 1-4 формировани адреса . Сигнал с входа 61 запрета при- 15 регистр 56 запрещен, а счетчик 58
ема данных при записи команд блока . 23 (фиг.З) поступает на третий вход элемента ИЛИ-НЕ 83. В результате на выходе этого элемента снимаетс сигнал , что блокирует работу схемы управлени приемом данных от источников , включающую группу элементов И 84 и элемент ИЛИ-НЕ 82.
Сигнал, поступающий на входы начальной установки блоков 1-4 формировани адреса (фиг.1), приводит к установке в этих блоках начальных адресов приема данных и начальной установке схем подсчета прин тых выданных массивов данных. Таким образом , блоки 1-4 и 23 устанавливаютс в исходное состо ние только при наличии массива команд в принимаемых от ЭВМ массивов управл ющей ин- формации. Сигнал, поступающий на вход 61 режима приема команд блока 1 (фиг.2) подаетс на управл ющий вход мультиплексора 55, разреша про- хохздение слов массива команд с ин- фop faциoннoгo входа 24 через второй информационный вход мультиплексора 55 на вторые информационные входы мультиплексоров 31.1-31. (п-1) и на вторые входы группы элементов И 51 .При этом т-олько на одном из мультиплексоров 31.К разрешено прохождение команд с второго информационного входа на информационньй вход дополнительного регистра 30 команд, где К - длина принимаемого массива в словах.
Одновременно сигнал с входа режима приема команд поступает на первые входы элементов И 34 и 35, которые уже подготовлены к работе. При этом на информационных лини х входа 24 уже есть код первого слова ко- манды, есть и сигнал на входе 62 разрешени приема команд. Поэтому сигнал с выхода элемента И 35, пройд через
элемент ИЛИ 45, поступает на входы управлени записью дополнительных регистров 30.1-30.п команд. В эти регистры и принимаетс информаци с выходов соответствующих мультиплексоров 31. Таким образом, первое слово массива команд оказываетс прин тым в дополнительный регистр 30.К команд. Следует отметить, что к моменту по влени первого слова массива команд на входе 24, сигнал с входа 60 управлени записью снимаетс и поэтому прием информации на
5
0
подготовлен к подсчету числа прин тых команд. После того, как с входа 24 сн т код первого командного слова , снимаетс и сигнал с входа 62 разрешени приема команд. В результате снимаетс сигнал с выхода элемента И 35 и по вл етс сигнал на выходе элемента И 34, который пройд через элемент ИЛИ 46 поступает на вход управлени записью основных регистров 29.1-29.п команд, разреша прием первой прин той ко- |манды из регистра 30.К в регистр 29.К, и поступает на счетный вход счетчика 58, увеличива его содержимое на единицу.
При по влении на входе 24 кода второй команды вновь по вл етс сигнал на входе 62 разрешени приема команд, который проход через элемент И 35 и элемент ИЛИ 45, разрешает прием кода второй команды, . проход щего через мультиплексор 55, мультиплексор 31.К, в дополнительный регистр 30.К команд. Одновременно код первой команды из основного регистра 29.(К-1) команд через мультиплексор 31.(К-1), где К 1, переписываетс в регистр 30.(К-1). 5 После того как снимаетс код второй команды на лини х информационного входа 24, снимаетс и сигнал на входе 62 разрешени приема команд , в результате чего на выходе элемента И 34 вновь по вл етс сигнал , проход щий через элемент ИЛИ 46 и разрешающий перепись команд с регистров 30 в соответств}Т(щие регистры 29, а также увеличивающий со5
0
0
5
сто ние счетчика 58 на единицу. I Если массив команд содержит более двух слов, то остальные прини- 1маютс аналогично описанному приему и продвижению в регистрах 29 и 30,
После окончани приема последнего , слова массива команд перва команда оказываетс записанной в первом основном регистре, втора - во втором и т.д.до К-го.
В счетчике 58 оказываетс записанным число К которое сравнива сь с числом К, записанным в указателе длины массива команд на элементе 32, обеспечивает по вление сигнала на первом входе элемента И 33, который уже подготовлен к срабатыванию сигналом на входе режима приема команды, поступающим на второй вход элемента И 33. Сигнал с выхода элемента И 33, проход через элемент 49 за-, держки и элемент ИЛИ 47, устанавливает в нулевое состо ние счетчик 58, Одновременно с этим сигнал с выхода элемента 32 поступает на первый информационный выход 71, откуда подаетс на входы разрешени переключени первого и второго блоков 22 и 23 сопр жени , входы разрешени вычитани адреса массива блоков 1 и 2 формировани адреса и входы разрешени приращени адреса массива блоков 3 и 4формировани адреса (фиг.1). В результате этого в блоке 22 снимаютс сигналы на выходах признака блокировки приема команд и признака приема массива команд. Сн тие сигнала с выхода признака приема массива команд разблокирует работу блоков 1-4, 21 и 23. При этом в блоке 23 (фиг.З) снимаетс сигнал с входа запрета приема данных при приеме команд, по вл етс сигнал на выходе
10
15
го элемента сигнал не по вл етс по следующим причинам, так как в блоках 1 и 2 (фиг.1) отсутствуют массивы данных, на их вторых выходах устанавливаютс сигналы, поступающие на входы 86 и 87 услови переключени блока 23 (фиг.З). Наличие сигналов на этих входах подготавливает к срабатыванию элементы И 76 и 77. На выходе одного из этих элементов об зательно формируетс сигнал, так как триггер 85 может находитьс толь ко в одном из двух состо ний. В результате на выходе элемента ИЛИ 80 посто нно присутствует сигнал, поступающий на вход 63 второго признака переключени блока 23. Этот сигнал, поступа через вход 63 блоки ровки переключени блока 21 (фиг.2) на первый вход элемента ИЛИ-НЕ 44, преп тствует по влению на его выходе сигнала, разрешающего работу схемы управлени продвижением команд, 25 включающей элементы И 37-40.
Прием массивов данных от источников осуществл етс под управлением блоков 1, 2 и 23 в один из блоков 5 или 6 (фиг.1). Это осуществл етс следующим образом. Источник, подготовивший данные к выдаче, выставл ет сигнал на соответствующей линии входа-выхода 28 операции ввода вывода устройства. Этот сигнал поступает через одну из входных линий входа-выхода блока 23 (фиг.З) на третий вход одного из элементов группы И 84. Если на первый вход этого же элемента поступает сигнал
20
30
35
элемента ИЛИ-НЕ 83, разрешающий рабо- до ° одной из линий входа 75 указатет .у схемы управлени приемом данных от источников, включающую группу элементов И 84.1-84.т и элемент ИЛИ-НЕ 82. В блоке 21 (фиг.2) снимаетс сигнал с входа 61 режима приема команд. В результате этого разрешаетс прохождение команд через первый информационный вход мультиплексора 55 и блокируетс работа схем, включающих элементы И 33-35.
Сн тие сигнала с выхода признака блокировки приема команд блока 22 (фиг.1) приводит к сн тию сигнала на входе 66 блокировки приема команд блока 21 (фиг.2). В результате снимаетс сигнал с входа 66 блокировки приема команд блока 21 (фиг.2) и снимаетс сигнал с четвертого входа элемента ИЛИ-НЕ 44. Но на выходе это
5
го элемента сигнал не по вл етс по следующим причинам, так как в блоках 1 и 2 (фиг.1) отсутствуют массивы данных, на их вторых выходах устанавливаютс сигналы, поступающие на входы 86 и 87 услови переключени блока 23 (фиг.З). Наличие сигналов на этих входах подготавливает к срабатыванию элементы И 76 и 77. На выходе одного из этих элементов об зательно формируетс сигнал, так как триггер 85 может находитьс только в одном из двух состо ний. В результате на выходе элемента ИЛИ 80 посто нно присутствует сигнал, поступающий на вход 63 второго признака переключени блока 23. Этот сигнал, поступа через вход 63 блокировки переключени блока 21 (фиг.2) на первый вход элемента ИЛИ-НЕ 44, преп тствует по влению на его выходе сигнала, разрешающего работу схемы управлени продвижением команд, 5 включающей элементы И 37-40.
Прием массивов данных от источников осуществл етс под управлением блоков 1, 2 и 23 в один из блоков 5 или 6 (фиг.1). Это осуществл етс следующим образом. Источник, подготовивший данные к выдаче, выставл ет сигнал на соответствующей линии входа-выхода 28 операции ввода- вывода устройства. Этот сигнал поступает через одну из входных линий входа-выхода блока 23 (фиг.З) на третий вход одного из элементов группы И 84. Если на первый вход этого же элемента поступает сигнал
0
0
5
л источника, то на его выходе по вл етс сигнал, поступающий на один из входов элемента ИЛИ-НЕ 82 и на соответствующую источнику данных с выходную линию входа-выхода 28 блока 23 и далее - к источнику через линий второго входа-выхода операции ввода-вывода устройства. Этот сигнал вл етс разрешающим дл вьща- чи массива данных.
Данные от источника поступают пословно через информационный вход 25 устройства (фиг.О на информационные входы блоков 5 и 6. При этом каждое слово сопровождаетс синхронизирующим сигналом, поступающим по (т 1)-й линии входа-выхода 28 операции ввода-вывода устройства. Этот сигнал, ; приход на вход (т +
О
5
+ 1)-й линии входа-выхода блока 23 (фиг.З), поступает на выход 94 признака сопровождени блока.
Наличие сигнала на одном из входов злемента ИЛИ-НЕ 82 приводит к сн тию сигнала на его выходе.При это закрываютс по третьему входу зле- менты И 78 и 79 и триггер 85 устанавливаетс в одно из состо ний,например единичное. Тогда режим при-, ема данных устанавливаетс , дл блока 1 (фиг.1). Сигнал об установке этого режима поступает с выхода первого признака режима блока 23 на вход управлени приемом блока 2 формировани адреса. Блок 2 под управлением сигналов, приход щих на вход признака адреса записи, формирует последовательность адресов и последо- вательность сигналов управлени записью, вьщаваемых в блок 6. В результате во второй блок пам ти данны принимаетс массив данных от источника . При этом на втором выходе блока 2 снимаетс сигнал. По окончании приема массива данных источник снимает запрос и на выходе элемента Ш1И-НБ-82 блока 23 (фиг.З) по вл етс сигнал. Таким обрзаом, создаютс услови дл переключени триггера 85. После его переключени дл блока 2 (Фиг.1) устанавливаетс режим вьщачи данных, а дл блока 1 - режим приема данных и следующий массив данных от источника будет приниматьс в бл ок 1. После переключени режимов в блоке 23 снимаетс сигнал с выхода элемента ИЛИ 80 и следовательно снимаетс сигнал с выхода 63 вто- рого признака переключени блока 23 (фиг.З). Б результате снимаетс сигнал с входа блокировки переключени блока 21 (фиг.2), что приводит
к. по влению сигнала на выходе элемен- 45 дусматриваетс использование конта ИЛИ-НЕ 44. Поэтому при очередном совпадении синхросигналов, поступающих с первого и третьего синхровхо- дов, на выходе элемента И 41 по вл етс сигнал, открывающий через элемент ИЛИ 48 элемент И 36. Сигнал с выхода этого элемента, поступа на первые входы элементов И 37-40, разрешает работу данной схемы управле-- ни продвижением команд в регистрах. При этом открываетс элемент И 43, сигнал с выхода .которого поступает через второй информационный выход 72 блока 21 в блоки 9 и 10 (фиг.1).
50
станты, то последн записываетс в массиве команд непосредственно з той командой, в которой она исполь зуетс . Дл таких длинных команд после вьтолнени необходимо сделат два сдвига массива команд, чтобы следующа за данной команда оказалась в первом основном регистре 29 команд, откуда она выдаетс на ис- 5g полнение. Если команда не предусма ривает использование константы, то за это же врем необходимо выполни один сдвиг массива команд. Поэтому используютс синхросигналы двух ча
0
5
0 0
При этом в блоке 9 запускаетс схема синхронизации выполнени .микропрограммы , в блоке 10 разрешаетс прием кода команды, поступающего с второй группы информационных выходов 74 блока 21 (фиг.2). Прин тый в блок 10 (фиг.1) код команды преобразуетс в адрес первой микрокоманды микропрограммы выполнени соответствующей операции и этот адрес поступает в блок 11, где осуществл етс выборка первой микрокоманды . В поле микрокоманды выделены разр ды дл управлени работой блоков 1-4, 9, 10, 12-20. При этом в блоках 1 и 2 эти разр ды управл ют формированием адресов и управл ющих сигналов при выдаче данных на обра- работку. В рассматриваемом примере режим выдачи данных установлен дл блоков 2 и 6. При этом данные пословно поступают с информационного выхода блока 6 через один из мульти- 5 плексоров 18 или 19 в один из регистров 12 и 13 операндов и далее или в блок 14, или в блок 15. Вторым операндом в операции, выполн емой этими блоками, может вл тьс следующее слово массива данных, хран щегос в блоке 6, результат выполнени одной из предыдущих операций, хран щийс в регистре 17, результат выполнени предыдущей операции, хран щийс в первом регистре результата, а также данные, хран щиес в массиве команд и поступающие с первой группы информационных выходов 73 блока 21 (фиг.2).
Подготовка команд к выполнению при обработке всего прин того массива данных осуществл етс следующим образом. Цикл выполнени команды фиксированный. Если в команде пре0
5
0
станты, то последн записываетс в массиве команд непосредственно за той командой, в которой она используетс . Дл таких длинных команд после вьтолнени необходимо сделать два сдвига массива команд, чтобы следующа за данной команда оказалась в первом основном регистре 29.1 команд, откуда она выдаетс на ис- g полнение. Если команда не предусматривает использование константы, то за это же врем необходимо выполнить один сдвиг массива команд. Поэтому используютс синхросигналы двух частот дл управлени циклическим продвижением команд. Пр мые и инверсные последовательности синхросигналов, управл ющие продвижением команд на одну позицию, поступают соответственно на первый и второй синхровхо- ды 67 и 68, откуда подаютс через элементы И 39 и 40, элементы ИЛИ 45 и 46 на входы управлени записью регистров 29 и 30 команд. Пр мые и инверсные последовательности син- хр.осигналов, управл ющие продвижением команд на две позиции, поступают соответственно на третий и . четвертый синхровходы 69 и 70, отт- куда поступают дл управлени сдвигом через элементы И 37 и 38. При этом выбором синхросигналов требуемой частоты управл ет разр д кода команды, поступающий через элемент И 42. на вход установки в единичное состо ние триггера 57. Сигнал с единичного выхода этого триггера разрешает продвижение команд на две позиции, а с нулевого - на одну позицию. Это осуществл етс подачей на третьи входы соответствующей пары элементов И 37, 38 или 39, 40. Кроме того, сигнал с выхода элемента 42 используетс как разрешающий дл выдачи на первую группу информационных выходов через группу элементов И 52 кода константы с выхода регистра 29.2 команд. Продвижение команд по регистрам 29 и 30 циклическое . Например, после окончани выполнени первой команды на ее место в регистр 29.1 записываетс следующа команда,а перва команда переписываетс в К-й регистр 29.К команд (или 29.(К-1), если команда длинна ), через мультиплексор 55, мультиплексор 31.iC, регистр 30.К команд . После окончани обработки всего массива данных, записанного в блок 6 пам ти данных (фиг.1), перва команда оказываетс вновь в регистре 29.1 блока 21 (фиг.2). При этом на первом информационном выхо- де 71 по вл етс сигнал об окончании очередного цикла выполнени команд , формируемый на выходе элемента 32. Поскольку блок 2 (фиг.1) фиксирует освобождение блока 6 пам ти данных, то вновь создаютс услови дл переключени режимов блоков 1 и 2 в блоке 23. При этом продвижение команд в блоке 21 приостанавливаетс до по влени в блоке 1 или 2 режима выдачи прин того массива данных.
Обработанные данные по мере необходимости под управлением соответствующего разр да микрокоманды, поступающего с второго выхода блока 11 на входы признака адреса записи
блоков 3 и 4, записываютс в один из блоков 7 или 8 пам ти данных, а именно в тот из них, на вход управлени приемом которого вьщан сигнал из блока 22. Прием данных осу- ществл етс в блоки 7 или 8 с выхода регистра 16 через информационный вход. По окончании цикла выполнени команд в блоке 22 создаютс услови дл переключени режимов работы бло-
ков 3 и 4 и соответствук цих им блоков 7 и 8. В результате тот блок 7 или 8, в котором хранитс массив об-- работанных данных, оказываетс в режиме выдачи данных. Управл ет выдачей данных блок 22 через блок 3 или 4 формировани адреса. При этом данные пословно считываютс по последовательным адресам в блоке 7 или 8 и Поступают через информационный
выход на информационный вход блока 22, в котором хранитс адрес пам ти ЭВМ дл записи очередного слова выдаваемого массива обработанных данных. Этот адрес выставл етс на
адресный вход-выход 26 устройства. На лини х входа-выхода 27 операции ввода-вывода устройства выставл ютс сформированные в блоке 22 необходимые дл обращени управл ющие сигналы . На линии информационного вхо-. да-выхода 24 устройства выставл етс записьшаемоё в пам ть ЭВМ слово выдаваемого массива данных.
При переполнении одного из блоков 5-8 пам ти данных соответствующий блок 1-4 формировани адреса формирует сигнал о переполнении, поступающий на первые входы данных блоков . Если переполнение произопшо в
одном из блоков 5 и 6 пам ти, то запрещаетс прием данных от источников . При этом на один из входов 91 и 92 запрета приема данных при пере;полнении блока 23 (фиг.З)
приходит сигнал, которьй, поступа на первый или второй входы элемента ИЛИ-НЕ 83, приводит к сн тию сигнала на его выходе и запрету выдачи сигнала разрешени вьщачи данных к
источникам через группу элементов И 84, Если переполнение произошло в одном из блоков 7 или 8 пам ти дан ных, то блокируетс выполнение команд . При этом на один из входов 64 или 65 признака переполнени блока 21 (фиг.2) приходит сигнал, который поступает на второй или третий входы элемента ИЛИ-НЕ 44 и приводит к сн тию сигнала с его вы хода. Поэтому снимаетс сигнал на выходе элемента И 36, что блокирует работу схемы управлени продвижением команд, включающей элементы И 37-40. После освобождени непереполненного смежного блока пам ти данных осуществл етс переключение режимов работы этих блоков и переполненный блок начинает работать на выдачу данных. Работа всех приостановленных блоков возобновл етс .
Таким образом, предлагаемое устройство осуществл ет асинхронно прием данных от источников, обработку их и выдачу в ЭВМ. Синхронизаци этих процессов производитс только в моменты переключени режимов приема и выдачи блоков 5-8 пам ти данных и Соответствующих им блоков 1-4 формировани адреса.
Claims (3)
1. Устройство дл обработки.данных , содержащее четьфе блока формировани адреса, четыре блока пам ти данных, первый блок сопр жени , блок управлени последовательностью микрокоманд, блок пам ти микропрограмм , два регистра операнда, арифметико-логический блок, блок: зт 1ноже- н и первьй регистр результата, причем адресные выходы блоков формировани адреса с первого по четвертый соединены с адресными входами блоков пам ти данных соответственно с первого по четвертый, адресньй вход блока пам ти микропрограмм подключен к адресному выходу блока управлени последовательностью микрокоманд, выходы первого и второго регистров операнда соединены соответственно с первьм и вторым информационньми вхо- дами арифметико-логического блока, отличающеес тем,что, с целью повышени производительности при обработке случайного потока данных , оно содержит второй блок со0
5
0
5
0
5
0
5
0
5
пр жени , три мультиплексора, второй регистр результата, блок синхронизации и блок формировани команд, перва , втора и треть группы информационных выходов которого подключены соответственно к первым информационным входам первого и второго мультиплексоров, входу кода команды блока управлени последовательностью микрокоманд , и входу указател источника второго блока сопр жени ,первьй информационньй выход блока формировани команд соединен с входами разрешени переключени первого и второго блоков сопр жени , входами разрешени вычитани адреса массива первого и второго блоков формировани адреса и входами разрешени приращени адреса массива третьего и четвертого блоков формировани адреса , второй информационньй выход блока формировани команд подключен к входу запуска блока синхронизации и входу логического услови блока управлени последовательностью микрокоманд , выход маски, вход признака команды и вход следующего адреса которого соединены соответственно с входом маски и выходом признака результата арифметико-логического блока и первой группой выходов блока пам ти микропрограмм, втора , треть и четверта группы выходов блока пам ти микропрограмм подключены соответственно к управл ющим входам первого и второго мультиплексоров и входу операции арифметико-логического блока, первьй и второй управл ющие выходы блока пам ти микропрограмм соединены соответственно с входами признака адреса чтени первого и второго блоков формировани адреса и входами признака адреса записи третьего и четвертого блоков формировани адреса, третий и четвертьй управл ющие выходы блока пам ти микропрограмм подключены к синхровхо- дам соответственно первого и второго регистров операнда, п тьй, шестой, седьмой и восьмой управл ющие выходы блока.пам ти микропрограмм соединены соответственно с управл ющим входом третьего мультиплексора, синхровходами первого и второго регистров результата и входом останова блока синхронизации, выходы с первого по п тьй которого подключены
соответственно к первому, второму, третьему и четвертому синхровходам блока формировани команд и синхро- входу блока управлени последовательностью микрокоманд, информационный вход блока формировани команд через шину внешних данных соединен с информационным входом-выходом первого блока сопр жени , который вл етс информационным входом-выходом устройства , выход признака конца вьщачи массива данных первого блока сопр жени подключен к входам разрешени вычитани а дреса массива третьего и четвертого блоков формировани адреса , выход признака переключени первого блока сопр жени соединен с входами сброса адреса третьего и четвертого блоков формировани адреса , выход первого признака режима первого блока сопр жени подключен к входу управлени приемом третьего блока формировани адреса и входу управлени вьщачей четвертого блока формировани адреса, выход второго признака режима первого блока сопр жени соединен с входом управлени выдачей третьего блока формировани адреса и входом управлени приемом четвертого блока формировани адреса, выход признака синхронизации первого блока сопр жени подключен к синхровходам третьего и четвертого блоков формировани адреса , выход признака записи массива команд первого блока сопр жени соединен с входом запрета приема данных при записи команд второго блока сопр жени , входом режима приема команд блока формировани команд и входами начальной установки блоков формировани адреса с первого по четвертый, выход признака приема команд, выход признака записи длины массива команд и выход признака блокировки приема команд первого блока сопр жени подключены соответственно к входу разрешени приема команд входу разрешени записи и входу блокировки приема команд блока формировани команд, первые выходы третьего и четвертого блоков формировани адреса соединены соответственно с первым и вторым входами признака переполнени блока формиров 1ни команд , вторые выходы третьего и четвертого блоков формировани адреса подключены соответственно к первому
5
0
5
0
5
0
5
0
5
входу услови переключени и второму входу услови переключени первого блока сопр жени , выход признака сопровождени второго блока сопр жени соединен с входами признака адреса записи первого и второго блоков формировани адреса, выход признака конца приема массива данных второго блока сопр жени подключен к входам разрешени приращени адреса массива первого, и второго блоков формировани адреса, выход первого признака переключени второго блока сопр же- . ни соединен с входами сброса адреса первого.и второго блоков формировани адреса и входом сброса блока формировани команд, выход первого признака режима второго блока сопр жени подключен к входу управлени вьщачей первого блока формировани адреса и входу управлени приемом второго блока формировани адреса, выход второго признака режима второго блока сопр жени соединен с входом управлени приемом первого блока формировани адреса и входом управлени выдачей второго блока формировани адреса, выход второго признака переключени второго блока сопр жени подключен к входу блокировки переключени блока формировани команд, первые выходы первого и второго блоков формировани адреса соединены соответственно с первым и вторым входами запрета приема данных при переполнении второго блока сопр жени , вторые входа 1 первого и второго блоков формировани адреса подключены соответственно к первому входу услови переключени и второму входу услови переключени второго блока сопр жени , третьи, четвертые, п тые и шестые выходы блоков форми- .ровани адреса с первого по четвертый соединены соответственно с входами записи, первыми, вторь5ми и третьими входами разрешени обращени блоков пам ти данных с первого по четвертый, информационные входы и информационные выходы первого и второго блоков пам ти данных подключены соответственно к информационному входу устройства и вторым информационным входам первого и второго мультиплексоров , информационные входы третьего и четвертого блоков пам ти данных соединены с третьими информационными входами первого и втр-
171352498
ексоров, выходом первоезультата и информационвторого регистра реормационные выходы четвертого блоков паподключены к инвходу первого блока правл ющий вход-выход етс первым входом-выи ввода-вывода устройный вход-выход первого ни вл етс адресным м устройства, выход вторезультата соединен информационными входавторого мультиплексоторых подключены к инвходам соответственно рого регистров опе10
15
20
по вт то ве со пе ми вы во вы вх во И ме к И вх ме за И вт и ка И эл вх эл до вы вы вх эл че ка И эл ше вх пе 45 вт ра пл пр п до пе а ки го ро а ед чи ро
ранда, а также первому и второму входам блока умножени , выход которого соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого подключен к информационному выходу арифметико-логического блока, выход третьего мультиплексора соединен с информационным входом первого регистра результата, а вход-выход второго блока сопр жени вл етс вторым входом-выходом операций ввода-вывода устройства.
2. Устройство по П.1, отличающеес тем, что блок формировани команд содержит п основных регистров команд (п - максимальна длина массива команд), п дополнительных регистров команд, (п-1)-й мультиплексор команд, элемент сравнени , одиннадцать элементов И, элемент ИЛИ-НЕ, четыре элемента ИЛИ, двд элемента задержки, две группы элементов И, дешифратор длины массива команд, дешифратор источника, входной мультиплексор, регистр длины массива команд, триггер, счетчик , счетный вход которого подключен к входам управлени записью п основных регистров команд и выходу второго элемента ИЛИ, первый, второй и третий входы которого подключены соответственно к выходам третьего, шестого и восьмого элементов И, входы управлени записью п дополнительных регистров команд подключены к выходу первого элемента ИЛИ, пер- . вый, второй и третий входы которого
5
0
5
0
подключены соответственно к выходам второго, п того и седьмого элементов И, первый, второй, третий и четвертый входы элемента И-НЕ вл ютс соответственно входом блокировки переключени , первым и вторым входами признака переполнени и входом блокировки приема команд блока, .а выход элемента И-НЕ подключен к пер- вому входу четвертого элемента И, выход которого подключен к первым входам п того, шестого, седьмого, восьмого и одиннадцатого элементов И и второму входу четвертого элемента ИЛИ, выход которого подключен к второму входу четвертого элемента И, а первый вход подключен к вторым входам дес того и одиннадцатого элементов И, входу второго элемента задержки и выходу дев того элемента И, первый вход которого соединен с вторым входом восьмого элемента И и вл етс первым синхровходом блока , а второй вход дев того элемента И соединен с вторым входом шестого элемента И и вл етс третьим синхровходом блока, третий вход седьмого элемента И соединен с третьим входом восьмого элемента И и нулевым : выходом Триггера, вход установки в О которого соединен с выходом второго элемента задержки, а единичный выход триггера соединен с третьими входами шестого и п того элементов И, вторые входы п того и седьмого элементов И вл ютс соответственно четвертым и вторым синхровходами блока , второй вход второго элемента И соединен с вторым входом третьего элемента И и вл етс входом разрешени приема команд блока, а первый вход второго элемента И соединен с- первым входом третьего элемента И, 5 вторым входом первого элемента И,управл ющим уходом входного мультиплексора и вл етс входом режима приема команд блока, первый вход первого элемента И соединен с выхо- дом элемента сравнени и вл етс первым информационным выходом блока, а выход через первьй элемент задержки соединен с первым входом третьего элемента ИЛИ, второй вход которого вл етс входом сброса блока, а выход третьего элемента ИЛИ соединен с входом установки в О счетчика , выход которого подключен к второму входу элемента сравнени ,пер5
0
0
5
вьй вход которого соединен с входами дешифратора длины массива команд, дешифратора источника и с выходом регистра длины массива команд, вход управлени записью которого соединен с третьим входом третьего элемента ИЛИ и вл етс входом разрешени записи бпока, а информационный вход
соединен с вторым информационным вхо- ю выходом первого признака режима
дом входного мультиплексора и вл етс информационным входом блока, выход дешифратора длины массива команд соединен с первыми входами элементов И первой группы и (п-1)-го мультиплексора команд, группа выходов дешифратора источника вл етс третьей группой информационных выходов блока, выход дес того элемента И соединен с входом установки в 1 триггера и первыми входами элементов И второй группы, выходы которых вл ютс первой группой информационных выходов блока, инфор- мационньй вход каждого i-ro дополнительного регистра команд, кроме п-го (1 i п) подключен к выходу i-ro мультиплексора, информационный вход каждого i-ro основного регистра команд подключен к выходу i-ro дополнительного регистра команд,вторые информационные входы мультиплексоров команд соединены с выходом входного мультиплексора и вторыми входами элементов И первой группы, выходы которых подключены к информационному входу п-го дополнительного регистра команд, выход i-го основного регистра команд, кроме певого и второго, подключен к первому информационному входу (п+1)-го мультиплексора, выход второго основного регистра команд подключен к первому информационному входу первого мультиплексора и вторым входам элементов И второй группы, выход первого основного регистра команд подключен к первому информационному входу входного мультиплексора, первому входу дес того элемента И и вл етс второй группой информационны выходов блока, выход одиннадцатого элемента И вл етс вторым информационным выходом блока.
3. Устройство по п.1, о т л и- чающеес тем, что второй блок сопр жени содержит четыре элемента И,два элемента ИЛИ, два элемента ИЛИ-НЕ, группу из m элементов И (т - число источников данных), триггер, единичный выход которого подключен к первому входу первого элемента И н вл етс выходом второго признака режима блока, нулевой выход триггера соединен с вторым входом второго элемента И и вл етблока ,а вход триггера соединен с выходом второго элемента Ш1И,кото-- рый вл етс выходом первого признака переключени блока, второй вход
первого элемента И вл етс первым входом услови переключени команд блока, а выход первого элемента И соединен с первым входом первого элемента ИЛИ и вторым входом третьего элемента И, первый вход которого подключен к первому входу четвертого элемента И и вл етс входом разрешени переключени блока, а третий вход первого элемента И подключен
к третьему входу четвертого элемента И, выходу первого элемента ИЛИ-НЕ и вл етс выходом запрета приема данных при записи блока, первьй вход второго элемента И вл етс
вторым входом услови переключени блока, а выход второго элемента И соединен с вторым входом четвертого элемента И и вторым входом первого элемента ИЛИ, выход которого вл етс выходом второго признака переключени блока, первый и второй входы второго элемента ИЛИ подключены соответственно к выходам третьего и четвертого элементов И, первый,
второй и третий входы второго элемента ИЛИ-НЕ вл ютс соответственно первым и вторым входами запрета приема данных при переполнении и вxoдo 4 запрета приема данных при записи, а
выход второго элемента ИЛИ-НЕ соединен с вторыми входами m элементов И группы, первые входы которых под- ключены к соответствующим лини м входа указател источника блока, третьи входы элементов И группы соеди- нены с m входными лини ми входа-выхода блока, а выходы элементов И группы подключены к соответствующим входам первого элемента ИЛИ-НЕ и в-
л ютс соответственно m выходными лини ми входа-выхода блока, (m+1)-rt входна лини которого вл етс выходом признака сопровождени блока.
Фиг. Z
1352498
Joo 7/
(рие.З
nr
/
Г32
Г36
o77
o/Л ГЛ
lyl I g l
Я
fe
/WjLf M
ns
П
/«
П6
-ow
Г
tis
177
9
o
r
-СЦ
idfl
D
M/«0i
I lоC l
I s
Ifttff.e
180
//r w
Г
т
w
M
L:
т
Put-8
m
Редактор Ю.Середа
Составитель Г.Виталиев
Техред М.Ходанич Корректор Л.Патай
Заказ 5567/49 Тираж 671Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5
Производственно-полиграфическое предпри тие, г.Ужгород,, ул.Проектна ,4
фиг. 9
Фиг 10
фиг.1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791177A SU1352498A1 (ru) | 1984-09-15 | 1984-09-15 | Устройство дл обработки данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791177A SU1352498A1 (ru) | 1984-09-15 | 1984-09-15 | Устройство дл обработки данных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1352498A1 true SU1352498A1 (ru) | 1987-11-15 |
Family
ID=21138691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843791177A SU1352498A1 (ru) | 1984-09-15 | 1984-09-15 | Устройство дл обработки данных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1352498A1 (ru) |
-
1984
- 1984-09-15 SU SU843791177A patent/SU1352498A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 574720, кл. G 06 F 15/00, 1977. Авторское свидетельство СССР № 739540, кл. G 06 F 15/00, 1980. Schlob Jurgen, Miiller Herbert. Schneller vectorprozessor zum Ans- chlub an 16-bit - microcomputer. Elektronik, 1982, v.31, № 21, S. 100-104. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1352498A1 (ru) | Устройство дл обработки данных | |
SU943736A1 (ru) | Микропрограммна система обработки данных | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU1213494A1 (ru) | Устройство дл приема кодовой информации | |
SU1539776A1 (ru) | Устройство микропрограммного управлени | |
SU970368A1 (ru) | Устройство управлени | |
SU1315939A1 (ru) | Многокоординатный цифровой интерпол тор | |
SU1443141A1 (ru) | Генератор псевдослучайных последовательностей | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1425680A2 (ru) | Устройство дл тестового контрол цифровых блоков | |
SU666583A1 (ru) | Регистр сдвига | |
SU1352627A1 (ru) | Многофазный тактовый генератор | |
SU888130A1 (ru) | Индексное устройство процессора быстрого преобразовани Фурье | |
SU1617440A1 (ru) | Контроллер пам ти команд | |
SU1216776A1 (ru) | Устройство дл ввода информации | |
SU826351A1 (ru) | Асинхронное устройство управлени | |
SU1418727A1 (ru) | Устройство дл обмена данными между процессором и периферийными устройствами | |
SU1278869A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU1297075A1 (ru) | Многоканальный цифровой коррелометр | |
SU1478213A1 (ru) | Устройство дл вычислени функций синуса и косинуса | |
SU1297045A1 (ru) | Устройство дл формировани адреса | |
SU1399774A1 (ru) | Устройство дл контрол информации | |
SU1425683A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1043633A1 (ru) | Устройство дл сравнени чисел | |
SU1753475A1 (ru) | Устройство дл контрол цифровых устройств |