SU1315939A1 - Многокоординатный цифровой интерпол тор - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в системах с ЧПУ. Цель изобретени  - повышение быстродействи  устройства - достигаетс  благодар  проведению интерпол ции в п координатах на. одном двухкоординатном блоке интерпол ции и организации диагональных управл ющих шагов, а также за счет введени  в него блока I управлени  интерпол цией, блока 2 управлени  обменом информации, блока 3 оценочной функции, ОЗУ 5, мультиплексора 6, демультиплексоров 7 - 10, групп элементов 1ШИ 11, 12, блока буферс S со СП 00 i;o

Description

ной пам ти, состо щего из регистров 14. Многокоординатньш цифровой интерпол тор содержит также блок 4 двухкоординатной интерпол ции, счетчик 13 перемещений. Устройство позвол ет осуществить многокоординатную интерпол цию на одном двухкоор- динатном блоке интерпол ции. Возможность же организовать выход тактовоИзобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах ЧПУ станками.

Цель изобретени  - повьшение быстродействи  интерпол тора.

На фиг.1 представлена схема интерпол тора; на фиг.2 - функциональна  схема блока управлени  интерпол цией; на фиг.З - временные диаграммы; на фиг.4 - схема блока управлени  обменом информацией; на фиг.5 - схема блока оперативной пам ти; на фиг.6 - функциональна  схема блоков оценочной функции и двухкоординатной интерпол ции.

Интерпол тор содержит блок 1 управлени  интерпол цией, блок 2 управлени  обменом информации, блок 3 оценочной функции, блок 4 двухкоординатной интерпол ции, три блока оперативной пам ти (ОЗУ) 5, мультиплексор 6,первый-четвертый демульти- плексоры 7-10, первую группу И элементов ИЛИ, вторую группу 12 элементов ИЛИ, счетчик 13 перемещений, блок буферной пам ти, содержащий . п регистров 14 сдвига.

Блок 1 (фиг.2) содержит генератор 15, элемент И 16, D-триггер 17, два элемента ИЛИ 18 и 19, D-триггер 20, RS-триггер 21, элементы И 22-26, счетчик 27 тактов интерпол ции, регистр 28, счетчик 29 циклов интерпол ции ,; элемент КНЕ-И-НЕ 30, где К равно числу разр дов регистра 28, счетчик 31 тактовых сигналов, элемент И 32.

Блок 2 (фиг.4) реализован с учетом , что блок 5 построен на микросхемах К155РУ2, и содержит выход 33,

5939

го сигнала с блока задани  скорости сразу по нескольким координатам в соответствии с управл ющим алгоритмом позвол ет увеличить быстродействие интерпол тора, т.к. общее коли чество тактовых сигналов с блока задани  скорости на обработку участка сокращаетс  за счет диагональных шагов . 6 ил.

5

0

5

0

5

0

первый триггер 34, элемент И 35, элемент ИЛИ 36, второй триггер 37, счетчик 38 адреса, первый 39 и второй 40 элементы И-НЕ, первый 41 элемент НЕ-И, элемент КНЕ-И 42, второй элеме-нт НЕ-И 43, элемент 2НЕ-И 44.

Блок 5 (фиг.5) содержит 1/4 микросхемы 45 пам ти, где 1 - количество двоичных разр дов в информационных словах, 1 - разр дные входную и выходную шины данных, четырехразр дную шину адреса. Запись или считывание 1-разр дного слова в таком блo ке происходит параллельно. Количество координат, одновременно участвующих в интерпол ции, при емкости 16 1-разр дньгх слов может достичь 17.

Блок 3 фиг.б содержит триггер 46 знака оценочной функции, два элемента И 47 и 48 и элемент ИЛИ 49, а блок 4 - первый регистр 50, первый элемент 51 совпадени , сумматор 52 накапливающего типа дл  вычислени  и хранени  текущего значени  оценочной функции, элемент 53 совпадени , второй регистр 54.

В устройстве линейна  интерпол ци  в X,, Х,...., Х координатах ведетс  в ускоренном масштабе времени по циклам в одном блоке 4. В первом цикле осуществл етс  интерпол ци  проекции пр мой в координатах ведутца  - перва  ведома , во втором цикле - ведуща  - втора  ведома , в (п-1)-м цикле - ведуща  - (п-1)-  ведома , где каждый цикл состоит из п тактов интерпол ции. Каждой координате присваиваетс  свой двоичный код: X,-...000; Х -...001; X,,-. ..010; Х„ - ...111, и люба  из них может быть ведущей на определенном участке, так как в качестве ведущей выбираетс  координата с максимальным приращением. При интерпол ции в координатах ведуща  - ведома  используетс  оценочна  функци 

и йВМК ВДК - йВДК

ВМК.

где л ВМК - полное приращение по

ведомой координате; текущее значение ведомой

координаты;

iВДК - полное приращение по ведущей координате; текущее значение ведущей

координаты.

Пр ма  делит координатную плоскость на две части, в одной из которых и О, а в другой и ;0, а если текуща  точка находитс  на пр мой, то и О.

Если и5: О, шаг делаетс  по обеим координатам одновременно, т.е. диагональный щаг, а новое значение оценочной функции

и и - (йВДК - ЬВМК).

Если V 0, шаг делаетс  по ведущей координате, а новое значение оценочной функции

и

и + двмк.

Следовательно, знак оценочной функции однозначно указьшает, по какой из координат должен выйти очередной тактовый импульс, а следующее значение оценочной функции определ етс  путем арифметических операций над предьщущим значением оценочной функции и полными приращени ми по координатам.

Устройство работает следующим образом.

С поступлением сигнала Сброс на второй вход блока 2 последний выдает необходимую комбинацию сигналов по записи исходной информации дл  интерпол ции из блока программы в блок 5. подаетс  на третьи входы всех блоков 5 оперативной пам ти, ситнал Выборка - на вторые его входы, сигнал Запись - На первые входы. По начальному адресу заноситс  в первый блок 5 оперативной пам ти разность ЛВДК - АВМК и двоичный код, присвоенный коорди5

нате,  вл ю1цейс  ведущей, во второй - йВМК, и двоичный код, присвоенный первой ведомой координате, в третий - начальное значение оценоч-

ной функции и,, равное нулю, и ее знак. После каждой записи адрес измен етс  на единицу. По последнему адресу заноситс  в первый блок 5 опе- .ративно й пам ти йВДК - и ВИК.,, во

О второй - .йВМК и двоичный код, присвоенный (п-)-й координате , в третий - начальное значение оценочной функции U,, равное нулю, и ее знак.

5 После записи исходной информации блок 2 управлени  обменом информации выставл ет начальный адрес и выдает сигналы второго и четвертого выходов дл  передачи слов в блок 4 двухкоор0 динатной интерпол ции из всех блоков 5, а также вьщает сигнал Конец смены информации на блок 1 управлени  интерпол цией. После чего он подготовлен к первому циклу интерпол ции . в координатах ведуща  - перва  ведома . По сигналу Конец смены информации с второго выхода &лрка 1 управлени  интерпол цией тактова  частота интерполировани  f.. „., начинает

Лт, п н т

поступать на первьй вход блока 3 оценочной функции, который в зависимости от знака оценочной функции распредел ет тактовые импульсы по координатам веду1ца  - перва  ведома ..

Блок 4 двухкоординатной интерпол ции по сигналам, поступающим на его первый и второй входы с блока 3 оценочной функции, т.е. после каждого очередного шага, вычисл ет новое значение оценочной функции в соответствии с приведенным алгоритмом. Изменение знака оценочной функции фиксируетс  на третьем вьсходе блоАа 4 двухкоординатной интерпол ции и подаетс  на второй вход блока 3 оценочной функции. На кодовые входы демуль- типлексоров 7 и 8 подаетс  из блока 4 оценочной функции код, присвоенный ведущей координате, а на входы де- мультиплексоров 9 и 10 - код, присвоенный первой ведомой координате. Следовательно , сигналы, вьш1ед11ше по ведомой координате из блока 3 оценочной функции и поступившие на тактовый вход демультиплексора 9, будут по вл тьс  только на одном выходе этого демультиплексора, а через группу 11 элементов Ш1И поступать на ин0

5

5

формационный вход только того регистра 14, который соответствует первой ведомой координате. Сигналы, вышедшие по ведущей координате и поступаю- ие на тактовый вход демультиплексора 5 8, будут по вл тьс  только на одном выходе этого демультиплексора, а через группу 11 элементов ИЛИ поступать на информационный вход только того регистра 14, который соответствует ведущей координате.

Регистры 14  вл ютс  именными, т.е. первый - регистр координатыfO

X., второй - регистр координаты-X,

( п

регистр координаты Х„, На сдвиговые входы только двух регистров 14 соответствующих первой ведомой и ведущей координатам, поступают им- пульсы через группу 12 элементов ИЛИ с демультиплексоров 10 и 7, на объе- диненные тактовые входы которых подаютс  сигналы с третьего выхода блока 1 в момент каждого такта интерпол ции . Если на данном такте интерпол ции есть шаг по ведомой координате, то в первый разр д регистра I4, соответствующего первой ведомой координате , заноситс  1 на данном такте , а если шаг по координате отсутствует , в регистр заноситс  О. По ведущей координате есть шаг на каждом такте интерпол ции в соответствии с алгоритмом. Следовательно,, в т-разр дный регистр 14, соответствующий ведущей координате, за га тактов интерпол ции заноситс  m единиц, а в т-разр дный регистр 14, соответ- ствук дий первой ведомой координате, заноситс  последовательно код шагов по этой координате за га тактов интерпол ции , причем код формируетс  по принципу: наличие шага на данном такте 1, отсутствие - Р.

После и тактов интерпол ции заканчиваетс  первый цикл, блок перекрывает поступление тактовой частоты ff , а на первом его выходе формируетс  сигнал Смена информации, которьй подаетс  на первый вход блока 2 управлени  сменой информации, вырабатьшаетс  комбинаци  сигналов дл  записи информации из блока 4 - двухкоординатной интерпол ции в блок 5 по ранее установленному (начальному ) адресу, т.е. в блок 5 оперативной пам ти занос тс  три слова: &ВДК - &ВМК,; ьВМК , , текущее значение оценочной функции U и ее знак. Пос 5 fO

)5

20

ле этого блок 2 управлени  обменом . информации измен ет адрес на 1 и вы- рабатьгеает комбинацию сигналов дл  считьшани  из блока 5 и передачи в блок 4 трех слов: лВДК- йВМК,дВМК начальное значение оценочной функции Uj и ее знак. Блок 4 подготовлен к второму циклу интерпол ции, а на блок 1 поступает сигнаш Конец смены информации, который разблокирует поступление втором цикле интерпол ции заполн етс  т-разр дный регистр 14, соответствующий второй ведомой координате , последовательньм кодом шагов по этой координате за m тактов , а код формируетс  по принципу: наличие шага на данном такте - 1, отсутствие - О.

После второго цикла интерпол ции обмен информацией между блоком 4 двухкоординатной интерпол ции и блоком 5 оперативной пам ти происходит аналогично описанному обмену после первого цикла. Количество таких . циклов равно п-1, где п - количество координат, в которых ведетс  интерпол ци  на данном участке. Поэтому перед началом обработки каждого участка в блок 1 по второму входу вводитс  установка (п-1)-1,котора  и определ ет п-1 цикл интерпол ции.

После окончани  m тактов интерполировани  в (п-1)-м цикле также 35 происходит обмен информацией между блоком 4 и блоком 5 под управлением блока 2 управлени  обменом информации с той лишь разницей, что из блока 4 передаетс  три слова в блок 5 оперативной пам ти по. последнему адресу, а в блок 4 двухкоординатной информации занос тс  три слова, считанные по восстановленному на основании уставки (n-l)-l начальному ад- ресу. Это означает, что в блок 4 двухкоординатной информации передаютс  слова, которые были записаны после первого цикла интерпол ции, т.е. восстанавливаетс  состо ние 0 блока 4 дл  продолжени  ийтерпол ции в координатах ведуща  - перва  ведо-- ма .

30

40

45

К данному моменту все п регистров 14 заполнены кодом распределени  шагов по координатам за m тактов. Сигнал Конец смены информации после (п-1)-го цикла на блок 1 с блока 2 управлени  обменом информации

71

не поступает по окончании обмена между блоками 4 и 5. Блок 1 управлени  интерпол цией вырабатьшает сигнал на своем четвертом выходе, который подаетс  на запуск блока задани  скорости. С блока задани  скорости начинают.поступать сигналы с заданной по программе частотой через группу 12 элементов ИЛИ на сдвиговые входы всех регистров 14 и на вход блока 1. На вькодах регистров 14 формируютс  управл ющие сигналы по координатам в зависимости от кодов, записанных в этих регистрах с заданной по программе частотой. .

После m вышедших с блока задани  скорости сигналов блок 1 разблокирует поступление частоты ff. „ на блок 3 оценочной функции, а регистры 14 устанавливаютс  в начальное нулевое состо ние. В д1альнейшем работа устройства осуществл етс  по циклам от первого до (n-l)-ro в соответствии с приведенным описанием Но все п-1 циклов интерпол ции должны производитьс  за врем , меньшее периода следовани  сигналов с блока задани  скорости. В счетчик 13, который работает на вычитание, перед началом отработки участка заноситс  величина йВДК-1. Каждый управл ющий сигнал, вышедший с регистра 14, соответствующего на данном участке ведущей координате, через мультиплексор 6 поступает на вход счетчика 13, т.е. мультиплексор 6 управл етс  от блока 4 кодом, присвоенным координате ,  вл ющейс  ведущей. Сигнал переполнени  счетчика 13 свидетельствует об окончании интерпол ции. При , т.е. двухкоординатной интерпол ции на участке., обмен информацией между блоками 4 и 5 не нужен и поэтому запрещаетс  блоком 1.

Перед началом отработки каждого участка в регистр 28 заноситс  уставка (п-1)-1 и на вход схемы поступает сигнал Сброс, который устанавливает счетчики 27 и 31 и триггер 21 в нулевое состо ние, а в счетчик 29 переписьшаетс  из регистра 28 двоичный код уставки (n-l)-l. Сигнал Конец смены информации проходит через элементы И I б и ИЛИ 18, устанавливает в единичное состо ние триггер 21, который разрешает прохождение тактовой частоты интерпол ции через элемент И 23 на выход

159398

схемы, а через элемент И 22 - сдвиговой частоты fр... в блок пам ти FIFO.

д ti

На выходе счетчика 27 по вл етс  сигнал, когда на его вход поступает 5 га тактовых импульсов интерпол ции. Этот сигнал означает, что окончен один цикл, переводит в нулевое состо ние триггер 21, который блокирует прохождение частот f-„ и ,.„ чет .пнт AD

и рез элементы И 23 и 22, поступает на счетчик 29, из содержимого которого вычитаетс  1, а также проходит через элемент И 32 и как сигнал Смена информации поступает на вы15

ход схемы.

По сигналу Конец смены информации , приход щему на вход схемы с блока 2, работа схемы возобновл етс  и происходит аналогично описанному . В последнем (п-1)-м цикле переполн етс  счетчик 29. Нулевой потенциал , по вл ющийс  на его выходе, поступает на выход схемы дл  пуска блока задани  скорости и запрещает

прохождение сигнала Конец смены информации через элемент И 16. На выходе счетчика 31 по вл етс  сигнал, когда на его вход придет m импульсов с блока задани  скорости. Этот сигнал перезаписьшает содержимое регистра 28, равное (п-1)-1,, в счетчик 29 и, пройд  через элемент ИЛИ 18, устанавливает триггер 21 в единичное состо ние, т.е. возобновл етс  работа -блока 1 с первого цикла.

При двухкоординатной интерпол ции в регистр 28 заноситс  уставка, равна  нулю. На выходе элемента 30 по вл етс  нулевой потенциал, который

запрещает прохождение сигнала со счетчика 27 на смену информации через элемент И 32. Счетчик 29 переполн етс  после первого цикла и осуществл ет пуск блока задани  скорости . С выходов элементов И 24 - 26 частоты , fg,-, fgbc поступают посто нно на выход схемы и подаютс  в блок 2 дл  организации режимов за- писи-считьшани  в блоке 5 оперативной пам ти.

Перед началом обработки каждого участка сигнал Сброс устанавливает триггеры 34 и 37 в нулевое состо ние, а в счетчик 38 заноситс  двоичный код уставки (n-l)-l, который определ ет начальный адрес блока 5. Сигнал из импульсной последовательности f ПРОХОДИТ, через элементы И 35 и

ИЛИ 36 и устанавливает триггер 37 в единичное состо ние, с инверсного выхода которого подаетс  сигнал Выборка А. На выходе элемента И-НЕ 39 по вл етс  сигнал Запись, когда на первый вход этого элемента поступает импульс из последовательности . Схемой выработана необходима  комбинаци  сигналов дл  записи слов из блока программы в блок 5 оперативной пам ти.

Одновременно сигнал Запись проходит через элемент 44 и по зад,нему фронту уменьшает содержимое счетчика 38 на единицу, тем самым устанавливаетс  новый адрес. Следующий за этим сигнал импульсной последовательности f ; проходит через элемент ИОЬ С

НЕ 40 и по своему заднему фронту переводит триггер 37 в нулевое состо ние , так как его D-вход соединен с общей шиной схемы. Элемент 41 закрыт по второму входу нулевым потенциалом с пр мого выхода триггера 34 поэтому сигнал Конец смены информации на выход схемы не подаетс ,

Следующий сигнал из последовательности f оп ть устанавливает триггер 37 в единичное состо ние. Схема вьщает сигналы Выборка А и Запись , а адрес после этого уменьшаетс  на единицу Когда счетчик 38 выходит в нулевое состо ние5что соответствует последнему адресу блока 5, на выходе элемента 42 по вл етс  положительный потенциал, который запрещает прохождение сигнаша Запись через элемент 44. Сигнал Запись проходит в этом случае; -через элемент 43, записывает в счетчик 38 код уставки (п-1)-1 и переводит триггер 34 в единичное состо ние. Это означает, что в блок 5 загрузилась из блока программы вс  исходна  информаци  дл  интерпол ции.

Следующий за этим импульс из последовательности f ,,,1,- проходит через элемент И-НЕ 40 и элемент 41 и как сигнал Конец смены информации поступает на вькод схемы. В данньй момент с соответствующих выходов схемы в блок 5 подаетс  начальный адрес и сигнал Выборка А. Следовательно , на выходах данных блока 5 оперативной пам ти присутствует код записанных ранее по начальному адресу слов. Передний фронт сигнала Конец смены информации используетс  дл  передачи слон из блока 5 в блок 4 двухкоординатной интерпол ции . В момент заднего фронта сигнала Конец смены информации триггер

37 устанавливаетс  в нулевое состо - ние и снимаетс  сигнал Выборка А.

В дальнейшем при отработке заданного участка триггер 34 остаетс  в единргчном состо нии, а триггер

37 устанавливаетс  в единичное состо ние только сигналом Смена информации , поступающим на вход схемы. По вл етс  сигнал Выборка А, а сигналом Запись происходит занесение слов из блока 4 двухкоординатной интерпол ции по адресу, наход щемус  в счетчике 38. В момент заднего фронта сигнала Запись измен етс  адрес на единицу и передний

фронт сигнала Конец смены информации осуществл ет передачу слов в блок 4 из блока 5 уже по измененному на единицу адресу.

В завис1-1мости от знака оценочной функции и ДВМК лВДК-ВМК триггер 46 находитс  з единичном или нулевом состо нии, причем в единичном состо нии он находитс  при Ui О, а в нулевом - при U .

Если , то очередной импульс и  тактовой частоты интерпол ции f проходит через элемент И 47 по ведомой координате, а через элемент ИЛИ 49 - на выход по ведущей

координате, т.е. делаетс  диагональный шаг. Этот же импульс поступает на вход элемента 51 совпадени , происходит передача дополнительного кода .содержимого регистра 50 в

сумматор 52 дл  вычислени  нового значени  оценочной функции

и и - (ДВДК - лВМК;) .

Если и 0, то очередной импульс проходит через элементы И 48 и ИЛИ 49 на выход по ведущей координате . Этот же импульс поступает на вход элемента 53, передаетс  пр мой код содержимого регистра 54 в сумматор 52 дл  вычислени  нового значени  оценочной функции U U +ЛВМК;. Если в результате суммировани  содержимого регистра 54 (ЛВЖ) с содержимым сумматора 52 (U) измен етс  знак суммы с отрицательного на положительный, то на выхэде сумматора 52 возникает сигнал переполнени  в виде высокого потенциала, ПОСТУ111

пающего на D-вход триггера 46. Последний по заднему фронту поступившег на вход схемы тактового импульса устанавливаетс  в единичное состо ние . Если результат суммы остаетс  отрицательным, то-триггер 46 остаетс  в .нулевом состо нии, так как переполнение сумматора не происходит.

Информационные входы данных ре - гистров 50 и 54, сумматора 52 и триггера 46 подаютс  на выход схемы и соедин ютс  с выходными шинами дан- ньк соответствующих блоков 5 оперативной пам ти, а выходы этих же данных регистров, сумматора и .триггера соедин ютс  с входными шинами данных блоков 5.

Claims (1)

1. Устройство позвол ет осуществить многокоординатную интерпол цию на одном двухкоординатном блоке интерпол ции . Следовательно, аппаратные затраты на его реализацию сокращаютс  тем больше, чем в большем числе координат требуетс  производить интерпол цию , так как в аналогичных устройствах при интерпол ции по п координатам необходимо иметь h или п-1 блоков двухкоординатной интерпол ции . Возможность в устройстве организовать выход тактового сигнала с блока задани  скорости сразу по нескольким координатам в соответствии с управл ющим алгоритмом позвол ет увеличить быстродействие интерпол тора , так как общее .количество тактовы сигналов с блока задани  скорости на отработку участка сокращаетс  за счет диагональных шагов. Формула изобретени 

   Многокоординатный цифровой интерпол тор, содержащий при интерпол ции по п координатам блок двухкоординатной интерпол ции .и сч етчик перемещений, отличающий- с   тем, что, с целью повьш1ени  быстродействи  интерпол тора, в него введены три блока оперативной пам ти, блок буферной пам ти типа первый вошел - первый вышел, сос:то щий из п сдвиговых регистров перва  и втора  группы элементов ИЛИ, мультиплексор и четыре демуль- типлексора, блок оценочной функции, блок управлени  интерпол цией и блок управлени  обменом информации меж . ду оперативным запоминающем устройством и блоком интерпол ции, при912

   чем первые выходы первой и второй групп элементов ИЛИ соединены соответственно с информационным и такто- Bbw входами первого сдвигового регистра , а п-е выходы первой и второй групп элементов ИЛИ - с информационным и тактовым входами п-го сдвигового регистра, выход каждого из регистров соединен с одним из

   входов мультиплексора и выходом интерпол тора , первые входы первой группы элементов ИЛИ соединены с п выходами второго демультиплексо- ра, вторые входы - с соответствующи

   ми п выходами третьего демульти

   плексора, а первые входы второй- группы элементов ИЛИ соединены с п выходами первого демультштлексора, вторые входы - с соответствующими

   п выходами четвертого демультиплек- сора, объединенные третьи входы второй группы элементов ИЛИ и первый вход блока управлени  интерпол цией соединены с первым входом интерпол тора , кодовые входы первого, второго демультиплексоров и мультиплексора соединены с первым выходом блока интерпол ции, второй выход которого .соединен с объединенными кодовыми входами третьего и четвертого демультиплексоров, первый и второй выходы блока оценочной функции соединены соответственно с первым и вторым входами блока интерпол ции,

   третий вход которого соединен с четвертым выходом блока управлени  обменом информации, а первый, второй и третий управл ющие выходы блока обменом информации соединены соответственно с первым, вторым и

   третьим входами всех трех оперативных запоминающих устройств, выход данных каждого из оперативных-запоминающих устройств соединен с входами данных блока интерпол ции, а вход данных каждого из оперативных запоминающих устройств - с выходами данных блока интерпол ции, третий выход которого соединен с вторым входом блока оценочной функции, третий и четвертый выходы блока оценочной функции соединены с тактовыми входами соответственно, второго и третьего демультипле соров , первый вход блока оценочной функции соединен с вторым выходом блока управлени  интерпол цией , третий выход которого соедннен с тактовыми входами первого и четвертого демуль гиплексоров, а первый выход с первым входом блока управлени  обменом информации, п тый выход которого соединен с третьим входом блока управлени  интерпол цией , четвертый выход блока управлени  интерпол цией соединен с

   JiJiJiTinjiruiJinjijmj

   У 

   31593914

   выходом интерпол тора, вторые входы ; счетчика перемещений, блока управлени  интерпол цией и блока управлени  обменом информации соединены с вхо- 5 дами интерпол тора, вход счетчика перемещений соединен с выходом мультиплексора , а выход - с выходом интерпол тора .

   фиг.6