SU458037A1 - Многофункциональное запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Системы нереработки информации получают все более широкое нримененне дл  решени  информационно-логических задач во многих област х науки и техники.

Процесс интегрировани   вл етс  одной ич этих задач. В режиме интегрировани  различаютс  три операции: операци  подсчета единичных приращений, операци  суммировани  двух слов и операци  определени  переполнени  интегратора, поэтому кажда  система, в которой выполн етс  процесс интегрировани , должна содержать счетчик, сумматоры, дискриминатор и три регистра - регистр подынтегральной переменной Т, регистр суммы R и регистр переполнени  AZ.

Использование запоминающего устройства (ЗУ) дл  переработки информации позвол ет значительно улучшить характеристики интегрирующих систем. При этом количество передач внутри интегрирующей системы сокращаетс .

Известны вычислительные машины, в которых операции суммировани  двух слов выполн ютс  в ЗУ. Однако им свойственна сложность накопител  и зависимость времени выполнени  операций от значений разр дов суммируемых кодов.

ИзБест ;ы схемы дл  реализации логических функций с числами, хран щимис  на магнитных сердечниках. Дл  выполнени  сложных логических функций, например, операции суммировани  или вычитани  двух слов, на основе элементарных логических операций «ИЛИ и «ШТРИХ ШЕФФЕРА информаци  предварительно считываетс  из  чейки ЗУ в промежуточный накопитель и перезаписываетс  в ту же  чейку. При этом используютс  возникающие при записи на выходе запоминающей  чейки сигналы.

Таким образом, логические операции выполн ютс  фактически вне ЗУ на специальных схемах.

Известно логическое заноминающее устройство , содержащее накопитель на числовых линейках с адресными и разр дными шинами, подключенными через адресные и разр дные

вентили к соответствующим входам адресных и разр дных формирователей, шину считывани , подключенную к входу усилител  считывани , выход которого соединен с входом входного триггера и блок управлени .

Цель изобретени  - расширение логических возможностей запоминающего устройства.

В предлагаемом многофункциональном запоминающем устройстве (МФЗУ) можно реализовать нроцесс интегрировани , т. е. можно реализовать операцию суммировани  единичных приращений, операцию суммировани  или вычитани  двух слов, в зависимости от знака и абсолютной величины приращени  независимой переменной, и операцию определени  переполнени . Поставленна  цель достигаетс  путем введени  в ЗУ управл ющих вентилей, одни из входов которых подключены к соответствующему выходу блока управлени , вторые через разр дные вентили к соответствующим входам разр дных формирователей и схемы фиксации приращений, вход которой соединен с выходом усилител  считывани , выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блока управлени , и выполнением числовых линеек в виде двух счетчиков Т-счетчика и R-счетчика . На чертеже приведена функциональна  схема предлагаемого МФЗУ. МФЗУ содержит накопитель 1 с числовыми линейками 2, кажда  из которых  вл етс  интегратором, включающим счетчик 3, элементы 4 пам ти, хран щие значение переменной Т, элемент 5 пам ти дл  хранени  знака переменной Т, элемент 6 пам ти дл  храпени  знака программы и R-счетчик 7, элементы 8 пам ти, хран щие значение R, элемент 9 пам ти дл  хранени  значени  переполнени , элемент 10 пам ти дл  хранени  знака переполнени . Кроме того,- схема ЗУ содержит адресные щины II, разр дные щины 12, щипу 13 считывани , усилитель 14 считывани , выход 15 которого подключен на нулевой вход входного триггера 16 через общий вход 17 МФЗУ, управл ющие вентили 18, схему НЕ 19, блок управлени  20, который обеспечивает последовательное срабатывание разр дных ключей 21 и вырабатывает управл ющие сигпалы , поступающие на другие блоки устройства , разр дные вентили 22, разр дные формирователи 23, управл юн ие вентили 24 1счетчика , управл ющие вентили 25 Н-счетчика , схему фиксации приращени  26, в состав которой вход т триггер 27 фиксации знака приращени , промежуточный триггер 28, триггер 29 фиксации начального импульса. вентили 30-32, схема НЕ 33, лини  задержки 34, щина 35 сброса, щины 36 номера интеграторов , щины ЗУ набора адресов 37, управл ющие вентили 38, адресные схемы 39 ИЛИ, адресные вентили 40, адресные формирователи 41, щину 42 выборки Т-счетчика, щину 43 выборки Н-счетчика, щины 44-49 управлени . Блок управлени  20 еостоит из задающего генератора и разр дного распределител . Схема МФЗУ работает следующим образом. При подаче на щины 36 сигнала выборки соответствующий интегратор 2 начинает работать в режиме интегрировани . В режиме интегрировани  различаютс  две стадии. В первой стадии ЗУ работает как Т-счетчик дл  расчета величины текущего значени  : Т + 2 Д Г/ в соответствии с принципами подсчета единичных приращений. Вместо определени  зна -v-i . V. отдельным счетчиком и последующего суммировани  результатов с содержимым Т-регистра, в предлагаемом устройстве используетс  Т-счетчик 3, на общий вход 17 МФЗУ ATj импульсы подаютс  непосредственно , и содержимое которого хранитс  на элементах пам ти 4 представл ет значение Т. Дл  этого в каждом цикле на тактах to и ti сигнал на управл ющей щине 43 равен «1 и сигнал на щине 42 равен «О, а начина  с такта tz до конца цикла, сигнал на щине 43 равен «О и сигнал на щине 42 равен «1. В г-ом цикле и на такте to система с помощью управл ющих сигналов на щинах 48-49 и сигналов на щинах 37 выбора адресов читает значение приращени  AT,, которое подаетс  на хранение на входной триггер 16 с помощью сигнала на щине 44. На такте ti система считает знак приращени  AT,, который подаетс  дл  запоминани  на промежуточный триггер 28. Начало процесса суммировани  значений приращений определ етс  положением начального импульса в Т-счетчике. До прихода начального импульса на нулевых выходах триггера 29 фиксации начального импульса и триггера 27 фиксации знака приращени  по вл етс  «, вследствие чего система работает только в режиме считывани  и в режиме записи. Когда начальный импульс подаетс  на единичный вход триггера 29 фиксации начального импульса, па единичном выходе этого триггера по вл етс  «1, открыва  управл ющие вентили 18 и 31. Процесс суммировани  приращени  AT; должен начинатьс  после окончани  действи  начального импульса. Дл  этого в цепь вентильной схемы 31 включена лини  задержки 34. В результате этого знак приращени  AY,подаетс  дл  запоминани  на триггер 27 фиксации знака приращени , и система начинает работат как Т-счетчик, суммиру  (вычита ) 3} ачени  прираи1,ени  AT; с содержимым Тсчетчика . Если знак прираи|ени  AT; равен «1, т. е. положителен, то на единичном выходе триггера 27 фиксации знака нриращенп  по вл етс  «1 н счетчик работает в режиме суммировани , а если знак приращени  ATi равен «О, то на нулевом выходе триггера 27 фиксации знака приращени  по вл етс  «1 и счетчик работает в режиме вычита1;и . В момент окончани  суммировани  или вычитани  приращепн  AT, триггер 27 фиксации знака приращени , промежуточный триггер 28 и триггер 29 фиксации начального импульса переход т в нулевое состо ние с помощью сигнала сброса на щине 35 и сигнала на щипе 6, чем осуществл етс  подготовка к началу следующего цикла. В последнем цикле этой стадии работы ФЗУ на тактах to и ti считываютс  значеие и знак Ах, которые сохран ютс  в схеме 6 фиксации приращени  на врем  второй стадни работы ЗУ, в том же цикле знак Дх записываетс  в последнем разр де элемента пам ти 10 R-счетчика интегратора.

Таким образом, схема 26 фиксации приращени  в этой стадии выполн ет функцию ДХумцожител , так на единичном выходе триггера 27 фиксации знака приращени  по вл етс  «1, в результате чего система работает в режиме суммировани  на все врем  второй стадии при ДХ + 1, на нулевом выходе триггера 27 фиксации знака прирап ;ени  по вл етс  «1, в результате чего система работает в режиме вычитани  на все врем  второй стадии, при ДХ - - 1, а при ДХ 0 цикл интегрировани  заканчиваетс .

Во второй стадии ЗУ работает как R-счетчик дл  суммировани  содержимого Т-счетчика к содержимому R-счетчика дл  получени  величины

; : 7 -f ГД Процесс суммировани  двух слов, содержащихс  в Y- и R-счетчиках 4 и 8, происходит непосредственно в R-счетчике без перевода разр дов Т-слова в соответствующее число импульсов. Это осуществл етс  при помощи блока управлени  20 и управл ющих сигналов на шинах 41-44.

В г-ом цикле с момента о до i-i сигналы на щинах 43-44 равны «О, т. е. система заблокирована . На такте ti и при поступлении сигнала на шину 42 и управл ющих сигналов на вентили 25 Т-счетчика на входном триггере 16 по вл етс  значение f-ro разр да Тсчетчика Т,. В интервале ti+i и до конца цикла сигнал на щине 43 равен «1 и сигнал на щине 42 равен «О. Система при этом работает

как R-счетчик, суммиру  (вычита ) значени  Т,- с содержимым R-счетчика.

Значение Д2 определ етс  переполнением последнего разр да R-счетчика. Определ етс  знак ДZ в последних двух циклах, когда суммируютс  знак Т, хран щийс  на элементе пам ти 5 и знак программы со знаком ДХ, хран щимс  на элементе пам ти 10, который был записан в этом разр де в кегле первой

стадии работы ЗУ.

Предмет изобретени 

Claims (2)

1. I. Многофункциональное запоминающее устройство , содержащее накопитель на числовых линейках с адресными и разр дными щинамп, подключенными через адресные и разр дные вентили к соответствующим входам адресных и разр дных формирователей, шину считывани , подключенную ко входу усилител  считывани , выход которого соединен со входом входного триггера и блок управлени , отличающеес  тем, что, с целью расширени  логических возможностей устройства, в него

   введены управл ющие вентили, одни из входов которых подключены к соответствующему выходу блока управлени , вторые - через разр дные вентили к соответствующим входам разр дных формирователей, и схема фиксации приращений, вход которой соединен с выходом усилител  считывани , выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блока управлени .
2. 2. Устройство по п. 1, отличающеес  тем, что числовые линейки выполнены в виде двух счетчиков. w ЕЛ И И 231 Т

   г /5 И Ш Щ IB Р |3 Pf здф рдгг| 13 Ш1