SU1200246A1 - Многокоординатный цифровой интерпол тор - Google Patents

Abstract

1. МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий при интерпол ции по и координатам И -1 блок двухкоординатной интерпол ции, подключенный первым входом к выходу второй координаты предьщущего блока двухкоординатной интерпол даи, вход первого блока двухкоординатной интерпол ции подключен к входу счетчика перемещений и к первому входу многокоординатного цифрового интерпол тора, первый и второй выходы каждого из блоков двухкоординатной интерпол ции соединены соответственно с выходами и -1 и ц координаты многокоординатного цифрового интерпол тора , отличающийс  тем, что, с целью повышени  быстродействи  устройства , в него введены два RS -триггера, реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывани , счетчик адреса записи, а в каждый блок двухкоординатной интерпол ции введены два буферных регистра и два блока оперативной пам ти, а также блок управлени  режимом записи и считывани , первый и второй выходы KOTOpoio соответственно через счетчик адреса считывани  и счетчик адреса записи соединены с входами блока злементов ИЛИ, управл ющие выходы - с управл ющими входами блоков оперативной пам ти, адресные входы которых подключены к соответствующим выходам блока злементов ИЛИ, информационный вход - к выходу соответствующего буферного регистра, а выходы всех блоков оперативной пам ти, кроме первого и И -го, -- к соответствующим входам соответствующих блоков двухкоординатной интерпол ции, выход первого блока оперативной пам ти соединен с информационным входом счетчика перемещений, а выход п. -то блока оперативной пам ти - к выходу многокоординатного цифрового интерi пол тора, первый установочный выход блока управлени  режима записи и считывани  под (Л ключен к К -входу первого R S -триггера, второй установочный выход - к R -входу второго RS-триггера, пр мые выходы первого и второго RS -триггеров соединены соответственно с суммирующим и вычитающими входами реверсивного счетчика и с первыми го входами первого и второго элементов И-НЕ, выходы которых подключены к первому и к второму входам блока управлени  режиЮ мом записи и считывани , а также к второму 4;: входу соответственно второго и первого элементов И-НЕ, третий вход второго элемента «35 И-НЕ соединен с выходом реверсивного счетчика, 5 -вход первого RS-триггера подключен к выходу счетчика перемещений, а S-вход второго Я.5-триггера - к второму входу многокоординатного цифрового интерпол тора , третий вход которого соединен с . третьим входом блока управлени , режимом записи и считывани . 2. Устройство по п. 1, о т л и ч а ю -. щ е е с   тем, что блок управлени  режимом записи и считывани , содержит регистр сдвига, два J) -триггера, четыре элеменй

Description

И-НЕ, два элемента И и элемет ИЛИ-НЕ, входы которого соединены с выходами первого и второго элементов И, первые входы которых соефшень с первыми входами соответственно первого, второго, третьего и четвертого элементов И-НЕ н с инверсными выходами соответствующих J - триггеров, а вторые входы. - с соответствующими выхода ую регистра сдвига, вторые входы первого   второго элементов И-НЕ соединены с третьим выходом регистра сдвига, а вторые вход третьего и четвертого элементов И-НЕ подключены к четвертому выходу регистра сдвига, третьи входы второго, третьего и чег--. вертого элементов И-НЕ соединены с тактовым входом регистра сдвига, а выходы

00246

с S -входами соответственно первого и второго Р -триггеров, Р -входы которых подклю- чены к первому и второму управл ющим входам блока управлени  режцмом записи и считывани , й-вход первого ) -триггера соединен с первым выходом регистра сдвига ас -вход второго Р - триггера/ - с четвертым выходом регистра сдвига и с вторым его входом, пр мой выход второго ) -триггера и инверсный выход первого Р-триггера подключены к управл ющим выходам блока управлени  режимом записи и считывани , выходы первого и третьего элементов И-НЕ соединены с первым и вторым выходами блока управлени  режимом записи и считьшани .

Изобретение относ тс  к технике автоматизированного управлени  производственными процессами и может быть использовано дл  ускоренного преобразовани  и контрол  управл ющих программ дл  станков с числовым программным управлением (ЧПУ) и рд . построени  систем ЧПУ высокого бьютродействи ..

Цель изобретени  - повьщ1ение быстродейстВИЯ устройства.

Новизна устройства заключаетс  в том, что обеспечиваетс  чередование и синхронизаци  режимов записи информации в блоках оперативной пам ти и считывани  ее из блоков, и при этом запись всех информационных слов одного кадра в  чейки пам ти блоков оперативной пам ти, так же как и их считьгеание в рабочие регистры интерпол тора, осзоцествл етс  за один такт. А это в сочетании с быстродействующим операционным устройством интерпол тора позвол ет производить ускоренное преобразование и койтроль геометрии управл ющей программы любой информационной емкости при конечной емкости пам ти блоков оперативной пам ти без занижени 

скорости обработки коротких участков программы .

На фиг. 1 представлена функциональна  схема интерпол тора; на фиг. 2 - схема блока оперативной пам ти; на фиг. 3 -

схема блока управлени  режимом записи-считьшани ; на фиг. 4 - временна  диаграмма импульсных последовательностей; на фиг. 5 схема блока двухкоординатной интерпол ции.

Интерпол тор содержит перввгй RS -триггер 1, реверсивный счетчик 2, второй RS-триггер 3, перв1 й элемент И-НЕ 4, второй элемент И-НЕ 5, блок 6 управлени  записисчитьшанн , регистр-счетчик 7 адреса считывани , регистр-счетчик 8 адреса записи, группу элементов ИЛИ 9, счетчик 10 перемещений И -1 блоков 11 двухкоординатной интерпол ции; tti блоков 12 оперативной пам ти (ОУ) и кп буферных регистров 13.

Блок оперативной пам ти (фиг.2) содержт р элементов 14 оперативной  ам ти; блок , управлени  режимом записи и с штывани  (фиг. 3) содержит регистр 15 сдвига, 5 -триг геры 16 и 17, элементы И-НЕ 18. и 19, элементы И. 20 и 21, элементы И-НЕ 22 и 23 и элемент ИЛИ-НЕ 24.

Блок двухкоординатной интерпол ции (фиг. 5) содержит J) -триггер 25, элементы И 26 и 27, регистр 28, элемент 29 совпадени , сумматор 30, элемент 31 совпадени) и регистр 32.

Первоначально триггеры 1 и 3, регистрысчетчики 7 и 8, буферные регистры 13 устанавливаютс  в нулевое состо ние, а в реверсивный счетчик 2 заноситс  число, равное количеству слов, которое можно записать в блок 12.

С пуском фотосчитывающего устройства слова кадра последовательно из блока программы в двоичном коде занос тс  в буферные регистры 13, причем в последнем регистре 13 формируетс  слово из всех команд кадра. Таким образом, к моменту поступлени  на 5 -вход триггера 3 сигнала Конец кадра в регистрах 13 наход тс  все информационные слова кадра. Триггер 3 переходит в единичное состо ние, о выхода элемента И-НЕ 5 нулевой потенциал поступает на второй вход блока 6, что  вл етс  разрешаюши сигналом дл  записи слов кадра из регистров 13 в блок 12. Блок 6 вырабатывает на своих управл ющих выходах сигналы Разрешение и Запись соответственно. Сигнал Разрешение подаетс  на четвертые входы, а сигнал Запись по шине Записьсчитывание - на третьи входы всех блоков 12. Происходит параллельна  запись слов кадра из регистров 13 в блоки 12 nq первому адресу, который подаетс  с выходов регистра-счетчика 8 через группу элементов ИЛИ 9 по адресной шине на вторые входы всех блоков 12. По окончании сигналов Разрешение и Запись блок 6 на своем втором выходе вырабатываает сигнал, который поступает на вход регистра- счетчика 8 и увеличивает его содержимое на единицу, а сигнал с второго установочного выхода блока 6 производит сброс всех регистров 13 и триггера 3, с выхода которого отрицательный перепад подаетс  на вычитающий вход реверсивного счетчика 2, уменьша  его содержимое на единицу. В регистры 13 поступают информационные слова следующего кадра программы.

Запись информации кадра в блоке 12 по следующему адресу происходит аналогично указанному, причем после очередной записи содержимое счетчика 2 уменьшаетс  на единицу , а регистра-счетчика 8 увеличиваетс  на единицу. В каждый регистр 13, а следовательно , и в каждый блок 12 поступают только одноименные слова из программы. После записи информации программы по всем адресам блоков 12 регистр-счетчик 8 переполн етс  и автоматически выходит в нулевое состо ние, т.е. на первый адрес блоков 12. Счетчик 2 также выходит в нулевое состо ние , а нулевой потенциал с его выхода поступает на третий вход элемента ИЛИ-НЕ 5 и запрещает запись информационных слов следующего кадра из регистров 13 в блоки 12. Фотосчитывающее устройство останавливаетс , 1Шформаци  , из блока программы в регистры 13 не поступает.

Запрос на считывание информации кадра из блоков 12 в операционное устройство интерпол тора поступает иа 5 -вход триггера 1, который при этом переходит в единичное состо ние. Нулевой потенциал с выхода элемента И-НЕ 4 поступает на первый вход бло ка 6, что  вл етс  разрешающим сигналом дл  считывани  информации кадра из блоков 12 в операционное устройство интерпол тора . Блок 6 вырабатывает на своих управл щих выходах сигналы Разрешение и Считывание соответственно. Происходит параллельное считывание слов кадра из блоков 12 по первому адресу, который подаетс  с выходов регистра-счетчика 7 через группу элементов ИЛИ 9 по адресной шине на вторые входы блоков 12. По окончании сигналов Разрешение и Считывание блок 6 на своем первом выходе вырабатывает сигнал, который поступв ет на вход регистра-счетчика 7 и увеличивает его содержимое на единицу, а сигнал с первого установочного выхода блока 6 производит сброс триггера 1, с выхода которого отрицательный перепад подаетс  на суммирующш вход реверсивного счетчика 2, увеличива  его содержимое на единицу. Так как реверсивг ный счетчика 2 выходит из нулевого состо ни , на его выходе по вл етс  высокий потенциал , а на выходе элемента И-НЕ 5 - 1гулевой . Происходит запись информации кадра из регистров 13 в блоки 12 по адресу, указанному регистром-счетчиком 8, а в регистры 13 начинают поступать слова следующего кадра из блока программы. Таким образом, происходит посто нное пополнение блоков 12 1шформацией программы. При каждом считывании кадра программы из блоков 12 содержимое счетчика 2 и регистра-счетчика 7 увеличиваетс  на единицу, причем с последним адресом блоков 12 регистр-счетчик 7 переполн етс , выходит в нулевое состо ние, т. е. на первый адрес блоков 12.

На триггерах 1 и 3 запоминаютс  запросы на считывание и запись соответственно, а число, наход щеес  в реверсивном счетчике 2, показывает наличие свободных .-разр дных  чеек в каждом из блоков 12, где - количество двоичных разр дов в информационг. ном слове. На элементах И-НЕ 4 и 5 собраны схема запрета считывани  из блоков 12 в момент записи и записи в блоки 12 в момент считывани . В момент записи на втором входе элемента И-НЕ 4 присутствует нулевой потенциал, запрещающий режим считывани . Запись запрещаетс  при наличии нулевого потенциала на третьем или втором входах элемента И-НЕ 5, причем на втором входе нулевой потенциал присутствует в момент считывани , а на третьем - при отсутствии свободных  чеек в блоках 12.

Больщинство вьшускаемых промьщшенностью микросхем ОЗУ имеют организацию Кх1 разр дных слов. Представленна  на фиг. 2 функциональна  схема блока 12 оперативной пам ти, содержит t элементов 14 оперативной пам ти,, где равно количеству :двричных разр дов информационного слова, заносимого в данный блок 12.

В каждом элементе 14 оперативной пам ти обозначено: АО, .... адресные входы, Og - информационный вход данных, D |,информационный выход данных, Pajp - вход сигнала Разрешение, Зап.-счит. - вход сигнала Запись-Считывание ; /И - разр дна  адресна  шина  вл етс  вторым входом блока 12, где и - определ етс  емкостью , . и структурой элемента, причем одноименные входы всех элементов 14 запараллелены. Третьим входом блока 12  вл ютс  залараллеленные входы Зап.-счит. всех элементов 14, а четвертым - запараллеленные входы Разрешение ; t-разр дна  входна  шина данных - первый вход блока 12, выходна  шина данных также содержит t двоичных разр дов. Следовательно, каждый из блоков 12 имеет емкость Кх разр дных слов.

Построение функциональной схемы блока 6 зависит от типа примен емых элементов 14 оперативной пам ти.

Регистр 15 служит дл  формировани  четырех импульсных последовательностей, разнесенных во времени. Временна  диаграмма импульсных последовательностей представлена на фиг, 4. Первоначально в старший разр д регистра 15 заноситс  единица, в остальные - нули.. С поступлением тактовой частоты на вход регистра 15 единица будет передаватьс  последовательно из разр да в разр д, так как выход последнего разр да соединен с входом первого.

Работа устройства в режиме считывани  заключаетс  в следующем.

Нулевой потенциал при сигнале Разрешени считьшани  поступает на Р -вход триггера 16, который переходит в нулевое состо ние по переднему фронту сигнала импульсной последовательности , а указанный сигнал проходит через элементы 20 и 24, поступает на выход схем и  вл етс  сигналом Разрешение. На пр мом выходе триггера 17 в данном режиме посто нно высокий потешщал, что  вл етс  сигналом v. Считывание. Таким образом, необходимые сигналы дл  считьтани  информадаи выработаны . После чего на выходе элемента ИНЕ 19 по5гал етс  сигнал, поступающий на выход, а сигнал, возникакидий на выходе элемента И-НЕ 18, производит возврат Р-триггера 16 в единичное состо ние. Отрицательный перепад с инверсного выхода D -триггера 16 подаетс  на выход схемы.

В режиме записи на 17 -вход j) -триггера 17 поступает нулевой потенциал, т. е. (сигнал Тазрешение записи. Триггер 17 переходит в нулевое состо ние по переднему фронту сигнала импульсной последовательности f , а указанный сигнал проходит через элементы И 21 и ИЛИ-НЕ 24 на выход схемы. На пр мом выходе р -триггера 17 в этом режиме присутствует нулевой потенциал , что  вл етс  сигналом Запись. Следовательно необходимые сигналы дл  записи информации выработаны. После чего на выходе элемента И-ПЕ 22 по вл етс  сигнал, поступаюший на выход схемы, а сигнал, возникающий на выходе элемента И-НЕ 23, производит возврат ) -триггера 17 в единичное состо ние. Отрицательный перепад с инверсного выхода р-триггера 17 подаетс  на вход схемы.

Операционное устройство интерпол тора состоит из -I блоков 11 двухкоординатной интерпол ции и счетчика 10 перемешений.

Исходными данными дл  интерполировани  пр мой в и-мерном пространстве, вводимыми из блоков 12 в рабочие регистры операционного устройства,  вл ютс : дл  первого блока 11 - приращение по первой координате дХ/1 и сумма приращений по остальным координатам U XIдл  второго блока 11 -

i г

приращение по второй координате А X и

30

ч

У ДХ(,и т. д.; дл  последнего блосумма

у }

ка 11 - приращени  по координатам AX, и йХ,,. В счетчик 10 вводитс  обща  сумма

и

И

п.ращений у Л X i

Ы

Система оценочных функций, реализуемых в устройстве, имеет вид

и, ,-ДХ, Чг , и,ДУ5-Х,-ДХг-М.,

Ui-aYi.,

и,.,--йу„-х„..,-у„,

где и , L/j . . ., и,. - оценочные функпи

ции, , ДХ , У

l--Kti i-K + 1

При интерпол ции импульсы с заданной частотой поступают на вход первого блока 11 и счетчика 10. В первом блоке 11 по знаку оценочной функции U производитс  посылка импульса либо на выход второй координаты и на первый вход второго блока И CUj 0) с вычислением нового значени 

U( U -AX), либо на выход первой координаты и первый выход устройства Xi ( и, О) с вычислением нового значени  и { V U ЛУ) АналогичньЬ операции происход т и в следующих блоках 11.

Ч1+л 8 регистр 32 - AXj,. Первый тактовый импульс проходит через .элемент И 27 на выход второй координаты и на вход схемы 31. Происходит передача дополнительного кода содержимого регистра 32 в сумматор 30 дл ; вычислени  нового значени  оценочной функции U; Ui - Д Xi. - А X i. Если в сумматоре 30 по вл етс  отрицательноечисло (), на его выходе вырабатываетс  сигнал переполнени  в виде высокого потенциала, поступающего на 1)-вход триггера 25, который по заднему фронту поступившего на вход схемы тактового импульса устанавливаетс  в единичное состо ние. Следующий тактовый импульс проходит уже через элемент И 26 на выход первой координаты и на вход элемента 29. Происходит передача пр мого кода содержимого регистра 28 в сумматор 30 дл  вычислени  нового значени 

U| -AXi -

Если происходит изменение знака оценочной - функции, триггер 25 измен ет свое состо ние на противоположное, и следующий тактовый импульс выйдет по другой координате, при

сохранении знака оценочной функции триггер

25 не измен ет своего состо гщ  и следующий тактовый импульс вьп1дет по той же координате. Дд-/ Д 

-И

И

v-J.-ljl|lil

-u-jj

j

is- I

г - 4 I

. j UJlal

s

m

ЛПЛЛЛЛЛЛЛ п .

гт

1

n

г.

.

Claims (2)

1. МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий при интерполяции по η координатам ή -1 блок двухкоординатной интерполяции, подключенный первым входом к выходу второй координаты предыдущего блока двухкоординатной интерполяции, вход первого блока двухкоординатной интерполяции поцключен к входу счетчика перемещений и к первому входу многокоординатного цифрового интерполятора,' первый и второй выходы каждого из блоков двухкоординатной интерполяции соединены соответственно с выходами н -1 и ц координаты многокоординатного цифрового интерполятора, отличающийся тем, что, с цепью повышения быстродействия устройства, в него введены два RS -триггера, реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывания, счетчик адреса записи, а в каждый блок двухкоординатной интерполяции введены два буферных регистра и два блока оперативной памяти, а также блок управления режимом записи и ^считывания, первый и второй выходы которого соответственно через счетчик адреса считывания и счетчик адреса записи соединены с входами блока элементов ИЛИ, управляющие выходы — с управляющими входами блоков оперативной памяти, адресные входы которых подключены к соответствующим выходам блока элементов ИЛИ, информационный вход — к выходу соответствующего буферного регистра, а выходы всех блоков оперативной памяти, кроме первого и Н -го, — к соответствующим входам соответствующих блоков двухкоординатной интерполяции, выход первого блока оперативной памяти соединен с информационным входом счетчика перемещений, а выход и -го блока оперативной памяти — к выходу многокоординатного цифрового интерполятора, первый установочный выход блока · § управления режима записи и считывания подключен к R -входу первого R S -триггера, второй установочный выход — к R -входу второго RS-триггера, прямые выходы первого и второго RS -триггеров соединены соответственно с суммирующим и вычитающими входами реверсивного счетчика и с первыми входами первого и второго элементов И-НЕ, выходы которых подключены к первому и к второму входам блока управления режимом записи и считывания, а также к второму входу соответственно второго и первого элементов И-НЕ, третий вход второго элемента И-НЕ соединен с выходом реверсивного счетчика, 5 -вход первого RS-триггера подключен к выходу счетчика перемещений, а S-вход второго RS-триггера — к второму входу многокоординатного цифрового интерполятора, третий вход которого соединен с . третьим входом блока управления, режимом записи и считывания.

2. Устройство по п. ^отличающееся тем, что блок управления режимом записи и считывания, содержит регистр сдвига, два J -триггера, четыре элемента

И-НЕ, два элемента И и элемент' ИЛИ-HE, входы которого соединены с выходами пер_: вого и второго элементов И, первые входы которых соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И-НЕ и с инверсными выходами соответствующих J - триггеров, а вторые входы. — с соответствующими выходами регистра сдвига, вторые входы первого и второго элементов И-НЕ соединены с , третьим выходом регистра сдвига, а вторые входы третьего и четвертого элементов И-НЕ подключены к четвертому выходу регистра , сдвига, третьи входы второго, третьего и четвертого элементов И-НЕ соединены с тактовым входом регистра сдвига, а выходы с $ -входами соответственно первого и второго D -триггеров, D -входы которых поделки чены к первому и второму управляющим входам блока управления режцмом записи и считывания, d’-вход первого Р -триггера соединен с первым выходом регистра сдвига, а с -вход второго Р - триггера) — с четвертым выходом регистра сдвига' и с вторым его входом, прямой выход второго Р -триггера и инверсный выход первого Р-триггера подключены к управляющим выходам блока управления режимом записи и считывания, выходы первого и третьего элементов И-НЕ соединены с первым и вторым выходами блока управления режимом записи и считывания.