JPS6020706B2 - 論理装置診断回路 - Google Patents
論理装置診断回路Info
- Publication number
- JPS6020706B2 JPS6020706B2 JP50063312A JP6331275A JPS6020706B2 JP S6020706 B2 JPS6020706 B2 JP S6020706B2 JP 50063312 A JP50063312 A JP 50063312A JP 6331275 A JP6331275 A JP 6331275A JP S6020706 B2 JPS6020706 B2 JP S6020706B2
- Authority
- JP
- Japan
- Prior art keywords
- logic device
- shift
- diagnosed
- shift register
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は論理装置診断回路、特にシステムの中の指定し
た出力信号を被診断論理装置のクロック毎に時系列的に
記録し鈴取ることによって診断を容易にする論理装置診
断回路に関する。
た出力信号を被診断論理装置のクロック毎に時系列的に
記録し鈴取ることによって診断を容易にする論理装置診
断回路に関する。
一般に論理装置は第１図に示すように組合せ回路Ｃと順
序回路Ｐとから構成されており、その装置が同期方式で
ある場合には順序回路Ｐ内の記憶素子はクロックに同期
して変化する。
序回路Ｐとから構成されており、その装置が同期方式で
ある場合には順序回路Ｐ内の記憶素子はクロックに同期
して変化する。
従来この種の論理装置を診断する方法として「サンプル
・マッチ方式」が採用されていた。
・マッチ方式」が採用されていた。
このサンプル・マッチ方式は、ある任意特定のフリツプ
・フロツプやレジスタなどがあるタイミングのもとでと
るであろう内容（正解データ）を、別にもうけた例えば
サンプル・マッチ・レジスタと呼ばれるレジスタにセッ
トしておくと共に、上記任意特定のレジスタの内容と上
記サンプル・マッチ・レジスタの内容とを比較するマッ
チヤをもうけておき、診断モードのもとであるタイミン
グ時点において上記マッチャが一致出力を発しているか
否かを調べるようにしている。しかし、該従釆のサンプ
ル・マッチ方式では、被診断論理装置の中の上記任意指
定したフリップ・フロップやレジスタなどにおける１時
点の状態を調べることは可能であるが、状態の変化の過
程を観察するためには幾つものサンプル・マッチ・タイ
ミングを選んで同じ試験を繰返す必要があり、そのため
に多くの時間を要するという欠点があった。
・フロツプやレジスタなどがあるタイミングのもとでと
るであろう内容（正解データ）を、別にもうけた例えば
サンプル・マッチ・レジスタと呼ばれるレジスタにセッ
トしておくと共に、上記任意特定のレジスタの内容と上
記サンプル・マッチ・レジスタの内容とを比較するマッ
チヤをもうけておき、診断モードのもとであるタイミン
グ時点において上記マッチャが一致出力を発しているか
否かを調べるようにしている。しかし、該従釆のサンプ
ル・マッチ方式では、被診断論理装置の中の上記任意指
定したフリップ・フロップやレジスタなどにおける１時
点の状態を調べることは可能であるが、状態の変化の過
程を観察するためには幾つものサンプル・マッチ・タイ
ミングを選んで同じ試験を繰返す必要があり、そのため
に多くの時間を要するという欠点があった。
本発明はこれらの欠点を除去するため、被診断論理装置
のクロックに同期してシフトするシフトレジスタを用い
て、談論理装置の特定素子出力信号を上記被診断論理装
置における診断実行指示後の第幾番目の命令から教えて
第幾クロツク目まで抽出するかを指示して各ク。
のクロックに同期してシフトするシフトレジスタを用い
て、談論理装置の特定素子出力信号を上記被診断論理装
置における診断実行指示後の第幾番目の命令から教えて
第幾クロツク目まで抽出するかを指示して各ク。
ツクに対応して時系列的に遂次記憶し、これを別に定め
たタイミングで読み取るようにしたもので以下図面につ
いて説明する。第２図はマスタスレープ方式Ｒ−Ｓ−Ｔ
タイプ・フリップ・フロップを用いて実現したＮビット
よりなるシフトレジスタを表わす一実施例を示す。
たタイミングで読み取るようにしたもので以下図面につ
いて説明する。第２図はマスタスレープ方式Ｒ−Ｓ−Ｔ
タイプ・フリップ・フロップを用いて実現したＮビット
よりなるシフトレジスタを表わす一実施例を示す。
但しＲ−Ｓ−Ｔタイプ・フリツプ・フロツプの動作は第
３図に示す真理値表で定義されており、直結セットＳＤ
，直結リセットＲＤはクロツク・セット入力ＳＴ，クロ
ツク・リセット入力ＲＴ，クロック入力Ｔなどよりも優
先される。なお第３図において、ｔｎはクロツク・パル
ス前の時刻、ｔｎ十１はクロツク・パルス後の時刻、Ｑ
ｎは時刻ｔｎにおけるフリツブ・フロツプの状態，Ｑｎ
十１は時刻ｔｎ＋１におけるフリップ・フロップの状態
，＊印は予測できない状態を夫々表わしている。第２図
において２１，２２，２３は第３図の真理値表に従って
マスタスレーブ方式のＲ−Ｓ−Ｔタイプ・フリツプ・フ
ロツプでシフトレジス夕の第１ビット，第２ビット……
Ｎビットをそれぞれ表わす。
３図に示す真理値表で定義されており、直結セットＳＤ
，直結リセットＲＤはクロツク・セット入力ＳＴ，クロ
ツク・リセット入力ＲＴ，クロック入力Ｔなどよりも優
先される。なお第３図において、ｔｎはクロツク・パル
ス前の時刻、ｔｎ十１はクロツク・パルス後の時刻、Ｑ
ｎは時刻ｔｎにおけるフリツブ・フロツプの状態，Ｑｎ
十１は時刻ｔｎ＋１におけるフリップ・フロップの状態
，＊印は予測できない状態を夫々表わしている。第２図
において２１，２２，２３は第３図の真理値表に従って
マスタスレーブ方式のＲ−Ｓ−Ｔタイプ・フリツプ・フ
ロツプでシフトレジス夕の第１ビット，第２ビット……
Ｎビットをそれぞれ表わす。
２４はシフトレジス夕の直列入力端子で入力データが入
力されるもの、２５はシフト・タイミングを与えるクロ
ックパルス端子（負債号）を表わす。
力されるもの、２５はシフト・タイミングを与えるクロ
ックパルス端子（負債号）を表わす。
また２６は制御端子でこれを論「１」にしてやれば並列
データ２７をシフトレジスタに強制的にセットする。２
８は並列出力データ信号でフリップ・フロップの状態を
謙取るときに利用される。
データ２７をシフトレジスタに強制的にセットする。２
８は並列出力データ信号でフリップ・フロップの状態を
謙取るときに利用される。
次に第２図を参照しながらこのシフトレジスタの動作を
説明する。
説明する。
第２図において端子２４にシフトするべき信号線を接続
しておき端子２５にクロツクパルスを印加するとこのシ
フトレジスタは該パルス１ケ印加する毎に端子２４の信
号はフリツプ・フロツプ２１に、フリツプ・フロツプ２
１の状態はフリッブ・フロップ２２に・・・・・・とい
うように、いっせいに１ビットだけ移動することになる
。また制御端子２６を論理「１」にしてやることによっ
て並列信号２７が各ＦＦ‘こ強制的にセットされること
はこの第３図と真理値表第４図により明らかである。ま
た並列出力データ信号２８における各出力信号２８−１
，２８−２，２８一Ｎの後段に議取り装置へ接続してお
けば、上記並列出力信号２８として各シフトレジスタの
内容を簡単に謙取ることが可能である。第４図は上記シ
フトレジスタを利用した本発明の一実施例を示す。
しておき端子２５にクロツクパルスを印加するとこのシ
フトレジスタは該パルス１ケ印加する毎に端子２４の信
号はフリツプ・フロツプ２１に、フリツプ・フロツプ２
１の状態はフリッブ・フロップ２２に・・・・・・とい
うように、いっせいに１ビットだけ移動することになる
。また制御端子２６を論理「１」にしてやることによっ
て並列信号２７が各ＦＦ‘こ強制的にセットされること
はこの第３図と真理値表第４図により明らかである。ま
た並列出力データ信号２８における各出力信号２８−１
，２８−２，２８一Ｎの後段に議取り装置へ接続してお
けば、上記並列出力信号２８として各シフトレジスタの
内容を簡単に謙取ることが可能である。第４図は上記シ
フトレジスタを利用した本発明の一実施例を示す。
第４図において１００はセレクタであり被診断論理装置
の中の主要なフリップ・フロツプ１０１，１０２，１０
３の出力信号の１つをサンプルポイントレジスタ１０４
の指示によって選択する。１０５は命令起動条件信号線
で１命令を起動する毎に１パルス信号を送出するもの、
１０６は診断実行中表示フリップ・フロップで診断命令
により診断実行の指示を出すとセットされかつ診断終了
を出すことによりリセットされるもの、１０７は第１の
マッチャであって診断実行指示後の命令起動回数を計数
するステップカウンター０８の内容とシフトレジス夕の
起動条件を与えるために診断実行指示後の命令ステップ
数を指示せしめておいたサンプル・ステップ・レジスタ
１０９の内容との照合を行なうものである。
の中の主要なフリップ・フロツプ１０１，１０２，１０
３の出力信号の１つをサンプルポイントレジスタ１０４
の指示によって選択する。１０５は命令起動条件信号線
で１命令を起動する毎に１パルス信号を送出するもの、
１０６は診断実行中表示フリップ・フロップで診断命令
により診断実行の指示を出すとセットされかつ診断終了
を出すことによりリセットされるもの、１０７は第１の
マッチャであって診断実行指示後の命令起動回数を計数
するステップカウンター０８の内容とシフトレジス夕の
起動条件を与えるために診断実行指示後の命令ステップ
数を指示せしめておいたサンプル・ステップ・レジスタ
１０９の内容との照合を行なうものである。
１１９はマッチ表示フリツプ。
フロップでマッチヤ１０７のマッチングが取れたことを
記憶しておく。１１川ま第２のマッチャで第１のマッチ
ャ１０７におけるマッチングが取れた後からのクロック
数を計数するクロツク・カウンタ１１１の内容と、シフ
トレジスタのシフト動作を停止させるタイミング条件を
与えるために第１のマッチャ１０７におけるマッチング
が取れた後からのクロック数を指示せしめておいたサン
プル・クロックレジスタ１１２内容との照合を行なう。
記憶しておく。１１川ま第２のマッチャで第１のマッチ
ャ１０７におけるマッチングが取れた後からのクロック
数を計数するクロツク・カウンタ１１１の内容と、シフ
トレジスタのシフト動作を停止させるタイミング条件を
与えるために第１のマッチャ１０７におけるマッチング
が取れた後からのクロック数を指示せしめておいたサン
プル・クロックレジスタ１１２内容との照合を行なう。
１１３は第３図に示した構成ととるシフトレジスタであ
る。
る。
次にこの回路の診断動作を説明する。なおカゥン夕１０
８，１１１、レジスタ１０４，１０９，１１１、フリツ
プ・フロツプ１０６は図示していない命令もしくはコン
ソールにより任意の状態に設定できるものである。第４
図において診断を行なう場合には、シフトレジス夕１１
３のシフト動作起動。停止タイミングを与えるサンプル
・ステップ・レジスター０９やサンフ。ル・クロツク・
レジスター １ ２にセットしておくとともにカウンタ
１０８，１１１をリセットしておく。次に診断命令によ
って診断実行指示を行なうと、診断実行中を示すフリッ
プ・フロツプ１０６が点火し、これによって次からの命
令が起動される毎にアンド・ゲート１１４がオンされる
ので直ちにステップ・カウンタ１０８は命令起動回路の
計数を開始し、このカウンタ１０８の内容があらかじめ
設定してあるサンプル・ステップレジスター０９の内容
と一致するマッチャ１０７の出力が論理「１」となりマ
ッチ表示フリツプ・フロップ１１９が点火する。このフ
リップ・フロップ１１９の点火によってアンド・ゲート
１１５がオンされ、シフトレジスタ１１３はクロツクに
同期して、セレクタ１００１こつて選択された主要な特
定フリップ・フロップの出力信号を取り込むシフト動作
を開始する。即ち、上記各クロック毎の出力信号を順次
格納してゆく。一方フリップ・フロップ１１９の点火に
よってアンド・ゲ−ト１１６がオンされるのでクロツク
・カウンタ１１１は直ちにクロックの計数を開始する。
このクロックカウン夕１１１の内容がサンプル・クロツ
ク・レジスター１２の内容と一致すると、マツチャ１１
０の出力が論理「１」となり続いてアンド・ゲート１１
７の出力が論理「１」となる。この信号によってゲート
１１４，１１６，１１５が夫々オフされるのでステップ
カウンタ１０８、クロツクカウンタ１１１、シフトレジ
スタ１１３の夫々の内容は現状のまま凍結される。また
このタイミングでシフトレジスタ１１３の読取り指示フ
リツプ・フロップ１１８が点火するので、シフトレジス
ター１３の内容はこれ以後に命令もしくはコンソ−ルか
ら表示諸取用信号線２８を介して議し取られることにな
る。上記動作から明らかなように本発明実施例における
シフトレジスタは、ストップ指示が出されるまでの入力
信号の状態をシフトレジスタのビット数で示されるクロ
ック数の時間だけ過去にさかのぼって各ブロック毎に連
続して記憶しているので、被診断論理装置中の特定主要
信号の状態の時間系列的な変イけ伏態を詳細に読み取る
ことができる。
８，１１１、レジスタ１０４，１０９，１１１、フリツ
プ・フロツプ１０６は図示していない命令もしくはコン
ソールにより任意の状態に設定できるものである。第４
図において診断を行なう場合には、シフトレジス夕１１
３のシフト動作起動。停止タイミングを与えるサンプル
・ステップ・レジスター０９やサンフ。ル・クロツク・
レジスター １ ２にセットしておくとともにカウンタ
１０８，１１１をリセットしておく。次に診断命令によ
って診断実行指示を行なうと、診断実行中を示すフリッ
プ・フロツプ１０６が点火し、これによって次からの命
令が起動される毎にアンド・ゲート１１４がオンされる
ので直ちにステップ・カウンタ１０８は命令起動回路の
計数を開始し、このカウンタ１０８の内容があらかじめ
設定してあるサンプル・ステップレジスター０９の内容
と一致するマッチャ１０７の出力が論理「１」となりマ
ッチ表示フリツプ・フロップ１１９が点火する。このフ
リップ・フロップ１１９の点火によってアンド・ゲート
１１５がオンされ、シフトレジスタ１１３はクロツクに
同期して、セレクタ１００１こつて選択された主要な特
定フリップ・フロップの出力信号を取り込むシフト動作
を開始する。即ち、上記各クロック毎の出力信号を順次
格納してゆく。一方フリップ・フロップ１１９の点火に
よってアンド・ゲ−ト１１６がオンされるのでクロツク
・カウンタ１１１は直ちにクロックの計数を開始する。
このクロックカウン夕１１１の内容がサンプル・クロツ
ク・レジスター１２の内容と一致すると、マツチャ１１
０の出力が論理「１」となり続いてアンド・ゲート１１
７の出力が論理「１」となる。この信号によってゲート
１１４，１１６，１１５が夫々オフされるのでステップ
カウンタ１０８、クロツクカウンタ１１１、シフトレジ
スタ１１３の夫々の内容は現状のまま凍結される。また
このタイミングでシフトレジスタ１１３の読取り指示フ
リツプ・フロップ１１８が点火するので、シフトレジス
ター１３の内容はこれ以後に命令もしくはコンソ−ルか
ら表示諸取用信号線２８を介して議し取られることにな
る。上記動作から明らかなように本発明実施例における
シフトレジスタは、ストップ指示が出されるまでの入力
信号の状態をシフトレジスタのビット数で示されるクロ
ック数の時間だけ過去にさかのぼって各ブロック毎に連
続して記憶しているので、被診断論理装置中の特定主要
信号の状態の時間系列的な変イけ伏態を詳細に読み取る
ことができる。
以上説明したように本発明によれば時間的に変化する被
診断論理装置の中の任意特定素子の出力信号を、該論理
装置のクロックでシフト動作を行なうシフトレジスタを
用いて逐次記憶することができるので、シフト動作を停
止させるタイミングを与えてやれば該特定素子出力信号
のその時の状態からシフトレジスタのビット数で示され
るクロック数の時間だけ過去の伏態を被診断論理装置の
各クロックに対応して詳細に読取り表示することができ
、障害診断、論理装置について詳細にわたるデバッグが
容易となる。
診断論理装置の中の任意特定素子の出力信号を、該論理
装置のクロックでシフト動作を行なうシフトレジスタを
用いて逐次記憶することができるので、シフト動作を停
止させるタイミングを与えてやれば該特定素子出力信号
のその時の状態からシフトレジスタのビット数で示され
るクロック数の時間だけ過去の伏態を被診断論理装置の
各クロックに対応して詳細に読取り表示することができ
、障害診断、論理装置について詳細にわたるデバッグが
容易となる。
またシフト動作を停止せしめるタイミングを、診断実行
指示後の第幾番目の命令から教えて第磯クロツク目まで
とするかを容易に指示することが可能となる。尚上記実
施例ではシフト１個の場合について説明したがこのシフ
トレジスタを複数個設けて切替回路によって個々のシフ
トレジスタの内容を読み取れるようにすれば障害診断、
論理装置のデバッグが更に容易になることは言うまでも
ない。
指示後の第幾番目の命令から教えて第磯クロツク目まで
とするかを容易に指示することが可能となる。尚上記実
施例ではシフト１個の場合について説明したがこのシフ
トレジスタを複数個設けて切替回路によって個々のシフ
トレジスタの内容を読み取れるようにすれば障害診断、
論理装置のデバッグが更に容易になることは言うまでも
ない。
第１図は一般的論理装置の概念図、第２図はマスタスレ
ーブ方式Ｒ−Ｓ−Ｔタイプ・フリップ・フロップで実現
したシフトレジスタの一実施例、第３図はＲ−Ｓ−Ｔタ
イプ・フリップ・フロップの真理値表、第４図は本発明
の一実施例構成を示す。 図中２４は直列入力信号端子、２５はクロック入力信号
端子、２８は並列出力信号、１０川まセレクタ、１０１
，１０２，１０３は夫々診断の対象となるＦＦ，１０５
は命令起動条件信号線、１０６は診断中表示フリップ・
フロップ、１０７は第１のマツチヤ、１０８はステップ
カウンタ、１０９はサンプル・ステップ・レジス夕、１
１０は第２のマツチャ、１１１はクロックカウンタ、１
１２はサンプル・クロツク・レジスタ、１１３はシフト
レジスタを表わす。第１図 第２図 第３図 第４図
ーブ方式Ｒ−Ｓ−Ｔタイプ・フリップ・フロップで実現
したシフトレジスタの一実施例、第３図はＲ−Ｓ−Ｔタ
イプ・フリップ・フロップの真理値表、第４図は本発明
の一実施例構成を示す。 図中２４は直列入力信号端子、２５はクロック入力信号
端子、２８は並列出力信号、１０川まセレクタ、１０１
，１０２，１０３は夫々診断の対象となるＦＦ，１０５
は命令起動条件信号線、１０６は診断中表示フリップ・
フロップ、１０７は第１のマツチヤ、１０８はステップ
カウンタ、１０９はサンプル・ステップ・レジス夕、１
１０は第２のマツチャ、１１１はクロックカウンタ、１
１２はサンプル・クロツク・レジスタ、１１３はシフト
レジスタを表わす。第１図 第２図 第３図 第４図
Claims (1)
- １ 被診断論理装置の状態を読み出して診断する論理装
置診断回路において、上記被診断論理装置における各ク
ロツク信号に同期してシフト動作を行うようにシフト・
クロツク信号が与えられる複数ビツトよりなるシフト・
レジスタ、上記被診断論理装置を構成する素子群中の特
定素子出力を選択して上記シフト・レジスタに入力する
入力手段、診断実施指示後の上記被診断論理装置の命令
起動回数を計数する第一の計数手段、この第一の計数手
段の結果とあらかじめ設定してある第一の情報蓄積手段
とを比較する第一比較手段、第一比較手段が一致出力を
検出した時上記被診断論理装置内のクロツクを計数する
第二の計数手段、この第二の計数手段の結果とあらかじ
め設定してある第二の情報蓄積手段とを比較する第二比
較手段を設け、上記シフト・レジスタに対するシフトク
ロツク信号の供給に関して、少なくとも、上記第二の比
較手段が一致出力を検出後上記シフト・レジスタに対す
るシフトクロツク信号が停止されるように構成したこと
を特徴とする論理装置診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50063312A JPS6020706B2 (ja) | 1975-05-27 | 1975-05-27 | 論理装置診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50063312A JPS6020706B2 (ja) | 1975-05-27 | 1975-05-27 | 論理装置診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51139226A JPS51139226A (en) | 1976-12-01 |
| JPS6020706B2 true JPS6020706B2 (ja) | 1985-05-23 |
Family
ID=13225626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50063312A Expired JPS6020706B2 (ja) | 1975-05-27 | 1975-05-27 | 論理装置診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020706B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196205U (ja) * | 1987-06-05 | 1988-12-16 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629753A (en) * | 1979-08-20 | 1981-03-25 | Nec Corp | Shift bus control system |
-
1975
- 1975-05-27 JP JP50063312A patent/JPS6020706B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196205U (ja) * | 1987-06-05 | 1988-12-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51139226A (en) | 1976-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4167780A (en) | Data processing unit having scan-in and scan-out means | |
| JPS5833576B2 (ja) | 計算機システムの故障診断装置 | |
| JPS6020706B2 (ja) | 論理装置診断回路 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JP2820016B2 (ja) | 電子回路 | |
| KR100345673B1 (ko) | 자기 진단 가능한 집적 회로 | |
| JPS5892048A (ja) | トレ−サ | |
| SU1654822A1 (ru) | Логический анализатор | |
| SU1399706A1 (ru) | Устройство дл контрол и диагностики неисправностей | |
| SU1674255A2 (ru) | Запоминающее устройство | |
| SU1553980A1 (ru) | Устройство дл контрол логических блоков | |
| SU1437865A1 (ru) | Устройство дл контрол цифровых узлов | |
| SU1672415A1 (ru) | Система автоматического управлени и отладки на основе отображени тактограммы | |
| JPH077345B2 (ja) | 論理回路ブロックの自己診断回路 | |
| SU1005062A1 (ru) | Устройство дл исправлени последствий сбоев | |
| SU1543396A1 (ru) | Генератор испытательных последовательностей | |
| SU432538A1 (ru) | Устройство для решения задач сетевого планирования и управления | |
| SU1247898A2 (ru) | Устройство дл контрол цифровых блоков | |
| SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
| JPS62166442A (ja) | 故障診断方式 | |
| JPH0926807A (ja) | プログラマブルコントローラ | |
| JPS62165163A (ja) | 論理装置 | |
| JPH0330040A (ja) | 自己診断機能付メモリ回路 | |
| JPH01193942A (ja) | 信号処理回路の自己診断方式 | |
| JPH02128243A (ja) | 並列計算機のｃｐｕヒストリ回路 |