JPS5833576B2 - 計算機システムの故障診断装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電子計算機システムの故障診断装置、特に故障
診断用の専用バスを備えた改良された故障診断装置に関
する。

従来の故障診断装置は、電子計算機本来の機能を果たす
ために設けられているデータバスを利用して計算機シス
テム各部の状態を故障診断部に連絡するのが一般的であ
った。

第１図に例示したものは、上記データバスを利用した故
障診断装置を含む電子計算機の概要を示した一例である
。

第１図の具体的な構成を述べると、スクラッチパッドメ
モリ１は直接に主データバス６に接続されている。

またレジスタ群２，３はシフタ４および論理演算ユニッ
ト５を通じて間接的に主データバス６に接続されている
。

この主データバス６には、主メモリ７が書き込みデータ
レジスタ８を介して接続されている。

また主データバス６には故障診断部９が接続されている
。

ところで、第１図に示した主データバス６を利用した従
来の故障診断方式によれば、データを扱っている部分の
故障診断に対しては効率がよく十分に能力を発揮できる
。

しかし、制御用の順序回路などのように記憶素子と論理
素子とが複雑に組み合わされて１つの大きな機能を果た
している部分とか、成る大きなまとまった機能を果して
いる部分が極く僅かな出力信号しか持たない場合では、
計算機本来の機能を果たすための信号線だけを用いて効
率よく故障診断を行なうことは非常に困難なことであっ
た。

この問題点を解決すべく改良されたシステムが考えられ
る。

その−例として、電子計算機の制御回路の故障診断を効
率よく行なうために、診断の対象となる制御回路内の主
要フリップフロップと故障診断部との間に故障診断用の
信号線を設けるシステムがある。

また他の例として診断の対象である制御回路内の記憶素
子を故障診断モードのときにループ状に接続されるよう
に構成しておき、故障診断を容易に行なえるようにした
システム等がある。

第２図は上記の診断対象の制御回路内の主要フリップフ
ロップと故障診断部との間に故障診断用の信号線を設け
たシステムの具体例である。

第２図に示した故障診断システムでは、故障診断の対象
である回路２０は複数のパッケージ２ｌ−Ｌ２１−２．
・・・２１−ｎからなる。

そして例えばパツケ・−ジ２１−１内の回路は、複数個
のフリップフロップ２３と、この複数個のフリップフロ
ップ２３に入力信号を供給する組合せ回路２２として表
わすことができる。

パッケージ２１−２．・・・２１ｎも同様に複数のフリ
ップフロップと組合せ回路とよりなっているが図示して
いない。

そして、パッケージ２１−１．・・・２１−ｎの各々に
故障診断のための専用回路（以下、実施例にあわせてセ
レクタと記す）２４−１．・・・２４−ｎが設けられ、
夫々の入力端はフリップフロップ２３と接続されている
。

セレクタ２４−Ｌ・・・２４−ｎは、故障診断部２５か
ら与えられる選択制御線２６から供給された信号に応じ
てフリップフロップ２３の１個（又は出力線２７−１．
・・・２７−ｎが複数本の場合は１群）を選択する。

選択されたフリップフロップ２３の状態は、出力信号線
２７−Ｌ・・・２７−ｎを介して故障診断部２５に転送
される。

第３図は、上記した診断対象の制御回路２０内の記憶素
子２３が故障診断モードのときにループ状に接続される
ように構成したシステムの具体例である。

第２図の構成と異なる点を述べると、パッケージ２１−
１．・・・２１−ｎ内のすべてのフリップフロップ２３
の出力がループ状に接続されていること、およびこのル
ープは、故障診断部２５からクロックパルスが与えられ
る毎に１ビツトずつ内容がシフトされて故障診断部２５
に各フリップフロップ２３の状態が読み込まれるように
なっていること、である。

なお、第２図、第３図および後述する第４図で例示した
各々のパッケージ２１−１．・・・２１−ｎ内のフリッ
プフロップ２３および組合せ回路２２は説明の便宜上、
第２図、第３図および第４図のように表示した。

しかしながら、実際の回路は計算機の制御回路内などに
設けられる複数個のレジスタおよび前記レジスタに入力
信号を供給する組合せ回路を意味する。

その一般的に言って順序回路は第７図の如く表すことが
できる。

この順序回路は周知の回路でありレジスタ１００および
組合せ回路２００とによって構成されていて、レジスタ
１００の出力が再び組合せ回路２００の入力となるよう
に接続されている。

そして、第２図、第３図および第４図で示すフリップフ
ロップ２３はレジスタ１００の１ビツト、１ビット即ち
Ｒ１，Ｒ２゜・・・Ｒｎを意味する。

一方、組合せ回路２２は組合せ回路２００内に存在する
各種のゲート回路を意味する。

一般に、計算機の制御回路内などには第７図の順序回路
が複数個のパッケージ内に多数（少なくとも１個以上）
存在する。

実施例では第２図、第３図および第４図のように順序回
路に含まれるフリップフロップを中心に図示した。

その理由は、本発明の主目的が順序回路の内部状態を故
障診断用に表示する手段に関しているからである。

なお、第２図、第３図で例示した各々のパッケージ２１
−１．・・・２１−ｎ内のフリップフロップ２３の数は
図面上では４個であるが、通常は１個のパッケージ当り
十数側のフリップフロップが用いられていることが多く
、パッケージからの診断用出力線も数ビット乃至１０ビ
ット程度となることが多い。

しかしながら、第２図、第３図で例示した故障診断シス
テムは次のような欠点がある。

まず、第２図のシステムでは、故障診断部２５への入力
信号線２７−１．２７−２ 、・・・２７−ｎの数が多
くなることである。

最近の半導体技術の進歩により論理回路はどんどん高密
度化する傾向があるが、これに対してパッケージの入出
力ピン数は容易に増加し得ない。

現実の計算機の設計ではピン数により制限を受けること
が多い。

従って計算機全体をなるべく小さく効率よいものに設計
しようとする際に、入出力ピン数をなるべく減らすこと
は極めて重要な問題である。

又、故障診断部の中に、出力信号を選択するためのなん
らかの選択手段が必要となる。

第３図に示したシステムにおいては、故障診断部２５へ
の入力信号数は少ないが、通常モードでの動作とは別に
、故障診断モードでシフトレジスタとして働くような特
別なフリップフロップ２３を用いねばならない欠点があ
る。

又、各フリップフロップ２３の状態は１度に１ビツトず
つ定まった順序でしか読みとれないために、診断手段が
複雑になる欠点もある。

一方、市販されているＩＣには、セレクタの機能を持ち
、出力にオープンコレクタ回路又はトライステート回路
を持ってワイヤードオア構成又はバス構成を取り得るよ
うにしたものがある。

バス構成の欠点としてはその構成要素の１つの出力が短
絡した場合に、どの構成要素が故障しているのかを診断
する有効な方法がないことが指摘されている。

又、ワイヤードオア構成およびバス構成は、その構成要
素が多くなると配線等の浮遊容量が大きくなり、信号伝
播の遅延時間が大きくなるという欠点をも有していた。

前記欠点を具体的に説明すると第８図に示した如く、通
常の回路であれば点線の如く信号波形が立上り又は立下
る。

ところが、多数のパッケージを共通に接続するバス構成
またはワイヤードオア構成の場合は同図実線の如く信号
波形の立上り、立下りが非常に緩やかになってしまう欠
点が生じる。

従って本発明は、入出力ピン数が少なく、特別なフリッ
プフロップを必要としない改良された故障診断のための
専用バスを有し、安価、且つ動作が確実、迅速な計算機
システムの故障診断装置を提供することを目的とする。

この発明によれば、各パッケージに故障診断のための専
用回路（例えばセレクタ）を設け、各専用回路は各々の
パッケージ内の回路の内部状態を専用の診断用バスを介
して故障診断部に送ることにより、故障診断部は受入し
た内部信号によりパッケージ内の回路の故障診断を行な
うように構成した電子計算機システムの故障診断装置が
得られる。

第４図は本発明の故障診断方法に用いられる装置の実施
例を示したブロック図である。

第４図において、診断の対象となる制御回路２０は、第
２図に示した制御回路２０と同じものであり、各パッケ
ージ２１−１．２１−２．・・・２１−ｎ内に含まれる
故障診断用のセレクタ４１１．・・・４１ｎとの接続関
係も略同−であり、従って同一番号を付してその接続に
付いては省略する。

以下、図中において、セレクタ １−１．・・・４１−
ｎは夫々のパッケージ２１−１．・・・２１−ｎ内のフ
リップフロップ２３の出力を入力するように接続され、
更に、セレクタ４１−１．・・・４１−ｎは故障診断の
ため専用バス４３（以下診断バス４３と記す）を介して
故障診断部４２に接続されている。

このセレクタ４１１．・・・４１−ｎは、オープンコレ
クタ又はトライステート出力を持つもので、パッケージ
２１−１．・・・２１−ｎの診断用セレクタとして働き
、その出力は共通に接続される。

一方、故障診断部４２には、セレクタ４１−１゜・・・
４１−ｎを制御するための共通のセレクタ選択制御信号
線（複数）４４と、前記セレクタ４１−１゜・・・４１
−ｎ毎のイネイブル信号線（単数）４５−１゜・・・４
５−ｎがセレクタ４１−１．・・・４１−ｎに接続され
る。

したがって、故障診断部４２からセレフタ選択制御信号
並びにイネイブル信号が前記両信号線４４および４５−
Ｌ・・・４５−ｎに与えられることによって、所望のセ
レクタが選択的にイネイブルされて、そのセレクタの出
力が診断バス４３を通じて故障診断部４２にその状態が
送られる。

第４図に示した本発明の実施例において、セレクタ選択
制御線４４をセレクタ４１−１．・・・４１−ｎに対し
共通に接続していることは故障診断部４２の出力ピン数
を減らす効果がある。

また、イネイブル信号線４５−Ｌ・・・４５−ｎを各パ
ッケージ内のセレクタ４１１．・・・４１−ｎ毎に１本
だけ（コード化しないで）接続していることは、各パッ
ケージの診断のために要する入力ピン数を最小にする効
果がある。

セレクタ４１−１．・・・４１−ｎの共通出力線である
診断バス４３は、計算機システムの通常動作においては
全熱利用されないように設計され、また故障診断部４２
のクロックは、計算機システムの稼動中に用いられるク
ロックよりも格段に遅いものを採用する。

このように設計することにより、診断用バス４３がワイ
ヤードオア構成又はバス構成により数十枚程度の量のパ
ッケージ２１−１．・・・２１−ｎを共通に接続したと
しても、通常の計算機システムの動作の速度を制限する
要素とならないで済む。

故障診断部４２のクロックについて第９図および第１０
図を用いて記述する。

第９図ａは通常稼動時に用いられる電子計算機のクロッ
クパルスのタイミング図であり、第９図すはこの実施例
の故障診断部４２で用いるクロックパルスのタイミング
図である。

即ち、第９図から明らかなように、故障診断部４２は、
この例では通常のクロックの４分の１の速度で動作する
。

この様にして診断バス４３の信号伝播速度が第８図の実
線で示した如く通常の回路に比して格段に遅くても、被
診断回路の状態を正常に故障診断部４２へ読み取ること
ができる。

また、後述するように、故障診断時には第５図に示すよ
うに中央処理装置５３内の故障診断部４２の制御下にお
かれるので、被診断回路の状態も診断時には故障診断部
４２のクロック速度又はそれ以下の速度でしか変化しな
いので、故障診断用のバス４３を用いて被診断部の状態
を正しく読み取ることができる。

第９図のｂに示すクロックを得るために故障診断部４２
の中に第１０図に示したようなりロック発生回路が置か
れている。

このクロック発生回路は中央処理装置５３内で使われて
いるクロックａを受ける２個のＪ−にフリップフロップ
７１．７２を縦続接続し、Ｊ−にフリップフロップ７１
．７２のＱ出力およびクロックａの３個の論理積出力を
ＡＮＤゲート７３を介して得ることにより、故障診断部
４２で用いるクロックｂが作られる。

この第１０図の回路そのものは極く一般的な周知のＪ−
にフリップフロップを用いたカウントダウン回路であり
、これ以上の説明は省略する。

次に、第４図に示した本発明の故障診断装置の動作を説
明すると、複数個のパッケージ内の故障診断を行なう際
、まず故障診断部４２からのイネイブル信号によって診
断を行なうパッケージを選択し、そのパッケージ内のセ
レクタをイネイブルする。

更に故障診断部４２からのセレクタ選択制御信号によっ
てイネイブルしたセレクタを制御し、１つの内部信号を
診断バス４３を介して前記故障診断部４２に送る。

この結果、故障診断部４２においては容易に故障診断を
行なうことができる。

この故障診断部４２としては公知のものが利用できる。

このように、診断バス４３を故障診断専用バスとするこ
とによって、このバス４３自身ならびにセレクタ４１−
１．・・・４１−ｎが故障したとしても計算機システム
の通常の動作はなんらの影響を受けない効果が得られる
。

診断バス４３が正しく働かなければならないのは故障診
断時であるが、セレクタ４１−１．・・・４１−ｎ又は
バス４３という系と診断対象となる計算機システムとに
互いに独立した２つの故障が同時に発生する確率は極め
て小さいので、このケースは除外して考えることができ
る。

しかしこの診断バス４３の故障が検知されずに放置され
たならば、やがていつか計算機システムの通常の動作に
使用している部分の故障が発生することになり、その故
障診断を行なうとした際に、診断バス４３およびセレク
タ４１−１゜・・・４１−ｎの故障のために故障診断が
まったくできないことになる。

この問題に対しては、診断バス４３の定期的検査を行な
うことによって解決できる。

即ち、例えば電源投入時に、イニシャライズ又はマイク
ロプログラムのローディングを行なう際に、併せて診所
用バス４３の動作を確認することにより、この問題が解
決できる。

第５図は診断用バス４３の動作確認を実施するもので、
具体的には本発明を実施した計算機システムのブロック
図である。

この計算機システムは、コンソール５１およびその内部
制御用のマイクロプロセッサ５２と、第４図で示した本
発明を実施した中央処理装置５３と、周辺装置５４と接
続されるチャンネル装置５５と、メインメモリ５６と、
システム制御装置５７とから構成される。

中央処理装置５３はマイクロプログラムを格納するコン
トロールストレージ（Ｃ８）および第４図で示した故障
診断部４２を持っており、前記故障診断部４２およびこ
れと専用インターフェース５８で結ばれたコンソール５
１の指定によりＣ８内にコンソール５１から読み出した
マイクロプログラムをロードできるようになっている。

コンソール５１はマイクロプロセッサ５２で制御されて
いるので、コンソールとしての働きの他に、故障診断時
の主制御機能とかマイクロプログラムのローディングを
併せて行なうことができる。

前記故障診断バス４３の動作確認も、こうした仕事の１
つとして容易に追加できる。

そのフローチャートを第６図に示す。

この第６図のフローチャートを参照して上記のマイクロ
プログラムのローディングと本発明の故障診断バス４３
の動作確認に付いて次子に述べる。

まず、電源投入後、ステップ１（６１）によりマイクロ
プロセッサ５２の自己チェックを行なう。

次に、ステップ２ （６２）により故障診断部４２のチ
ェックを行なう。

次にステップ３ （６３）により診断バス４３の動作確
認を行なう処理が実行される。

そして、ステップ３ （６３）の診断バス４３の動作確
認の結果により診断バス４３に異常が見付かった場合と
、異常がなかった場合とが判断される。

もし、診断バス４３に異常があった場合には、ステップ
４ （６４）により診断バス４３の異常につき、その事
実をコンソール５１に表示すると共に、計算機システム
は故障ではないので次の業務を続行するように移る。

次にステップ５ （６５）により中央処理装置５３のマ
イクロプログラムのローディング処理が行なわれる。

なお、診断バス４３に異常がなければステップ３から前
記ステップ５を実行する。

次にステップ６ （６６）により通常計算機システムの
稼動時のコンソール５１のマイクロプログラムのローデ
ィングを行なわれる。

最後に、ステップ７（６７）により第５図に示した計算
機システム全体をスタートさせるための処理が行なわれ
る。

ここで、ステップ３およびステップ４が本発明に係る診
断バス４３のテストのために新たに追加された機能であ
る。

これにより電源投入の度毎に診断バス４３の動作確認が
行なわれることになる。

よって、ある時点でバス４３の故障が検出されたとする
と、オペレータに対し「故障診断のバスに故障が検出さ
れたので保守担当員に知らせよ。

但し計算機システムは正常に稼動できるので、このま＼
業務を実行せよ。

」という主旨のメツセージがコンソール５１上に表示さ
れる。

診断バス４３に故障が生じた場合は、こうして業務を引
き続き実行する一方、保守担当員は計算機システムの稼
動スケジュールの空き時間を見つけて予定を立てて診断
バス４３の故障修理を行なう。

従ってこの発明によれば、不意に起った故障のため計算
機システムが処理すべき業務が止まってしまっている状
態での故障修理ではなく、予定された行動としての故障
修理として予め準備できるので、時間的にも余裕を持っ
て故障修理を行なうことができる。

以上述べた実施例は、制御回路に適用した電子計算機シ
ステムの故障診断装置を対象としたが、データバスの中
でも故障診断部４２から論理的に遠い位置にあるレジス
タ、データバス等も対象にし得ることは言うまでもない
。

又、複数のフリップフロップを使用した制御回路を例示
したが、入力信号数に比較して出力信号数が極端に少な
い組合せ回路の故障診断は通常よりさらに困難になるの
で、この場合は中間の組合せ回路出力を診断バスに接続
すると良い結果が得られる。

以上のようにこの発明による電子計算機システムの故障
診断装置は、改良された新しい故障診断のための専用バ
スを採用したもので、まず故障診断部のパッケージの入
出力ピンの数が従来より減少できるとともに特別なタイ
プのフリップフロップを用いて電子計算機を設計する必
要がなくなる。

又、複数のセレクタと故障診断部とが共通した一本の診
断バスで接続されるので安価である。

又、故障診断バスはワイヤードオア構成又はバス構成を
使用して接続されているにもか＼わらず、マイクロプロ
セッサを使用して診断バスの動作確認を行ない、たとえ
異常が発生したとしても計算機システム全体は停止する
ことなく次の処理に進むことができる。

従って計算機システムの処理速度は低下せず、しかもワ
イヤードオア構成等における問題点を間接的ではあるが
克服することが可能となる。

また、本発明の故障診断においては、故障診断の目的で
計算機に追加されるハードウェアの配置の規則性が高く
なり、従って、設計担当にとってもそのハードウェアを
容易に設計できるようになり、信頼性の高い計算機の故
障診断装置を提供できる。

【図面の簡単な説明】

第１図は従来の計算機システムのデータバス部を利用し
た故障診断システムの構成を示すブロック図、第２図お
よび第３図は故障診断の対象となる複数個のパッケージ
より構成する回路の従来の故障診断装置を示すブロック
図、第４図は本発明に係る故障診断装置を示すブロック
図、第５図は本発明の故障診断バスの異常を検出するの
に適した計算機システムのブロック図、第６図は本発明
のマイクロプログラムのローディングおよび故障診断バ
スの動作確認のための手順を示したフローチャート図、
第７図は組合せ回路およびフリップフロップについて示
した周知の順序回路のブロック図、第８図は従来の信号
伝播の遅延時間が大きくなる欠点を具体的に説明した波
形図、第９図は故障診断部のクロックが計算機システム
の稼動中に用いられるクロックよりも格段に遅いクロッ
クであることを示すタイミング図、第１０図は遅いクロ
ック信号を得るために一般的に用いられているカウント
ダウン回路を示すブ爾ツク図である。 ４１−１〜４１−ｎ・・・・・・セレクタ、４２・−・
・・・故障診断部、４３・・・・・・診断バス、４４・
・・・・・選択制御信号線、４５−１〜４５−ｎ・・・
・・イネイブル信号線。

Claims (1)

1. 【特許請求の範囲】 １ 複数個のパッケージにより構成された回路を故樟診
   断の対象とし、前記回路の内部状態を示す状態信号に基
   づいて、故樟診断を行なう故障診断装置を含み、且つ前
   記複数個のパッケージを含む電子計算機において、前記
   複数個のパッケージ内の各々に設けられている故障診断
   のための専用回路と、この複数個の専用回路からの出力
   が共通に接続されている故障診断専用のバスと、前記故
   障診断装置の制御により選択したパッケージ内の専用回
   路から特定の内部信号を前記診断バスに出力する手段と
   を有し、前記診断バスを介して内部状態を読み取り、前
   記回路の故障診断を行なうことを特徴とする計算機シス
   テムの故障診断装置。 ２、特許請求の範囲第１項記載の故障診断装置において
   、複数個のパッケージ内の各々に設けられている故障診
   断のための専用回路は複数のセレクタによって構成され
   、この複数個のセレクタにはセレクタの１つをイネーブ
   ルするための複数のイネーブル信号と、イネーブルした
   セレクタから特定の内部信号を診断バスへ出力するため
   の共通の選択制御信号とが、故障診断部から供給するこ
   とを特徴とする計算機システムの故障診断装置。 ３ 特許請求の範囲第１項記載の故障診断装置において
   、前記バスは、計算機システムの正常な稼動時に使用さ
   れないように構成された故障診断のための専用バスであ
   ることを特徴とする計算機システムの故障診断装置。 ４ 特許請求の範囲第１項記載の故障診断装置において
   、故障診断部のクロックは計算機システム内のクロック
   より遅く設定されていることを特徴とする計算機システ
   ムの故障診断装置。 ５ 特許請求の範囲第１項記載の故障診断装置において
   、前記バスの動作確認が計算機システムの電源投入毎あ
   るいはシステムのイニシャライズ処理毎あるいは計算機
   システム内のコントロールストレージにマイクロプログ
   ラムをローディングする毎に行なわれることを特徴とす
   る計算機システムの故障診断装置。 ６ 特許請求の範囲第５項記載の故障診断装置において
   、前記バスの動作確認を行なった結果、故障が検出され
   たならば故障診断専用部分における異常発生の表示を行
   なうと共に、計算機システムは異常が検出されたことに
   かかわりなく処理を続けることを特徴とする計算機シス
   テムの故障診断装置。 ７ 特許請求の範囲第６項記載の故障診断装置において
   、計算機システム内の故障診断を含む中央処理装置とコ
   ンソールとが専用のインタフェースによって接続されて
   おり、前記バスの動作確認の結果、異常が検出されると
   、前記インタフェースを介して前記コンソールに異常の
   表示を行なうことを特徴とする計算機システムの故障診
   断装置。