CN112997089A - 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法 - Google Patents

扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法 Download PDF

Info

Publication number
CN112997089A
CN112997089A CN201880096567.XA CN201880096567A CN112997089A CN 112997089 A CN112997089 A CN 112997089A CN 201880096567 A CN201880096567 A CN 201880096567A CN 112997089 A CN112997089 A CN 112997089A
Authority
CN
China
Prior art keywords
jtag controller
scan chain
extended
controller
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880096567.XA
Other languages
English (en)
Inventor
U·珀斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commsolid GmbH
Original Assignee
Commsolid GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commsolid GmbH filed Critical Commsolid GmbH
Publication of CN112997089A publication Critical patent/CN112997089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了基于扩展联合测试行动组的控制器及使用该扩展联合测试行动组的控制器进行功能调试的方法。本发明的目的是降低功耗(动态和泄漏)，但同时提供测试和调试程序的相同功能，这将通过扩展联合测试行动组(JTAG)控制器解决，用于测试集成电路(IC)寄存器的触发器使用用于测试包括至少一个扫描链的IC上的扫描基础设施的设计，其中，外部调试器通过JTAG控制器连接到扫描基础结构的可测性设计，该JTAG控制器由调试控制器扩展，然而，从扫描链的输出到扫描链的输入多路复用器形成反馈回路，该输入多路复用器根据扩展JTAG控制器激活。

Description

扩展JTAG控制器和使用扩展JTAG控制器进行功能调试的方法
本发明公开了一种基于扩展联合测试行动组的控制器及使用该扩展联合测试行动组的控制器进行功能调试的方法。
现代数字集成电路由基于联合测试行动组(JTAG)的基础结构组成，用于功能调试，即所有寄存器都可以读写，这些寄存器连接到IC的内部总线。图1说明了如何通过JTAG控制器将外部调试器连接到内部寄存器。缺点是并非所有寄存器都可以通过这种方式读写，例如内部状态机寄存器。另一个缺点是，如果总线被阻塞或处于死锁阶段，则无论如何都无法读取或写入寄存器。
每个集成电路(IC)都需要可测性设计(DfT)结构来进行生产测试，以确保生产的IC的全部功能。因此，可测性设计包括向硬件产品设计添加可测试性功能的IC设计技术。增加的功能使开发制造测试和将该测试应用到设计的硬件变得更容易。制造测试的目的是验证产品硬件不包含可能对产品的正确功能产生不利影响的制造缺陷。测试可以应用于硬件制造流程中的几个步骤，也可以用于客户环境中的硬件维护。测试通常由测试程序驱动，用于发现和指示存在的缺陷(即测试失败)，测试可以记录有关遇到的测试失败性质的诊断信息。诊断信息可用于定位故障源。换句话说，将来自良好电路的向量(模式)的响应与来自被测设备(DUT)的向量(使用相同模式)的响应进行比较。如果响应相同或匹配，则电路良好。否则，电路的制造就不符合预期。
可测性设计的一部分是扫描测试，另一部分是内建自测试(BIST)——内存和/或逻辑的内置自测试。在扫描测试中，测试IC子部件的每个触发器之间的简单连接。图2显示了这样一个结构。在扫描测试中，设计中的寄存器(触发器或锁存器)连接在一个或多个扫描链中，用于访问IC的内部节点。扫描链或扫描结构是用于可测性设计的技术。测试模式通过扫描链移入，功能时钟信号在“捕获周期”期间被脉冲化以测试电路，然后将结果移出芯片输出引脚并与预期的“良好机器”结果进行比较。除了对制造“通过/不通过”测试有用外，扫描链还可用于“调试”芯片设计。在这种情况下，芯片在正常的“功能模式”下运行(例如，计算机或移动电话芯片可以执行汇编语言指令)。在任何时候，芯片时钟可以停止，并将芯片重新配置到“测试模式”。此时，可以使用扫描链将完整的内部状态转储或设置为任何所需的值。扫描辅助调试的另一种用法是在初始状态下扫描所有内存元素，然后返回功能模式以执行系统调试。优点是无需经过许多时钟周期即可使系统进入已知状态。因此，常规的可测性设计结构提供了多个扫描链，这些扫描链由IC的串行连接寄存器组成。因此，基于JTAG的可测性设计控制器是测试程序设计的核心。
本发明的挑战是使所有寄存器对外部调试器可见，这些寄存器没有连接到内部总线。还必须保证所有寄存器都可以读取或写入。另一方面，由电池供电的低功耗设备需要非常低的功耗。这意味着IC应该具有尽可能少的门数，因为门数越少意味着功耗越小。满足功能调试要求的附加硬件应具有尽可能少的门，以免增加静态和动态功耗。
因此，本发明的目的是降低功耗(动态和泄漏)，但同时提供测试和调试过程的相同功能。
本发明的目的将通过扩展联合测试行动组(JTAG)控制器来解决，该扩展联合测试行动组控制器通过使用集成电路(IC)上的扫描基础结构的可测性设计，测试集成电路(IC)中寄存器的触发器，所述集成电路(IC)包括至少一个扫描链，其中，调试器通过由调试控制器扩展的JTAG控制器连接到扫描基础结构的可测性设计，然而，从扫描链的输出到扫描链的输入多路复用器形成反馈回路，并且根据扩展JTAG控制器激活扫描链以直接测试其功能。扫描链由包含触发器的寄存器构成。
通过将基础结构的可测性设计与基础结构的调试相结合，可以节省集成电路的门电路，使外部调试器可以访问集成电路的所有寄存器，以及降低功耗。外部调试器可以访问所有内部寄存器，这是因为不再需要通过内部总线访问寄存器。因此，由于内部总线被阻塞或处于死锁状态而导致的IC内部寄存器无法读写的问题，将不再存在。
在本发明的一个实施例中，所有扫描链都具有相同数量的触发器。这样做的优点是，到下一扫描链的改变可以由移位时钟脉冲的数量来控制，这对于所有扫描链都是相同的。当所选择的扫描链中的触发器的状态被传输到带有插入调试控制器的扩展JTAG控制器时，其他扫描链中的触发器的状态被分别反馈到这些扫描链的输入多路复用器。因此，如果由扩展JTAG控制器选择并激活扫描链，则这些状态将得以保存，并且可以进行调试。
在本发明的另一实施例中，如果一个扫描链中的触发器的数量不同于其它扫描链，则在该扫描链中插入虚拟触发器。必须平衡每次扫描的触发器数量。如果触发器的数量不平衡，也就是说如果一个链的触发器较少，则需要插入虚拟触发器以满足要求。如果触发器数量不平衡，本发明将不起作用。
在本发明的另一实施例中，扫描链的输出连接到输出多路复用器，该输出多路复用器将扫描链的输出传输到扩展JTAG控制器。这用于将所选扫描链的触发器内容馈送到JTAG控制器。
在本发明的另一个实施例中，外部调试器监控IC的触发器状态，并通过扩展JTAG控制器替换触发器状态。JTAG控制器和外部调试器将监控扫描链的输出。在调试模式下，监控到的触发器状态或触发器状态可以用新值代替。这样做的优点是支持调试器的读取/修改操作。
在另一优选实施例中，扩展JTAG控制器包括事件触发器。根据本发明，事件是JTAG控制器中的周期计数器/计时器。如果达到编程的周期计数器值/计时器值，则生成事件。如果事件发生，JTAG控制器将切换到可测性设计模式并停止所有时钟，这意味着系统停止。此时系统可以进行调试。如果上述事件发生，JTAG控制器也可以将所有寄存器状态转移到外部或内部存储器。
在本发明的扩展JTAG控制器的另一实施例中，指定扫描链的最后一个触发器被设计为硬件断点。这个扫描链在JTAG控制器的设计过程中进行指定。为此，设置扫描链的输出多路复用器，以便将指定扫描链的最后一个触发器切换到JTAG控制器。原则上，可以将链的所有最后的触发器作为一个事件使用。因此，JTAG控制器中需要一个额外的寄存器来定义事件的极性。硬件断点用作上述定义的事件。
总之，JTAG控制器通过两个附加功能进行扩展：一种周期计数器/计时器，使集成电路在一定的时间/时钟内自动运行。与单独为每个扫描链编程每个时钟周期相比，这可以提供更好的调试效果，并且速度更快。其次，硬件断点是扫描链的最后一个寄存器。相应的寄存器通过输出多路复用器定义。这需要在JTAG控制器中有一个附加寄存器，该寄存器定义事件的极性，即寄存器的高电平或低电平是否有效。
这些扩展必须在JTAG控制器(OP代码)中定义并必须实现。
本发明的目的还包括通过使用本发明的扩展联合行动组(JTAG)对IC的寄存器进行功能调试的方法，其中在调试模式下
-选定的扫描链连接到JTAG控制器，
-JTAG控制器监控选定的扫描链，
-JTAG控制器控制输出多路复用器和所选定的扫描链的相应输入多路复用器，所述输出多路复用器用于复用所连接的扫描链的输出，而
-JTAG控制器控制移位时钟周期的数量，以及
-所选定的扫描链可以由JTAG控制器修改，而所选定的扫描链从JTAG控制器反馈给该选定的扫描链的输入多路复用器，
-同时将IC的所有其他扫描链设置为环回模式。
在本发明方法的一个实施例中，对外部调试器未监控到的扫描链的触发器进行反馈，因此处于环回模式。这使得扩展JTAG控制器的硬件设计不那么复杂。扩展JTAG控制器为所有扫描链生成时钟脉冲数。如果环回不在，由于没有选定的链的内容丢失，或者剩余链的时钟控制硬件过于复杂，设备状态将会破坏，即每个扫描链需要自己的时钟脉冲发生器。
在本发明方法的另一实施例中，如果外部调试器正在访问所述扫描链，则JTAG控制器切换到下一扫描链。如果外部调试器正在访问控制器，则可以将其切换到另一个扫描链。外部调试器具有选择哪个扫描链的控件。通常，调试器可以读取所有扫描链。这个构思是获取所有触发器的内容，这使得在调试器中具有完整的设计状态，这对于调试事件确实很有帮助。调试器可以通过从一个扫描链切换到另一个扫描链并转移内容来读取每个扫描链。这当然会花费时间，但是如果调试器足够智能，则只需读取必要的扫描链。
在本发明方法的另一实施例中，如果扩展JTAG控制器处于可测性设计模式中，则JTAG控制器控制输入多路复用器，而默认值通过扫描链进行路由。扫描链的输入多路复用器具有三个输入端，第一个用于可测性设计，第二个用于环回，第三个用于监控器/设置寄存器内容。当JTAG控制器处于功能模式时，扫描链的输入多路复用器将设置为环回。JTAG控制器在测试模式和功能模式下控制此输入多路复用器。输入多路复用器的默认设置是用于测试的设计。JTAG控制器可以将输入多路复用器设置为功能模式，以实现环回模式以及监控/设置寄存器内容模式。
将使用示例性实施例更详细地解释本发明。
附图显示
图1 IC中共同联合测试行动组的基础结构(现有技术)；
图2IC中测试结构的常规设计(现有技术)；
图3本发明中用于测试和调试扩展JTAG控制器的合并基础结构；
图4基于本发明的扩展JTAG控制器，在扫描链中插入反馈环；
图5IC内的JTAG控制器的详细示意图。
图3示出了本发明的扩展JTAG控制器1，其中外部调试器12通过JTAG控制器连接到扫描基础结构的可测性设计，JTAG控制器1由调试控制器11扩展。扫描基础结构的可测性设计与调试基础结构合并在一起，以节省IC 3的门电路，同时使外部调试器12可以访问IC 3的所有寄存器2，从而降低功耗。
外部调试器12可访问所有内部寄存器2，一方面无需访问内部总线，另一方面无需增加功耗。如果内部总线被阻塞或处于死锁状态，这无关紧要，因为所有寄存器2都可以通过扫描链5读写。
图4显示了扫描链5中插入的反馈回路10。模块2表示由n个触发器组成的寄存器。图4显示了两个寄存器，其中n+m连接到一个扫描链。为了保存该扫描链的所有触发器的内容，必须进行环回。每个扫描链5具有相同数量的触发器6。如果不是这种情况，则将插入虚拟触发器7，以便在每个扫描链5中具有相同数量的触发器。原因是，在调试模式中，未选定的扫描链5将其内容移回反馈回路10中进行保存，直到这些扫描链5也进行调试为止。在调试模式中，所选定的扫描链5的内容将通过合并的扩展JTAG控制器1进行移动并反馈。可以在控制器中监控或替换扫描链5的内容。
图5示出了本发明中IC 3内部的JTAG控制器1的详细示意图。利用常规的JTAG控制器进行可测性设计任务和功能调试，可以通过减少IC 3中的门数来降低功耗。
用于测试/调试控制器的合并联合测试行动组(JTAG)设计满足IEEE1149.1标准(边界扫描)和IEEE1500标准(核心封装测试)的要求。
因此，可测性设计(DfT)的功能集与标准DfT控件相同。可测性设计模式中的调试功能集控制输入多路复用器(imux’s)，而默认值是通过扫描链输入进行路由。在调试模式下，选定的扫描链连接到控制器，该控制器控制所连接的扫描链的输出多路复用器(omux)和链的相应输入多路复用器(imux)。JTAG控制器将所有其他扫描链设置为环回模式，并控制移位时钟周期数。
为了实现新的扩展JTAG控制器和使用扩展JTAG控制器进行功能调试的方法，需要新的JTAG OP代码用于调试模式、输入多路复用器控制、输出多路复用器控制、时钟网络的移位值和移位控制以及移位内容的监控和替换。
本发明的优点是不需要额外的硬件来读取和/或修改所有寄存器。使用这种新方法，可以记录所有寄存器，这是现有技术所无法做到的。在现有技术中，所有符合调试条件的寄存器必须连接到内部总线，以便调试控制器可以访问。本发明依赖于现有的可测性设计(DfT)结构，并且只需要对组合JTAG/调试控制器、输入和输出多路复用器以及多路复用器和时钟周期的控制逻辑添加额外的OP代码。与通过总线访问每个寄存器的现有技术相比，这种方法的硬件成本非常低。
附图标记
1 扩展联合行动组(JTAG)控制器
2 模块，寄存器
3 集成电路(IC)
4 基础结构的可测性设计
5 扫描链
6 触发器
61 扫描链的最后触发器
7 虚拟触发器
8 输出多路复用器
9 输入多路复用器
10 反馈回路，环回
11 调试控制器
12 外部调试器

Claims (11)

1.扩展联合测试行动组(JTAG)控制器(1)，通过使用集成电路(IC)(3)上的扫描基础结构的可测性设计(4)，测试集成电路(IC)(3)中寄存器(2)的触发器(6)，IC(3)包括至少一个扫描链(5)，其中，外部调试器(12)通过JTAG控制器连接到扫描基础结构的可测性设计(4)，JTAG控制器(1)由调试控制器(11)扩展，然而，从扫描链的输出到扫描链(5)的输入多路复用器(9)形成反馈回路(10)，所述输入多路复用器(9)根据扩展JTAG控制器(1)激活以直接测试其功能。
2.根据权利要求1所述的扩展JTAG控制器(1)，其中，所有扫描链(5)具有相同数量的触发器(6)。
3.根据权利要求1或2所述的扩展JTAG控制器，其中，如果一个扫描链(5)中的触发器(6)的数量不同于其他扫描链(5)，则在该扫描链(5)中插入虚拟触发器(7)。
4.根据权利要求1所述的扩展JTAG控制器，其中扫描链(5)的输出连接到输出多路复用器(8)，该输出多路复用器(8)将扫描链(5)的输出传输到扩展JTAG控制器(1)。
5.根据上述任一权利要求所述的扩展JTAG控制器(1)，其中外部调试器(12)监控IC(3)的触发器(6)状态，并通过扩展JTAG控制器(1)替换触发器(6)的状态。
6.根据上述任一权利要求所述的扩展JTAG控制器(1)，其中所述扩展JTAG控制器(1)包括事件触发器。
7.根据上述任一权利要求所述的扩展JTAG控制器(1)，其中将指定的扫描链(5)的最后触发器(61)设计为硬件断点。
8.使用根据权利要求1至7所述的扩展联合行动组(JTAG)控制器(1)对IC的寄存器进行功能调试的方法，其中，在调试模式下
-选定的扫描链(5)连接到JTAG控制器，
-JTAG控制器监控选定的扫描链(5)，
-JTAG控制器控制输出多路复用器(8)和所选定的扫描链(5)的相应输入多路复用器(9)，所述输出多路复用器用于复用所连接的扫描链(5)的输出，而
-JTAG控制器控制移位时钟周期的数量，以及
-选定的扫描链(5)由JTAG控制器修改，而该选定的扫描链(5)从JTAG控制器反馈(10)到该选定的扫描链(5)的输入多路复用器(9)
-同时将IC的所有其他的扫描链(5)设置为环回模式。
9.根据权利要求8所述的对IC(5)的寄存器(2)进行功能调试的方法，其中在环回模式中，触发器状态分别反馈给扫描链(5)的输入多路复用器(9)。
10.根据权利要求8所述的对IC的寄存器进行功能调试的方法，其中，如果外部调试器(12)正在访问所述扫描链(5)，则JTAG控制器切换到下一个扫描链(5)。
11.根据权利要求8至10中任一项所述的对IC的寄存器进行功能调试的方法，其中在测试模式的设计中，JTAG控制器控制输入多路复用器(9)，而默认值通过扫描链进行路由。
CN201880096567.XA 2018-08-22 2018-08-22 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法 Pending CN112997089A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2018/072645 WO2020038571A1 (en) 2018-08-22 2018-08-22 Extended jtag controller and method for functional debugging using the extended jtag controller

Publications (1)

Publication Number Publication Date
CN112997089A true CN112997089A (zh) 2021-06-18

Family

ID=63579306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880096567.XA Pending CN112997089A (zh) 2018-08-22 2018-08-22 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法

Country Status (3)

Country Link
US (1) US11519961B2 (zh)
CN (1) CN112997089A (zh)
WO (1) WO2020038571A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585486A (zh) * 2018-08-22 2021-03-30 康姆索利德有限责任公司 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
US11687147B1 (en) * 2020-09-18 2023-06-27 Marvell Asia Pte, Ltd. Reducing leakage power in low-power mode of an integrated circuit device
US11740288B1 (en) * 2021-06-02 2023-08-29 Synopsys, Inc. Localization of multiple scan chain defects per scan chain
CN113676946B (zh) * 2021-10-21 2022-02-11 湖南欧智通科技有限公司 一种可扩展复用的wifi模组自动化测试系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266793B1 (en) * 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
US20060156099A1 (en) * 2004-12-16 2006-07-13 Sweet James D Method and system of using a single EJTAG interface for multiple tap controllers
US20080092002A1 (en) * 2006-10-13 2008-04-17 Nec Electronics Corporation Semiconductor integrated circuit and control method thereof
CN101719088A (zh) * 2009-11-23 2010-06-02 北京龙芯中科技术服务中心有限公司 一种对处理器芯片进行在线检测的装置和方法
KR20130046615A (ko) * 2011-10-28 2013-05-08 주식회사 이노와이어리스 스위칭 바운더리 스캔 테스트 장치
CN106646203A (zh) * 2016-12-16 2017-05-10 北京航空航天大学 一种防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574733A (en) * 1995-07-25 1996-11-12 Intel Corporation Scan-based built-in self test (BIST) with automatic reseeding of pattern generator
US6662327B1 (en) * 1998-05-13 2003-12-09 Janusz Rajski Method for clustered test pattern generation
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
US7191373B2 (en) * 2001-03-01 2007-03-13 Syntest Technologies, Inc. Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
US7644333B2 (en) * 2001-12-18 2010-01-05 Christopher John Hill Restartable logic BIST controller
JP2007003423A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 半導体集積回路およびその制御方法
US7870448B2 (en) * 2007-12-18 2011-01-11 International Business Machines Corporation In system diagnostics through scan matrix
US8566656B2 (en) * 2009-12-22 2013-10-22 Nxp B.V. Testing circuit and method
US8933447B1 (en) * 2010-05-12 2015-01-13 Xilinx, Inc. Method and apparatus for programmable device testing in stacked die applications
US8914689B2 (en) * 2012-09-14 2014-12-16 Cadence Design Systems, Inc. Controlled toggle rate of non-test signals during modular scan testing of an integrated circuit
US20160349320A1 (en) * 2015-05-26 2016-12-01 Qualcomm Incorporated Remote bus wrapper for testing remote cores using automatic test pattern generation and other techniques
US9766289B2 (en) * 2015-10-06 2017-09-19 Nxp Usa, Inc. LBIST debug controller
US10429441B2 (en) * 2017-05-24 2019-10-01 Qualcomm Incorporated Efficient test architecture for multi-die chips
EP3428665B1 (en) * 2017-07-11 2020-03-25 Nxp B.V. Fault detection in registers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266793B1 (en) * 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
US20060156099A1 (en) * 2004-12-16 2006-07-13 Sweet James D Method and system of using a single EJTAG interface for multiple tap controllers
US20080092002A1 (en) * 2006-10-13 2008-04-17 Nec Electronics Corporation Semiconductor integrated circuit and control method thereof
CN101719088A (zh) * 2009-11-23 2010-06-02 北京龙芯中科技术服务中心有限公司 一种对处理器芯片进行在线检测的装置和方法
KR20130046615A (ko) * 2011-10-28 2013-05-08 주식회사 이노와이어리스 스위칭 바운더리 스캔 테스트 장치
CN106646203A (zh) * 2016-12-16 2017-05-10 北京航空航天大学 一种防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GUO JIAN-MIN 等: "A functional enhancement methodology to JTAG controller in complex SOC", 《INTERNATIONAL CONFERENCE ON COMPUTER SCIENCE $ EDUCATION》 *

Also Published As

Publication number Publication date
US20220120809A1 (en) 2022-04-21
WO2020038571A1 (en) 2020-02-27
US11519961B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
JP5373403B2 (ja) データ処理システムを試験するための方法および装置
EP1183544B1 (en) System-on-a-chip with a reprogrammable tester, debugger, and bus monitor
US5708773A (en) JTAG interface system for communicating with compliant and non-compliant JTAG devices
Riley et al. Cell broadband engine debugging for unknown events
KR100267096B1 (ko) 디버그 및 제조 테스트 목적을 위한 적응적 스캔 체인
CN112997089A (zh) 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法
US7870448B2 (en) In system diagnostics through scan matrix
KR100217535B1 (ko) 이벤트 한정 검사 아키텍춰
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US20120011411A1 (en) On-chip service processor
US7702980B2 (en) Scan-load-based dynamic scan configuration
US7076708B2 (en) Method and apparatus for diagnosis and behavior modification of an embedded microcontroller
CN112585486A (zh) 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
JP4491174B2 (ja) アクセス制御装置及び試験方法
EP3367113A1 (en) Extended jtag controller and method for functional debugging using the extended jtag controller
Bushard et al. DFT of the Cell Processor and its Impact on EDA Test Softwar
JP2013242746A (ja) 故障検出システムと方法並びに半導体装置
EP3367114A1 (en) Extended jtag controller and method for functional reset using the extended jtag controller
US20070032999A1 (en) System and method for emulating hardware failures and method of testing system software incorporating the same
US8429615B2 (en) Semiconductor integrated circuit
KR100217536B1 (ko) 이벤트 한정 검사 방법 및 회로
JP2005190112A (ja) マイクロコンピュータ及びそのデバッグ方法
Rettig Verification of a Parameterizable JTAG Driver Module
Sguigna JTAG/Boundary Scan for Built-In Test
Kothe et al. A multi-purpose concept for SoC self test including diagnostic features

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination