JPS62219026A - レジスタフアイル制御方式 - Google Patents
レジスタフアイル制御方式Info
- Publication number
- JPS62219026A JPS62219026A JP61061622A JP6162286A JPS62219026A JP S62219026 A JPS62219026 A JP S62219026A JP 61061622 A JP61061622 A JP 61061622A JP 6162286 A JP6162286 A JP 6162286A JP S62219026 A JPS62219026 A JP S62219026A
- Authority
- JP
- Japan
- Prior art keywords
- register file
- register
- address
- counter
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はレジスタファイル制御方式に関し、特にシフト
動作を行わせるレジスタファイル制御方式に関する。
動作を行わせるレジスタファイル制御方式に関する。
先夏且韮
従来、この種のレジスタファイルは、複数のレジスタフ
ァイルＬＳＩ（大規模集積回路）により構成されており
、各レジスタファイルし８１には夫々カウンタを有し、
各レジスタにシフト動作を行わせる時にこのカウンタに
よりリードアドレスとライトアドレスとを供給していた
。
ァイルＬＳＩ（大規模集積回路）により構成されており
、各レジスタファイルし８１には夫々カウンタを有し、
各レジスタにシフト動作を行わせる時にこのカウンタに
よりリードアドレスとライトアドレスとを供給していた
。
自装置内、の内部状態を外部装置に読み出すための方式
としてシフト動作があり、このシフト動作とは、レジス
タ全てを直列に接続しておき、読み出し時にはそれらの
レジスタをシフトレジスタとして動作させて、１クロツ
クに１ビツトずつ内部状態を読み出すものである。レジ
スタファイルのシフト動作は、カウンタにより供給され
るリードアドレスとライトアドレスとを同じにし、リー
ドデータを次のレジスタのライトデータとすることによ
り行っている。
としてシフト動作があり、このシフト動作とは、レジス
タ全てを直列に接続しておき、読み出し時にはそれらの
レジスタをシフトレジスタとして動作させて、１クロツ
クに１ビツトずつ内部状態を読み出すものである。レジ
スタファイルのシフト動作は、カウンタにより供給され
るリードアドレスとライトアドレスとを同じにし、リー
ドデータを次のレジスタのライトデータとすることによ
り行っている。
第２図は、２ビツト４ワードのレジスタファイルＬＳＩ
のシフト動作を示す図である。第２図において、リード
アドレスとライトアドレスを共に０とすると、ビットＯ
におけるアドレスＯのデータをビット１におけるアドレ
ス０へのライトデータとし、ビット１におけるアドレス
Ｏからのり−ドデータはシフトアウトにより読み出され
る。次に、リードアドレスとライトアドレスを共に１と
すると、アドレスＯの時と同様の動作で、ビット０にお
けるアドレス１のデータはビット１におけるアドレス１
へのライトデータとなり、ビット１におけるアドレス１
からのリードデータはシフトアウトにより読み出される
。以下同様の動作でアドレスを０．１．２．３．０．１
．２．３と順次繰り返すと、第３図に示すように、レジ
スタファイルＬＳＩ内の内容がシフトアウトにより読み
出される。
のシフト動作を示す図である。第２図において、リード
アドレスとライトアドレスを共に０とすると、ビットＯ
におけるアドレスＯのデータをビット１におけるアドレ
ス０へのライトデータとし、ビット１におけるアドレス
Ｏからのり−ドデータはシフトアウトにより読み出され
る。次に、リードアドレスとライトアドレスを共に１と
すると、アドレスＯの時と同様の動作で、ビット０にお
けるアドレス１のデータはビット１におけるアドレス１
へのライトデータとなり、ビット１におけるアドレス１
からのリードデータはシフトアウトにより読み出される
。以下同様の動作でアドレスを０．１．２．３．０．１
．２．３と順次繰り返すと、第３図に示すように、レジ
スタファイルＬＳＩ内の内容がシフトアウトにより読み
出される。
このように、リードアドレスとライトアドレスをカウン
タから供給してシフト動作を行わせるので、レジスタフ
ァイルの中には複数個のカウンタがあり、カウンタのハ
ード量分だけレジスタファイル全体のハード量が増える
という欠点がある。
タから供給してシフト動作を行わせるので、レジスタフ
ァイルの中には複数個のカウンタがあり、カウンタのハ
ード量分だけレジスタファイル全体のハード量が増える
という欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、レジスタファイル全体のハード化を減ら
すことのできるレジスタファイル制御方式を提供するこ
とを目的とする。
されたもので、レジスタファイル全体のハード化を減ら
すことのできるレジスタファイル制御方式を提供するこ
とを目的とする。
１１立璽羞
本発明によるレジスタファイル制御方式は、複数のレジ
スタファイル内の各レジスタの内容をシフト動作により
順次読出すようにしたレジスタファイル制御方式であっ
て、前記レジスタファイルに対して共通のカウンタを設
け、前記カウンタのカウンタ出力により前記シフト動作
を行わせるようにしたことを特徴とする。
スタファイル内の各レジスタの内容をシフト動作により
順次読出すようにしたレジスタファイル制御方式であっ
て、前記レジスタファイルに対して共通のカウンタを設
け、前記カウンタのカウンタ出力により前記シフト動作
を行わせるようにしたことを特徴とする。
１凰１
次に本発明の一実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。図
においてレジスタファイル６は、３個のレジスタファイ
ルＬＳＩ７〜９により構成されている。レジスタファイ
ル６のアドレスは、ライトアドレス信号線１１およびリ
ードアドレス信号線１２によりライトアドレスとリード
アドレスとが供給され、各々のレジスタファイルＬＳＩ
７〜９において共用されている。
においてレジスタファイル６は、３個のレジスタファイ
ルＬＳＩ７〜９により構成されている。レジスタファイ
ル６のアドレスは、ライトアドレス信号線１１およびリ
ードアドレス信号線１２によりライトアドレスとリード
アドレスとが供給され、各々のレジスタファイルＬＳＩ
７〜９において共用されている。
シフトモード信号線１０はシフトパス動作を示すモード
信号の入力線である。このシフトモード信号線１０によ
りシフトモードを入力した時、カウンタ１はシフトパス
動作時のシフトカウントを数え、レジスタファイル６に
ライトアドレスとリードアドレスとを供給する。
信号の入力線である。このシフトモード信号線１０によ
りシフトモードを入力した時、カウンタ１はシフトパス
動作時のシフトカウントを数え、レジスタファイル６に
ライトアドレスとリードアドレスとを供給する。
ライトアドレスレジスタ２はレジスタファイル６のライ
トアドレスを保持するレジスタである。
トアドレスを保持するレジスタである。
リードアドレスレジスタ４はレジスタファイル６のリー
ドアドレスを保持するレジスタである。ライトアドレス
セレクタ３は、カウンタ１とライトアドレスレジスタ２
とをシフトモード信号線１０によるモード信号で切換え
て、レジスタファイル６ヘライトアドレスをライトアド
レス信号線１１により供給するセレクタである。リード
アドレスセレクタ５は、カウンタ１とリードアドレスレ
ジスタ４とをシフトモード信号線１０によるモード信号
で切換えて、レジスタファイル６ヘリードアドレスをリ
ードアドレス信号線１２により供給するセレクタである
。
ドアドレスを保持するレジスタである。ライトアドレス
セレクタ３は、カウンタ１とライトアドレスレジスタ２
とをシフトモード信号線１０によるモード信号で切換え
て、レジスタファイル６ヘライトアドレスをライトアド
レス信号線１１により供給するセレクタである。リード
アドレスセレクタ５は、カウンタ１とリードアドレスレ
ジスタ４とをシフトモード信号線１０によるモード信号
で切換えて、レジスタファイル６ヘリードアドレスをリ
ードアドレス信号線１２により供給するセレクタである
。
シフトパス動作時には、シフトモード信号線１０により
シフトモード信号がライトアドレスセレクタ３に入力さ
れ、ライトアドレスセレクタ３はカウンタ１を選択して
レジスタファイル６にライトアドレス信号線１１からラ
イトアドレスを送出する。同様にして、リードアドレス
セレクタ５もカウンタ１を選択してレジスタファイル６
へリードアドレス信号線１２からリードアドレスを送出
する。このライトアドレスとリードアドレスとにより各
レジスタファイルＬＳＩ７〜９はシフトパス動作を行う
。
シフトモード信号がライトアドレスセレクタ３に入力さ
れ、ライトアドレスセレクタ３はカウンタ１を選択して
レジスタファイル６にライトアドレス信号線１１からラ
イトアドレスを送出する。同様にして、リードアドレス
セレクタ５もカウンタ１を選択してレジスタファイル６
へリードアドレス信号線１２からリードアドレスを送出
する。このライトアドレスとリードアドレスとにより各
レジスタファイルＬＳＩ７〜９はシフトパス動作を行う
。
このようにカウンタ１をレジスタファイル６の各レジス
タファイルＬＳＩ７〜９に共通して用いることによって
、従来のレジスタファイル内に設けられた複数のカウン
タを削減できるので、レジスタフアイル６全体のハード
量を減らすことができる。
タファイルＬＳＩ７〜９に共通して用いることによって
、従来のレジスタファイル内に設けられた複数のカウン
タを削減できるので、レジスタフアイル６全体のハード
量を減らすことができる。
尚、本実施例ではレジスタファイル６は複数のレジスタ
ファイルＬＳＩ７〜９で構成されているが、レジスタの
動作を行うものであれば何でも良く、これに限定されな
い。
ファイルＬＳＩ７〜９で構成されているが、レジスタの
動作を行うものであれば何でも良く、これに限定されな
い。
及ｔｎＪと丸呈
以上説明したように本発明によれば、ライトアドレスと
リードアドレスとをレジスタファイルに供給するカウン
タを複数のレジスタファイルに共通して設けることによ
って、レジスタファイル全体のハード量を減らすことが
できるレジスタファイル制御方式を提供することができ
るという効果がある。
リードアドレスとをレジスタファイルに供給するカウン
タを複数のレジスタファイルに共通して設けることによ
って、レジスタファイル全体のハード量を減らすことが
できるレジスタファイル制御方式を提供することができ
るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図はレジスタファイルのシフト動作を示す図である
。 主要部分の符号の説明 １・・・・・・カウンタ ２・・・・・・ライトアドレスレジスタ３・・・・・・
ライトアドレスセレクタ４・・・・・・リードアドレス
レジスタ５・・・・・・リードアドレスセレクタ１０・
・・・・・シフトモード信号線 第１図
第３図はレジスタファイルのシフト動作を示す図である
。 主要部分の符号の説明 １・・・・・・カウンタ ２・・・・・・ライトアドレスレジスタ３・・・・・・
ライトアドレスセレクタ４・・・・・・リードアドレス
レジスタ５・・・・・・リードアドレスセレクタ１０・
・・・・・シフトモード信号線 第１図
Claims (1)
- 複数のレジスタファイル内の各レジスタの内容をシフト
動作により順次読出すようにしたレジスタファイル制御
方式であって、前記レジスタファイルに対して共通のカ
ウンタを設け、前記カウンタのカウンタ出力により前記
シフト動作を行わせるようにしたことを特徴とするレジ
スタファイル制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061622A JPS62219026A (ja) | 1986-03-19 | 1986-03-19 | レジスタフアイル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061622A JPS62219026A (ja) | 1986-03-19 | 1986-03-19 | レジスタフアイル制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219026A true JPS62219026A (ja) | 1987-09-26 |
Family
ID=13176461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061622A Pending JPS62219026A (ja) | 1986-03-19 | 1986-03-19 | レジスタフアイル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219026A (ja) |
-
1986
- 1986-03-19 JP JP61061622A patent/JPS62219026A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02100737A (ja) | データ転送制御装置 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPH01273132A (ja) | マイクロプロセッサ | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JPH0572615B2 (ja) | ||
| JPH07152731A (ja) | ベクトル処理装置 | |
| JPH04310124A (ja) | レジスタファイル | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPH0298300A (ja) | マルチチャンネルコントローラ | |
| JPS6113611B2 (ja) | ||
| JPH05257878A (ja) | バッファ装置 | |
| JPH04227551A (ja) | アクセス制御回路 | |
| JPH0376557B2 (ja) | ||
| JPS58199495A (ja) | デ−タ処理装置 | |
| JPH1069371A (ja) | データ一時記憶装置及びクロック同期型データ処理装置 | |
| JPS62215292A (ja) | 表示装置 | |
| JPH04172266A (ja) | スキャンイン・アウト方式 | |
| JPH04195344A (ja) | レジスタファイル読み出し機構 | |
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPH0426493B2 (ja) | ||
| JPS6087491A (ja) | 記憶装置制御方式 | |
| JPH0540602A (ja) | レジスタフアイルのスキヤン方式 | |
| JPH0376558B2 (ja) | ||
| JPH0383296A (ja) | シフト回路 |