JPH04195344A - レジスタファイル読み出し機構 - Google Patents
レジスタファイル読み出し機構Info
- Publication number
- JPH04195344A JPH04195344A JP2327755A JP32775590A JPH04195344A JP H04195344 A JPH04195344 A JP H04195344A JP 2327755 A JP2327755 A JP 2327755A JP 32775590 A JP32775590 A JP 32775590A JP H04195344 A JPH04195344 A JP H04195344A
- Authority
- JP
- Japan
- Prior art keywords
- read
- register
- register file
- address
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に間し、特にレジスタファイルの
読み出しに関する。
読み出しに関する。
一般に、情報処理装置内のレジスタファイルのデータは
、重要なデータが格納されており、その情報処理装置の
故障時に、読み出す必要がある。
、重要なデータが格納されており、その情報処理装置の
故障時に、読み出す必要がある。
特に、プロセッサリリーフ時、引渡情報のほとんどはレ
ジスタファイル内に存在し、そのレジスタファイルのデ
ータを読み出す時間がプロセッサリリーフ時間に関係し
てくる。この為、従来はシフトパスを使って読み出す方
法をとっていた。
ジスタファイル内に存在し、そのレジスタファイルのデ
ータを読み出す時間がプロセッサリリーフ時間に関係し
てくる。この為、従来はシフトパスを使って読み出す方
法をとっていた。
上述した従来のレジスタファイルの読み出しは、通常の
シフトパスを使用している為、レジスタファイルの読み
出しデータを格納する読み出しレジスタ以外のレジスタ
がシフトパス上にあるため、レジスタファイルの内容を
読み出すには、読み出しレジスタ以外のレジスタをも読
み出さなければならないので、プロセッサリリーフ時間
が長くかかるという欠点がある。
シフトパスを使用している為、レジスタファイルの読み
出しデータを格納する読み出しレジスタ以外のレジスタ
がシフトパス上にあるため、レジスタファイルの内容を
読み出すには、読み出しレジスタ以外のレジスタをも読
み出さなければならないので、プロセッサリリーフ時間
が長くかかるという欠点がある。
本発明のレジスタファイル読み出し機構の構成は、レジ
スタファイルおよびそのレジスタファイルの読み出しデ
ータを格納する読み出しレジスタを備え、前記レジスタ
ファイルの内容を前記読み出しレジスタに順次読み出す
手段と、前記読み出しレジスタを接続する専用シフトパ
スを備えることを特徴とする。
スタファイルおよびそのレジスタファイルの読み出しデ
ータを格納する読み出しレジスタを備え、前記レジスタ
ファイルの内容を前記読み出しレジスタに順次読み出す
手段と、前記読み出しレジスタを接続する専用シフトパ
スを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
同図において本実施例のレジスタファイル読み出し機構
は、例えば３個のレジスタファイル１と、レジスタファ
イル１のアドレスを指示する読み出しアドレスレジスタ
２と、読み出しアドレス１０１を＋１加算する加算回路
３と、読み出しアドレス１０１で指示されたレジスタフ
ァイル１の内容を格納する読み出しレジスタ４と、本図
には記入されていないレジスタファイルの内容を格納す
る読み出しレジスタ５および読み出しレジスタ６と、読
み出しアドレスレジスタ２．読み出しレジスタ４〜６を
制御する制御回路７により構成されている。
は、例えば３個のレジスタファイル１と、レジスタファ
イル１のアドレスを指示する読み出しアドレスレジスタ
２と、読み出しアドレス１０１を＋１加算する加算回路
３と、読み出しアドレス１０１で指示されたレジスタフ
ァイル１の内容を格納する読み出しレジスタ４と、本図
には記入されていないレジスタファイルの内容を格納す
る読み出しレジスタ５および読み出しレジスタ６と、読
み出しアドレスレジスタ２．読み出しレジスタ４〜６を
制御する制御回路７により構成されている。
例として、８ワードのレジスタファイルについて説明す
る。制御回路７からクリア信号１０８を１にして読み出
しアドレスレジスタ２に送出すると、よみ出しアドレス
レジスタ２は０００にクリアされる。読み出しアドレス
レジスタ２から出力される読み出しアドレス１０１はレ
ジスタファイル１に送られて、まず０番地を指示する。
る。制御回路７からクリア信号１０８を１にして読み出
しアドレスレジスタ２に送出すると、よみ出しアドレス
レジスタ２は０００にクリアされる。読み出しアドレス
レジスタ２から出力される読み出しアドレス１０１はレ
ジスタファイル１に送られて、まず０番地を指示する。
クリア信号１０８をＯにし、セット信号１０９を１にし
て読み出しアドレスレジスタ２．読み出しレジスタ４〜
６へ送出する。
て読み出しアドレスレジスタ２．読み出しレジスタ４〜
６へ送出する。
レジスタファイル１は読み出しアドレス１０１により０
番地を指示しているので、０番地の内容が読み出され、
読み出しデータ１０３は、読み出しレジスタ４に格納さ
れる。同時に読み出しレジスタ５．読み出しレジスタ６
にも読み出しデータがセットされる。
番地を指示しているので、０番地の内容が読み出され、
読み出しデータ１０３は、読み出しレジスタ４に格納さ
れる。同時に読み出しレジスタ５．読み出しレジスタ６
にも読み出しデータがセットされる。
また、読み出しアドレスレジスタ２から送出される読み
出しアドレス１０１は、加算回路３により＋１加算され
、その加算された値００１が加算回路の出力１０２とな
り、読み出しアドレスレジスタ２へ格納される。読み出
しアドレスレジスタ２から出力される読み出しアドレス
１０１は、レジスタファイル１に送られて１番地を指示
する。
出しアドレス１０１は、加算回路３により＋１加算され
、その加算された値００１が加算回路の出力１０２とな
り、読み出しアドレスレジスタ２へ格納される。読み出
しアドレスレジスタ２から出力される読み出しアドレス
１０１は、レジスタファイル１に送られて１番地を指示
する。
次に、セット信号１０９をＯにし、シフトモード１１０
を１にして読み出しレジスタ４〜６へ送出する。シフト
モード１１０が１の時は、読み出しレジスタ４〜６はシ
フトレジスタの動作を行うため、シフトパス１０４→シ
フトパス１０５→シフトパス１０６→シフトバス１０７
経由のデータバスで読み出される。 読み出しレジスタ
４〜６に格納されているデータを全て読み出した後、シ
フトモード１１０を０にし、セット信号１０９を１にし
て読み出しアドレスレジスタ２．読み出しレジスタ４〜
６へ送出する。読み出しアドレスレジスタ２の値が１１
１、つまりレジスタファイル１の７番地になるまで上記
の動作を計８回繰り返す事により、レジスタファイル１
の８ワードを読み出す事ができる。
を１にして読み出しレジスタ４〜６へ送出する。シフト
モード１１０が１の時は、読み出しレジスタ４〜６はシ
フトレジスタの動作を行うため、シフトパス１０４→シ
フトパス１０５→シフトパス１０６→シフトバス１０７
経由のデータバスで読み出される。 読み出しレジスタ
４〜６に格納されているデータを全て読み出した後、シ
フトモード１１０を０にし、セット信号１０９を１にし
て読み出しアドレスレジスタ２．読み出しレジスタ４〜
６へ送出する。読み出しアドレスレジスタ２の値が１１
１、つまりレジスタファイル１の７番地になるまで上記
の動作を計８回繰り返す事により、レジスタファイル１
の８ワードを読み出す事ができる。
以上説明したように本発明は、レジスタファイルの内容
を読み出しレジスタに順次読み出す手段と、読み出しレ
ジスタを接続する専用のシフトパスを備える事により、
レジスタファイルの内容を高速に読み出す事ができ、プ
ロセッサリリーフ時間を短縮する効果がある。
を読み出しレジスタに順次読み出す手段と、読み出しレ
ジスタを接続する専用のシフトパスを備える事により、
レジスタファイルの内容を高速に読み出す事ができ、プ
ロセッサリリーフ時間を短縮する効果がある。
第１図は、本発明のレジスタファイル読み出し機構の一
実施例のブロック図である。 １・・・レジスタファイル、２・・・読み出しアドレス
レジスタ、３・・・加算回路、４〜６・・・読み出しレ
ジスタ、７・・・制御回路、１０１・・・読み出しアド
レス、１０２・・・加算回路の出力、１０３・・・読み
出しデータ、１０４〜１０７・・・シフトパス、１０８
・・・クリア信号、１０９・・・セット信号、１１０・
・・シフトモード。
実施例のブロック図である。 １・・・レジスタファイル、２・・・読み出しアドレス
レジスタ、３・・・加算回路、４〜６・・・読み出しレ
ジスタ、７・・・制御回路、１０１・・・読み出しアド
レス、１０２・・・加算回路の出力、１０３・・・読み
出しデータ、１０４〜１０７・・・シフトパス、１０８
・・・クリア信号、１０９・・・セット信号、１１０・
・・シフトモード。
Claims (1)
- レジスタファイルおよびそのレジスタファイルの読み出
しデータを格納する読み出しレジスタを備え、前記レジ
スタファイルの内容を前記読み出しレジスタに順次読み
出す手段と、前記読み出しレジスタを接続する専用シフ
トパスを備えることを特徴とするレジスタファイル読み
出し機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327755A JPH04195344A (ja) | 1990-11-27 | 1990-11-27 | レジスタファイル読み出し機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327755A JPH04195344A (ja) | 1990-11-27 | 1990-11-27 | レジスタファイル読み出し機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195344A true JPH04195344A (ja) | 1992-07-15 |
Family
ID=18202627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327755A Pending JPH04195344A (ja) | 1990-11-27 | 1990-11-27 | レジスタファイル読み出し機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195344A (ja) |
-
1990
- 1990-11-27 JP JP2327755A patent/JPH04195344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPH04195344A (ja) | レジスタファイル読み出し機構 | |
| JPH0310129B2 (ja) | ||
| JPH07182849A (ja) | Ｆｉｆｏメモリ | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH02190968A (ja) | ベクトル処理装置 | |
| JPS5781664A (en) | Common system of interface input circuit of magnetic disk control device | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPS62216045A (ja) | 論理シミュレーション装置の記録装置 | |
| JPS5917470B2 (ja) | 記憶装置のプログラムエリアとデ−タエリアの可変方式 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPH0792902A (ja) | プログラマブルコントローラ | |
| JPS59142844U (ja) | バ−コ−ド処理装置 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH1125009A (ja) | データ転送制御装置 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPS6238942A (ja) | マイクロプログラム制御装置 | |
| JPH024011B2 (ja) | ||
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPH0793243A (ja) | チャネル装置 | |
| JPH02210543A (ja) | データ処理装置 | |
| JPH02280224A (ja) | リスト印刷量削滅方式 |