JPS6269321A - プロセススイツチ方式 - Google Patents
プロセススイツチ方式Info
- Publication number
- JPS6269321A JPS6269321A JP20824285A JP20824285A JPS6269321A JP S6269321 A JPS6269321 A JP S6269321A JP 20824285 A JP20824285 A JP 20824285A JP 20824285 A JP20824285 A JP 20824285A JP S6269321 A JPS6269321 A JP S6269321A
- Authority
- JP
- Japan
- Prior art keywords
- register
- register file
- processor
- switching
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プロセッサ内部にプロセス別の内容を記憶し得る複数の
レジスタファイルを設け、これらのレジスタファイルの
内のアクセスしたいレジスタファイルを切り換えてアク
セスすることでプロセススイッチを生せしめる。従来の
ような主記憶装置への退避、復帰を要しないので、プロ
セススイッチの高速化を達成することができる。
レジスタファイルを設け、これらのレジスタファイルの
内のアクセスしたいレジスタファイルを切り換えてアク
セスすることでプロセススイッチを生せしめる。従来の
ような主記憶装置への退避、復帰を要しないので、プロ
セススイッチの高速化を達成することができる。
本発明はプロセススイッチ方式に関し、更に詳しく言え
ば、プロセッサ内部でプロセススイッチを行ない得るよ
うにしたプロセススイッチ方式に関する。
ば、プロセッサ内部でプロセススイッチを行ない得るよ
うにしたプロセススイッチ方式に関する。
電子計算機等の情報処理システムには、複数のプロセス
が並列的に進行されるように構成されているものがある
。それらプロセスのうちにはシステム内のプロセッサに
よる処理を受けられなくなるものが生ずる。この処理を
受けられなくなっているプロセスのための情報を一時退
避し、処理可能な時点に至ったときプロセッサによる処
理に復帰させることが必要になる。
が並列的に進行されるように構成されているものがある
。それらプロセスのうちにはシステム内のプロセッサに
よる処理を受けられなくなるものが生ずる。この処理を
受けられなくなっているプロセスのための情報を一時退
避し、処理可能な時点に至ったときプロセッサによる処
理に復帰させることが必要になる。
上述のような情報の退避、復帰を行なう従来方式はプロ
セッサから主記憶装置へ退避させ、新しいプロセスのた
めの情報を主記す、a装置からプロセッサに復帰させて
その処理に入る。そして、退避した情報の処理を再開可
能となった時点でその情報の復帰を行なってその処理に
入る如きものである。なお、この復帰に先立ってプロセ
ッサで処理していた情報の退避が必要な場合にはその退
避が行なわれる。
セッサから主記憶装置へ退避させ、新しいプロセスのた
めの情報を主記す、a装置からプロセッサに復帰させて
その処理に入る。そして、退避した情報の処理を再開可
能となった時点でその情報の復帰を行なってその処理に
入る如きものである。なお、この復帰に先立ってプロセ
ッサで処理していた情報の退避が必要な場合にはその退
避が行なわれる。
上述のような主記憶装置への退避、そして(夏帰は時間
のかかるものであり、プロセススイッチの高速化を阻ん
でいる。
のかかるものであり、プロセススイッチの高速化を阻ん
でいる。
本発明は斯かる問題点に鑑みて創作されたもので、プロ
セススイッチを高速化し得るプロセススイッチ方式を提
供することにある。
セススイッチを高速化し得るプロセススイッチ方式を提
供することにある。
〔問題点を解決するだめの手段]
第1図は本発明の原理ブロック図を示す。本発明は情報
処理システムにおいて、そのプロセス別にその内容を記
憶するアクセス可能な複数のレジスタファイル1と、レ
ジスタファイル1をアクセススルアクセス手段2とを設
け、アクセス手段2により複数のレジスタファイル1の
内のアクセスシタイレシスタファイルを切り換えてアク
セスすることでプロセススイッチを生せしめるように構
成したものである。
処理システムにおいて、そのプロセス別にその内容を記
憶するアクセス可能な複数のレジスタファイル1と、レ
ジスタファイル1をアクセススルアクセス手段2とを設
け、アクセス手段2により複数のレジスタファイル1の
内のアクセスシタイレシスタファイルを切り換えてアク
セスすることでプロセススイッチを生せしめるように構
成したものである。
各レジスタファイル1はプロセス別の内容を記1意して
いる。それらレジスタファイル1の内のアクセスしたい
レジスタファイルがアクセス手段2によりアクセスされ
て対応するプロセスの処理に供される。このような処理
を行なっている際に他のプロセスの処理を行なわなけれ
ばならなくなったときアクセス手段2乙こより前記他の
プロセスに割り付けられているレジスタファイルをアク
セスしてその処理に供する。
いる。それらレジスタファイル1の内のアクセスしたい
レジスタファイルがアクセス手段2によりアクセスされ
て対応するプロセスの処理に供される。このような処理
を行なっている際に他のプロセスの処理を行なわなけれ
ばならなくなったときアクセス手段2乙こより前記他の
プロセスに割り付けられているレジスタファイルをアク
セスしてその処理に供する。
かくしてプロセススイッチを生ゼしめ得ることになるが
、そのプロセススイッチはレジスタファイル間の切換え
だけで生ぜしめられるものであるから、従来のような主
記憶装置への退避、(■帰に比して高速なプロセススイ
ッチを生せしめることができる。
、そのプロセススイッチはレジスタファイル間の切換え
だけで生ぜしめられるものであるから、従来のような主
記憶装置への退避、(■帰に比して高速なプロセススイ
ッチを生せしめることができる。
第2図は本発明の一実施例を示す。この実施例はプロセ
ッサを有する情報処理システムで本発明を実施する場合
を示す6図において、1oば図示しないLSIに搭載さ
れたプロセッサ内部に設けられた複数のレジスタファイ
ルである。これらレジスタファイルは各別にプロセス別
の内容を記憶するように割り付けられ、アクセス手段で
あるプロセス識別用レジスタ20の内容及びレジスタフ
ァイル選択用信号30によってアクセス可能に構成され
ている。11はレジスタファイル10へのデータ入力で
あり、12はレジスタファイル10からのデータ出力で
ある。
ッサを有する情報処理システムで本発明を実施する場合
を示す6図において、1oば図示しないLSIに搭載さ
れたプロセッサ内部に設けられた複数のレジスタファイ
ルである。これらレジスタファイルは各別にプロセス別
の内容を記憶するように割り付けられ、アクセス手段で
あるプロセス識別用レジスタ20の内容及びレジスタフ
ァイル選択用信号30によってアクセス可能に構成され
ている。11はレジスタファイル10へのデータ入力で
あり、12はレジスタファイル10からのデータ出力で
ある。
次に、上述構成の下での本発明プロセススイッチを説明
する。
する。
プロセッサで成るプロセスが進められ、そのプロセスが
終了したとき又はその途中において他のプロセスへの移
行が必要になったとき、プロセス識別用レジスタ20に
上記他のプロセスに与えられた識別データをセットする
と共に、レジスタファイル選択用信号が発生される。こ
れらデータ及び信号からレジスタファイル10をアクセ
スするためのアドレス信号40が生成せしめられ、この
アドレス信号40によるレジスタファイル10のアクセ
スが生ぜしめられる。
終了したとき又はその途中において他のプロセスへの移
行が必要になったとき、プロセス識別用レジスタ20に
上記他のプロセスに与えられた識別データをセットする
と共に、レジスタファイル選択用信号が発生される。こ
れらデータ及び信号からレジスタファイル10をアクセ
スするためのアドレス信号40が生成せしめられ、この
アドレス信号40によるレジスタファイル10のアクセ
スが生ぜしめられる。
かくして、上述他のプロセスのための情報がアクセスさ
れたレジスタファイルから出力せしめられて上述他のプ
ロセスの処理に供せしめられる。
れたレジスタファイルから出力せしめられて上述他のプ
ロセスの処理に供せしめられる。
つまり、プロセススイッチが生ぜしめられる。
このように、本発明によるプロセススイッチはレジスタ
ファイル間の切換えだけで生ぜしめ得るから、プロセッ
サ動作速度までプロセススイッチのスイッチ速度を高め
得る。
ファイル間の切換えだけで生ぜしめ得るから、プロセッ
サ動作速度までプロセススイッチのスイッチ速度を高め
得る。
なお、上記実施例においては、レジスタファイルをプロ
セッサと一体に集積化される場合を説明したが、集積化
されたプロセッサに集積回路形式で外付けされてもよい
。
セッサと一体に集積化される場合を説明したが、集積化
されたプロセッサに集積回路形式で外付けされてもよい
。
以上説明したように本発明によれば、レジスタファイル
間の切換えだけでプロセススイッチを生ぜしめ得るから
、プロセススイッチを高速化し得る。
間の切換えだけでプロセススイッチを生ぜしめ得るから
、プロセススイッチを高速化し得る。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す図である。
第1図において、
1はレジスタファイル、
2はアクセス手段である。
Claims (2)
- (1)情報処理システムにおいて、プロセス別にその内
容を記憶するアクセス可能な複数のレジスタファイル(
1)と、 レジスタファイル(1)をアクセスするアクセス手段(
2)とを設け、 アクセス手段(2)により複数のレジスタファイル(1
)の内のアクセスしたいレジスタファイルを切り換えて
アクセスすることでプロセススイッチを生ぜしめること
を特徴とするプロセススイッチ方式。 - (2)前記レジスタファイル(1)は前記情報処理シス
テムのプロセッサ内部に設けられたことを特徴とする特
許請求の範囲第1項記載のプロセススイッチ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20824285A JPS6269321A (ja) | 1985-09-20 | 1985-09-20 | プロセススイツチ方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20824285A JPS6269321A (ja) | 1985-09-20 | 1985-09-20 | プロセススイツチ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269321A true JPS6269321A (ja) | 1987-03-30 |
Family
ID=16553007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20824285A Pending JPS6269321A (ja) | 1985-09-20 | 1985-09-20 | プロセススイツチ方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6269321A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02253440A (ja) * | 1989-03-28 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 時分割マルチタスク実行装置 |
US10373734B2 (en) | 2010-08-31 | 2019-08-06 | 3M Innovative Properties Company | Shielded electrical ribbon cable with dielectric spacing |
-
1985
- 1985-09-20 JP JP20824285A patent/JPS6269321A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02253440A (ja) * | 1989-03-28 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 時分割マルチタスク実行装置 |
US10373734B2 (en) | 2010-08-31 | 2019-08-06 | 3M Innovative Properties Company | Shielded electrical ribbon cable with dielectric spacing |
US10573427B2 (en) | 2010-08-31 | 2020-02-25 | 3M Innovative Properties Company | Shielded electrical ribbon cable with dielectric spacing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6027964A (ja) | メモリアクセス制御回路 | |
JPS6269321A (ja) | プロセススイツチ方式 | |
JPS6145272B2 (ja) | ||
JP2522248B2 (ja) | 記憶装置アクセス機構 | |
JPH0216651A (ja) | ディスクキャッシュ制御方式 | |
JPH04181454A (ja) | データアクセス制御装置 | |
JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
RU1835551C (ru) | Устройство дл обработки данных | |
JPS6031663A (ja) | メモリ切換装置 | |
JPS62297954A (ja) | メモリ制御方式 | |
JPS6031662A (ja) | アドレス制御回路 | |
JPS62293451A (ja) | キユ−フアイルの操作方式 | |
JPS6222149A (ja) | プロセス切り換え方式 | |
JPH0248735A (ja) | ブログラムの高速オーバレイ方式 | |
JPS6126998A (ja) | メモリ装置 | |
JPS63131246A (ja) | ペ−ジ解放装置 | |
JPH039431A (ja) | 割込み処理方式 | |
JPH04127227A (ja) | メモリ制御システム | |
JPS63298466A (ja) | デ−タ転送装置 | |
JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
JPS63298463A (ja) | システムバス方式 | |
JPS62105230A (ja) | トリ−構造のテ−ブル少量化方式 | |
JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
JPH06324862A (ja) | 演算用記憶装置 | |
JPH0247748A (ja) | データ処理システム |