JPS63298466A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハードディスクやフロッピーディスクといっ
た補助記憶装置から主記憶袋へＤＭＡＣ（ダイレクトメ
モリアクセスコントローラ）によりデータのＤＭＡ転送
を行うデータ転送装置に関するものである。

〔従来の技術Ｊ 従来のデータ転送装置については、データ転送中もｃｐ
ｕが有効活用できる（特開昭６０−２５４２６７　）１
、ＤＭＡ転送により処理データの高速転送を行なう（特
開昭６ｌ−４９２６６）という提案がなされていたが、
転送中に処理を行ない効率化をはかるという提案は出さ
れていなかった。

〔発明が解決しようとする問題点〕

ハードディスクやフロッピーディスクのような回転記録
体（補助記憶装置）からのデータ転送の場合、データ転
送速度はＴＴＬなどの演算速度に比べ遅く、ＤＭＡＣを
使っての転送でもバスの使用頻度は、ＣＰＵによるデー
タ転送に比べると格段に落ちる。

そこで、データを転送しない間の間隔を利用して、転送
中のデータに対して処理（本例ではデータの選択）ｆｔ
行なうことを可能にするのが、本発明の目的である。

〔問題点を解決するための手段〕

データ転送中にデータを処理するためには、補助記憶装
置から出力されるデータバスと出力光である主記憶装置
との間に処理部を直列に入れればよい。ＤＭＡ転送の場
合、主記憶装置への書込み同期信号があるので、処理部
で要した時間分同期信号をずらせば、書込みデータは保
証される。

〔作用〕

ＤＭＡ転送中のデータに対して施こせる処理は転送速度
内で終了しなくてはならない。そこで、データパターン
の比較を行ない、合致したときにデータの転送を行なう
という一種のフィルター回路を構築した。この回路はＮ
ビットのデータパターンに対しておよそｌｏｇｚＮ段の
ゲートで構成できるため、転送を遅延させることなく、
選択が可能である。

〔実施例〕

以下、本発明の一実施例を図により説明する。

補助記憶装置１．から出力されるデータは、データバス
１０を通り、ＤＭＡＣ２からの書込み同期信号１１に同
期してデータ選択回路に入る。データ選択回路５の中の
比較器５１によってあらかじめ、図示せざるＣＰＵによ
ってセットされたデータと比較され、合致すればデータ
バッファ３３に入り、データバス２０を通って主記憶装
置４に書き込まれる　主記憶装置４へ書き込まれるとき
のデータは、データバッファ３５にデータが入ったとい
う情報を入出力制御部５２が受は取り、入出力制御部６
２が出力する書込み同期信号２１に同期して書き込まれ
るものとする。

また、書き込まれるアドレスであるが、ＤＭＡＣ２が発
生するアドレスは最初のアドレスだけがアドレスレジス
タ５５に残り、実際に書き込まれるアドレスは比較器Ｓ
１で合致したデータ数に相当するアドレスがアドレスバ
ッファ５４を通って出力される。

このアドレスの算出も入出力制御部３２が行なう。

以上の動作により、プログラムで希望するキーに相当す
るデータだけをＣＰＵを使わずにロードすることができ
る。

〔発明の効果〕

本発明によれば、補助記憶装置の中に入ってい　。

るデータファイルに対してデータ検索を行なうことがで
きる。しかも、ＣＰＵを使わずに行なえるので、データ
検索をバックグラウンドで実行することが可能となる。

また、合致したデータのみを主記憶装置に簀〈ため、Ｒ
ＡＭ　（Ｒａｎｄｏｍ　ＡｃｏｅａａＭｅｍｏｒ７　）
の節約にもなる。

【図面の簡単な説明】

図は本発明の一実施例を示すブロック図である。 符号の説明 ３１・・・ＤＭＡ転送中のデータを特定データと比較す
る比較器 ５２・・・主記憶装置への書込み同期信号や書込みアド
レスを算出する入出力制御部 ５５・・・ＤＭＡから最初に出力される書込みアドレス
全ストアしておくレジスタ

Claims (1)

【特許請求の範囲】
1. １、補助記憶装置から主記憶装置へＤＭＡＣ（ダイレク
   トメモリアクセスコントローラ）によりデータのＤＭＡ
   転送を行うデータ転送装置において、そのデータ転送用
   のデータバスの途中に比較回路を設けておき、該比較回
   路において、予めＣＰＵによりセットされたデータと転
   送データとの比較を行い、両データが一致したときのみ
   、転送データを転送して主記憶装置に書き込む手段を具
   備したことを特徴とするデータ転送装置。