JPS63142446A - アドレス生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 入出力装置とデータ格納手段との間のデータ転送開始ア
ドレスを、処理装置によって設定された上位アドレスの
下位所定ビットとカウンタ部の上位所定ビットとの論理
和をとって生成する。

（産業上の利用分野〕 本発明はアドレス生成方式に関し、更に詳しく言えば、
ハードウェアの変更なしに転送すべきデータ転送単位の
ためのデータ転送開始アドレスを生成することのできる
アドレス生成方式に関する。

データ通信システム（パケット交換機等）のデータ転送
装置では、回線からのデータを一旦そのメモリに取り込
ませそのデータを他の回線へ送り出すこと等が行なわれ
る。この場合におけるデータのメモリへの書込みはその
データ転送で決まって来る転送開始アドレスから予め決
められたデータ単位数の転送単位で順次に生ぜしめられ
る。このような転送単位は回線の使用態様によって変わ
って来るものである。そのような変更においてもデータ
転送のための転送開始アドレスを首尾よく生成し得るこ
とが必要である。

〔従来の技術〕

従来のデータ通信装置における回線からの又はそこへの
データの授受に関与する系は第５図に示す構成を成して
いる。この図において、３０はデータバスで、これにＣ
ＰＵ３２．メモリ３４．直接メモリアクセス制御装置（
ＤＭＡＣ）３６が接続されるほか、複数の回線ユニット
３８が接続されている。それらの回線ユニット３８毎に
回線が接続されている。４０はアドレスバスであり、こ
のバス４０にＣＰｔＪ３２．ＤＭＡＣ３６が又接続され
ている。その回線からデータを受は取るに際して、又は
回線へデータを送出するに際して、そのデータをメモリ
３４へ書き込む書込み開始アドレス又はメモリ３４から
データを読み出す読出し開始アドレス（所定データ単位
数のデータブロック（バッファ）の開始アドレス）がＣ
ＰＵ３２からアドレスバス４０を介してＤＭＡＣ３６の
、第６図に示される如きアドレスレジスタ４２のレジス
タ部４２Ｕにセットされると共にそのカウンタ部４２Ｌ
はリセットされ、これら両部から成るアドレスからその
カウンタ部４２Ｌを順次カウントアツプさせつつ所定数
、例えば６４のデータ単位、例えば１バイトを順次に書
き込んだり、或いは読み出したりして回線とメモリ３４
との間でのデータの授受を行なうようにしている。

〔発明が解決しようとする問題点〕

上述したように、メモリ３４への書込みデータ又はそこ
からの読出しデータの転送開始アドレスはアドレスレジ
スタ４２のレジスタ部４２Ｕ及びカウンタ部４２Ｌの値
で示されるが、そのカウンタ部４２Ｌは回線からの又は
そこへのデータ単位数（転送単位）とは無関係にクリア
される。従って、データ単位数がカウンタ部４２Ｌで示
される最大アドレス値より大きい場合には、上述のよう
なカウンタ部４２Ｌのクリアが生ぜしめられてもデータ
転送に支障は来さないが、前記最大アドレス値よりデー
タ単位数が少なくなって来ると、カウンタ部４２Ｌのク
リアによりそのデータ単位数から成るデータブロックの
転送開始アドレスをアドレスレジスタ４２に設定し得な
いことになる。

つまり、そのようなデータ単位数でのデータ転送ができ
ないことになる。

これを回避するには、上述データ単位数（転送単位）の
変更が生ずる毎に、アドレスレジスタを変えるか、又は
その変更に対応して上述転送開始アドレスを設定可能に
するハード切換え手段を設けなければならない。

本発明は、斯かる問題点に鑑みて創作されたもので、転
送すべきデータ単位数の変更に伴うハードウェアの変更
なしにそのデータ転送のためのアドレスを生成し得るア
ドレス生成方式を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図におい
て、２は中央処理装置で、この中央処理装置２の制御の
下に入出力゛装置４とデータ格納手段６との間でのデー
タ授受のためのデータアクセスアドレスの生成がデータ
転送装置８において生ぜしめられる。そのデータ転送装
置８におけるデータアクセスアドレス生成手段１０はカ
ウンタ部１２と、レジスタ部１４と、カウンタ部１２の
上位所定数ビットとこれら各ビットとデータアクセスア
ドレス生成のために所定の関係にあるレジスタ部１４の
下位所定数ビットとの間でビット対応の論理和をとるオ
ア回路１６とで構成される。そのレジスタ部１４には、
転送したいデータ転送単位の転送開始アドレス（先頭ア
ドレス）の生成のための転送開始アドレス生成用データ
がデータ転送に先立って中央処理装置２によって設定さ
れる。

又、カウンタ部１２はそれと共にクリアされる。

〔作　用〕

入出力装置４とデータ格納手段６との間でデータ転送を
行なう必要が生じたとき、中央処理装置２は転送開始ア
ドレス生成用データをレジスタ部１４に設定する。又、
それと共に、カウンタ部１２はクリアされる。そして、
レジスタ部１４の上述各ビットとカウンタ部１２の上述
各ビットとの間でビット対応の論理和をオア回路１６で
とる。

そして、この論理処理に供されなかったカウンタ部１２
の下位ビットの各々を生成アクセスアドレスの各下位ビ
ットとし、オア回路１６からの各ビットをその出力ビツ
ト位置を保存して生成アクセスアドレスの各中位ビット
とし、上述論理処理に供されなかったレジスタ部１４の
上位ビットの各々を生成アクセスアドレスの各上位ビッ
トとする生成アクセスアドレスが生成される。このアド
レスが上述転送開始アドレスとなり、このアドレスが転
送したい先頭データ単位のアクセスに用いられる。又、
その転送開始アドレスからカウンタ部１２のカウント動
作を生せしめることにより、上述先頭データ単位以降の
順次のデータ単位のアクセスに用いられる。

このようなデータ転送に供される転送開始アドレスの中
位ビットの各々はオア回路１６からのものであるが、こ
れらビットはレジスタ部１４に設定される転送開始アド
レス生成用データによって決められるから、転送開始ア
ドレス生成用データを異ならしめて設定することによっ
て生成される転送開始アドレスはその設定値で任意に設
定することができる。

〔実施例〕

第２図は第５図に示すデータ通信装置に接続される回線
とメモリ３４との間でのデータ授受系内の直接メモリア
クセス制御装置３６のメモリアクセスアドレス生成系の
一実施例を示している。この図において、１２は第１図
と同じカウンタ部であるが、このカウンタ部１２は９ビ
ツトのカウンタ部であり、メモリ３４（第１図のデータ
格納手段６に相当するもの）へのアクセスが生じたとき
にクリアされ、クロックパルスＣＬＫ毎に１だけカウン
トアツプするように構成されている。１４は、第１図と
同じレジスタ部であるが、このレジスタ部は１８ビツト
の例である。レジスタ部１４には中央処理装置２によっ
て転送開始アドレス生成用データがデータ転送に先立っ
て設定される。

１６１．１６２．１６３は夫々、オア回路で、第１図の
一般的な場合のオア回路数ｍを３にした場合である。

このようなｍ＝３とするアクセスアドレス生成系を構成
することにより、４つのデータ転送単位でデータをアク
セスし転送に供し得ることを以下に説明する。

６４バイトの転送単位でデータを転送したい場合には、
そのデータ転送に先立って、レジスタ部１４にピット位
置Ｏ・・・１７に第３図の（ａｌに示すような値（４つ
の例を示す）がセットされる（第３図において、６４（
１２８）バイトバッファというのはメモリ３４を６４（
１２８）バイトｉ位で転送に供することを意味する。）
。そして、その時にカウンタ部１２はクリアされる。例
えば、第３図の（ａ）の一番上の例では、レジスタ部１
４はすべて“Ｏ”の値がセントされるし、２番目の例で
はレジスタ部１４のＯビット位置にだけ“１”がセット
され、他のすべてのピット位置には“０”がセットされ
る如し。又、３番目の例では、レジスタ部１４の１ビツ
ト位置にだけ“１”がセットされ他のすべてのピット位
置には“０”がセットされるし、４番目の例では、レジ
スタ部１４の０ビツト位置及び１ビツト位置に“１”が
セットされ、他のすべてのピット位置には“０”がセッ
トされる。

そして、いずれの例においても、カウンタ部１２のビッ
ト位置６．７．８の各出力はレジスタ部１４の対応する
ビット位置０，１．２の各出力とオア回路Ｉ　Ｅｚ　、
　　１６２　、　１６３でオアをとられるから、６４バ
イトの転送単位の転送開始アドレスから６４個のアドレ
スを順次に生成し、その転送単位のデータ転送に供され
る。

この転送単位の場合に準じて第３図の（ｂｌ及び第４図
の（ａ）、　（ｂ）を視察すれば明らかなように、これ
らは夫々、転送単位が１２８，２５６，５１２の各場合
におけるレジスタ部１４に転送開始アドレス生成用デー
タ設定例のいくつかを示している。

なお、上記実施例におけるカウンタ部及びレジスタ部の
構成に何ら制限を受けることなく、本発明を実施し得る
。

〔発明の効果〕

以上述べたように本発明によれば、データ転送単位の変
更があってもハードウェアの変更なしにデータ転送開始
アドレスからのアドレスを生成することができる。又、
アドレスレジスタのハードウェア量を削減し得るから、
これらのハード部分を他の論理と共にＬＳＩ上に搭載す
る上で有利性が得られる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図及び第４図は転送単位の転送開始アドレス生成の
ための説明図、 第５図は従来のデータ通信装置の構成図、第６図は従来
のアドレスレジスタの構成図である。 第１図、第２図及び第５図において、 ２は中央処理装置、 ４は入出力装置、 ６はデータ格納手段（メモリ３４）、 １２はカウンタ部、 １４はレジスタ部、 １６．１６ｚ　　・・・１６３はオア回路である。 第５図 第θ図

Claims (1)

1. 【特許請求の範囲】 処理装置（２）によって指定されたデータ転送アドレス
   から順次入出力装置（４）とデータ格納手段（６）との
   間でデータ転送単位のデータ授受を行なうデータ転送装
   置において、 カウンタ部（１２）と、 前記処理装置（２）によって転送開始アドレス生成用デ
   ータをセットされるレジスタ部（１４）と、 前記カウンタ部（１２）の上位所定数ビットとこれら各
   ビットに対応する前記レジスタ部（１４）の下位所定数
   ビットとの間でビット対応の論理和をとるオア回路（１
   ６）とを設け、 前記処理装置（２）によって前記レジスタ部（１４）に
   転送開始アドレス生成用データを設定し且つカウンタ部
   （１２）をリセットして該両部の値を用いてデータ転送
   のためのアドレスを生成することを特徴とするアドレス
   生成方式。