JPH04165438A - メモリアクセス方式 - Google Patents
メモリアクセス方式Info
- Publication number
- JPH04165438A JPH04165438A JP29164090A JP29164090A JPH04165438A JP H04165438 A JPH04165438 A JP H04165438A JP 29164090 A JP29164090 A JP 29164090A JP 29164090 A JP29164090 A JP 29164090A JP H04165438 A JPH04165438 A JP H04165438A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus
- access
- main bus
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000011514 reflex Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリアクセス方式に関し、特に画像処理に用
いる大容量のメモリへのアクセスを高速化するた・めの
メモリアクセス方式に関する。
いる大容量のメモリへのアクセスを高速化するた・めの
メモリアクセス方式に関する。
近年コンピュータによる画像処理において、高解像度化
に伴なう画像処理用メモリの大容量化が行なわれている
。ところがデータが大容量になると、それに対する処理
及び転送に４１常に時間がかかってしまうため、画像処
理ソフトウェアの高速化及び画像処理用メモリへのアク
セスの高速化が望まれている。
に伴なう画像処理用メモリの大容量化が行なわれている
。ところがデータが大容量になると、それに対する処理
及び転送に４１常に時間がかかってしまうため、画像処
理ソフトウェアの高速化及び画像処理用メモリへのアク
セスの高速化が望まれている。
従来、この種の画像処理用メモリへのアクセスは、ハー
ドウェア処理によるＤ Ｍ Ａ （Ｄｉｒｅｃｔ Ｍｅ
ｍ。
ドウェア処理によるＤ Ｍ Ａ （Ｄｉｒｅｃｔ Ｍｅ
ｍ。
ｒｉ Ａｃｃｅｓｓ）を使用することにより、ソフトウ
ェアに対する負荷の軽減及びハードウェア処理による高
速化を行なっていた。
ェアに対する負荷の軽減及びハードウェア処理による高
速化を行なっていた。
」述した従来のＤＭＡによる画像処理用メモリｌ＼のア
クセス方式では、１回のＤＭＡ方式のアクセスで１バイ
トごとのり−ド／ライトしか行なえないので、大量デー
タの高速処理を転送が非常に困難になる欠点がある。
クセス方式では、１回のＤＭＡ方式のアクセスで１バイ
トごとのり−ド／ライトしか行なえないので、大量デー
タの高速処理を転送が非常に困難になる欠点がある。
本発明の目的は大容量の画像処理用メモリへ同時にアク
セスできるバイト数を増すことにより画像処理用メモリ
に対するアクセスを高速化することにある。
セスできるバイト数を増すことにより画像処理用メモリ
に対するアクセスを高速化することにある。
本発明のメモリアクセス方式は画像データが画像処理用
メモリへアクセスするためのメインバスならびにサブバ
スと、前記メインバスならびにサブバスをそれぞれ制御
するメインバスコントローラとサブバスコントローラと
を有するメモリアクセス方式において、前記メインバス
とサブバスとを同時に使用して剋大４バイトづつのダイ
レフ１〜メモリアクセス転送を行っている。
メモリへアクセスするためのメインバスならびにサブバ
スと、前記メインバスならびにサブバスをそれぞれ制御
するメインバスコントローラとサブバスコントローラと
を有するメモリアクセス方式において、前記メインバス
とサブバスとを同時に使用して剋大４バイトづつのダイ
レフ１〜メモリアクセス転送を行っている。
次に、本発明について図面を参照して説明すイ１゜
第１図は本発明の一実施例を示すブロック図第２図は本
実施例の動作を説明する状態図である。第１図において
、ＩＡ、ＩＢはデータバッファ、２はメインバスを制御
するメインバスコントローラ、３はサブバスを制御する
サブバスコントローラ、４は書き込み２／′読み出し可
能な４個の１６Ｍバイトメモリ４Ａ〜４Ｄで構成される
６４Ｍハイドの画像処理用メモリである。
実施例の動作を説明する状態図である。第１図において
、ＩＡ、ＩＢはデータバッファ、２はメインバスを制御
するメインバスコントローラ、３はサブバスを制御する
サブバスコントローラ、４は書き込み２／′読み出し可
能な４個の１６Ｍバイトメモリ４Ａ〜４Ｄで構成される
６４Ｍハイドの画像処理用メモリである。
次に本実施例の動作を説明する６メインバス及びサブバ
スは通常モードでは２本のマルチパスとして動作しそれ
ぞれのバスから独立してＩ） Ｍ Ａ方式により、１６
Ｍバイトメモリ４Ａ、４Ｂおよび４、Ｃ，４Ｄへのアク
セスが可能である、この時、メインバスコントローラ２
とサブバスコントローラ３は、それぞれのマルチパスと
画像処理用メモリ４との調停を行ないバスからのメモリ
アクセスを可能としている。
スは通常モードでは２本のマルチパスとして動作しそれ
ぞれのバスから独立してＩ） Ｍ Ａ方式により、１６
Ｍバイトメモリ４Ａ、４Ｂおよび４、Ｃ，４Ｄへのアク
セスが可能である、この時、メインバスコントローラ２
とサブバスコントローラ３は、それぞれのマルチパスと
画像処理用メモリ４との調停を行ないバスからのメモリ
アクセスを可能としている。
次に画像処理用メモリ４１＼の高速アクセスを行なう場
合には、第２図に示すよ゛うに！インバスコントローラ
とサブバスコントローラはモード制御用の信号により高
速アクセス七− ドに設定され、メモリコントローラ２
Ａ、３Ａとなる。さらに高速アクセスモードに設定され
るとメインバス、サブバスのそれぞれの１６ビツトのデ
ータラインは上位８ビツトと下位８ビツトのバンド１〜
４に分けられ、同時に４バイトづつのＤＭＡ転送が可能
となる。高速アクセスモードになると、２個のメモリコ
ントローラ２Ａとメモリコントローラ３Ａは連動し１．
４個の１６Ｍバイトメモリ４Ａ〜４Ｄに対する画像デー
タの書き込み、読み出し信号を発生する。すなわち、２
本の１６ビツトバスは、ベンド］〜４の８ビツトの画像
データに分割されバッファ１．Ａ、、］、Ｂを介してメ
モリに書き込まれる。
合には、第２図に示すよ゛うに！インバスコントローラ
とサブバスコントローラはモード制御用の信号により高
速アクセス七− ドに設定され、メモリコントローラ２
Ａ、３Ａとなる。さらに高速アクセスモードに設定され
るとメインバス、サブバスのそれぞれの１６ビツトのデ
ータラインは上位８ビツトと下位８ビツトのバンド１〜
４に分けられ、同時に４バイトづつのＤＭＡ転送が可能
となる。高速アクセスモードになると、２個のメモリコ
ントローラ２Ａとメモリコントローラ３Ａは連動し１．
４個の１６Ｍバイトメモリ４Ａ〜４Ｄに対する画像デー
タの書き込み、読み出し信号を発生する。すなわち、２
本の１６ビツトバスは、ベンド］〜４の８ビツトの画像
データに分割されバッファ１．Ａ、、］、Ｂを介してメ
モリに書き込まれる。
［′発明の効果〕
以」−説明したように本発明は２本のマルチパスを同時
に利用し、高速アクセスモードとすることにより、大容
量の画像データを高速に書き込み、読み出しができると
いう効果がある。
に利用し、高速アクセスモードとすることにより、大容
量の画像データを高速に書き込み、読み出しができると
いう効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例を説明する状態図である。 ］、Ａ、ＩＢ・・・バッファ、２・・・メインパスコト
ローラ、３・・・サブパスコトローラ、２Ａ、、３Ａ・
・・メモリコントローラ、４・・・画像処理用メモリ、
４Ａ〜４Ｄ・・・１６Ｍバイトメモリ。
本実施例を説明する状態図である。 ］、Ａ、ＩＢ・・・バッファ、２・・・メインパスコト
ローラ、３・・・サブパスコトローラ、２Ａ、、３Ａ・
・・メモリコントローラ、４・・・画像処理用メモリ、
４Ａ〜４Ｄ・・・１６Ｍバイトメモリ。
Claims (1)
- 画像データが画像処理用メモリへアクセスするためのメ
インバスならびにサブバスと、前記メインバスならびに
サブバスをそれぞれ制御するメインバスコントローラと
サブバスコントローラとを有するメモリアクセス方式に
おいて、前記メインバスとサブバスとを同時に使用して
最大４バイトづつのダイレクトメモリアクセス転送を行
うことを特徴とするメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164090A JPH04165438A (ja) | 1990-10-29 | 1990-10-29 | メモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164090A JPH04165438A (ja) | 1990-10-29 | 1990-10-29 | メモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165438A true JPH04165438A (ja) | 1992-06-11 |
Family
ID=17771570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29164090A Pending JPH04165438A (ja) | 1990-10-29 | 1990-10-29 | メモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150411A (ja) * | 2013-02-01 | 2014-08-21 | Graphtec Corp | 画像読取装置 |
-
1990
- 1990-10-29 JP JP29164090A patent/JPH04165438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150411A (ja) * | 2013-02-01 | 2014-08-21 | Graphtec Corp | 画像読取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| JPH04165438A (ja) | メモリアクセス方式 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPH0283736A (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JP2541117B2 (ja) | デ―タアクセス装置 | |
| JPH0553973A (ja) | 情報処理システム | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH0553976A (ja) | コンピユータ間パラレルデータ転送方法及びバスアダプタ | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPH1040213A (ja) | 情報処理装置のｄｍａデータ転送方法 | |
| JPS60103476A (ja) | バスインタフエ−ス装置 | |
| JPS63318651A (ja) | メモリ管理回路 | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPH08314797A (ja) | メモリアクセス方式 | |
| JPH03171876A (ja) | データ処理装置 | |
| JPH01121960A (ja) | データ転送装置 | |
| JPH01125648A (ja) | データ処理装置 | |
| JPS60156160A (ja) | 高速転送メモリシステム | |
| JPS62130438A (ja) | メモリアクセス方式 | |
| JPH01183753A (ja) | 入出力制御装置 |