JPH03171876A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ワークステーシーン、ＤＴＰ、パーソナルコ
ンピューター等のフォントデータ、イメージデータや、
通信用データ等を処理するデータ処理装置に関するもの
である。

従来の技術 近年、ワークステーション、ＤＴＰ，バーソナρコンピ
ューター等において、１たデータ通信等において、扱わ
れるデータは、益々大き〈なシ、処理速度向上が要求さ
れている。それに応えるために、高速のマイクロプロセ
ッサや独自の高速化ハードウェアを用いて、　Ｇの高速
化を図っている。

以下、従来のデータ処理装置について説明する。

第４図は、従来のデータ処理装置の一例を示すものであ
り、ここで扱われるデータは、０又は１のピット列ごと
に、１６ビットのデータで第６図に示すように上位１ビ
ットで０か１かの値を、下位１６ピットでそのビット列
の長さを表した形をしている。例えば、第６図に示すよ
うなデータは、１６進数でＯＯ２０Ｈ，８００ＦＨとい
う２つの情報で表されている。

第４図において、３１は、この回路の内部コントロール
信号発生用のクロソク発生回路、３２は１６ピットのレ
ジスタ３３釦よび３４からなり各ビットに０から３１の
連続したアドレスを持つレジスタ群、３５はスタートポ
イレタセット信号を信号線４６に、ライト信号を信号線
４８に、捷たレジスタ３２を初期化するためのＯ信号を
信号線４７に出力するライト信号発生回路、３６は内部
に加算器を有し、バスマスタからの命令でクリャ信号を
信号線４２に出力し、１た、バスマスタから画像データ
を受け取るとスタートポインタを信号ａ４３に出力する
ライトスタートポインタ、３７ぱ内部に加算器を有しそ
の加算器によって計算されたエンドポインタを信号線４
４に、バスマスタからの画像データに基づいた２値信号
を信号線荀に出力するライトエンドポインタ、３８はレ
ジスタ群３２のすべてのビットにデータが書き込１れタ
後、ハスマスタの命令によシレジスタ３３、レジスタ３
４の順番に指定し、バスマスタにレジスタ３３および３
４に書き込壕れているデータを順次出力するセレクタ、
３９はデータパスである。

以上のように構或された従来のデータ処理装置について
、以下その動作を説明する。

簡単のため、上述した第６図に示したデータを変換し出
力する動作を説明する。

まず、バスマスタからの命令によってライトスタートポ
インタ３ｅがクリャ信号をライト信号発生回路３５に出
力するとライト信号発生回路３６はすべでのライト信号
をアクティブにし、レジスタクリャ信号によってレジス
タ群３２のすべてのビットを０に初期化する。次に、バ
スマスタは最初の入力データである００２０Ｈをデータ
パス３９を通してライトエンドポインタ３７に書き込み
、エンドポインタセット信号をライトエンドポインタ３
７に出力すると、スタートポインタと入力データからエ
ンドポインタがライトエンドポインタ３７内部の加算器
によって計算され（エンドポインタ＝スタートポインタ
十画像データのビット長＝１６）エンドポインタが１６
に書き換えられ、ライト信号発生回路３６が、レジスタ
群３２の各ビットのうちスタートポインタが指す０ピッ
ト０からエンドポインタが指すビット１６壕でのライト
信号をアクティブにする。すると、ライトエンドポイン
タ３７からの２Ｍ信号に従って、レジスタ群３２の第０
ビットから第１６ビッ｝１でに０が同時に書き込捷れる
。００２０Ｈが、レジスタ群３２に書き込筐れた後、ラ
イト信号発生回路３５がスタートポインタセット信号を
ライトスタートポインタ３６に出力すると、ライトスタ
ートポインタ３５は内部の加算器によって〔エンドポイ
ンタ＋１〕の計算を行い（この場合は、１６＋１＝１　
７）、計算された値をその値を新たなスタートポイレタ
として出力する。

ライトスタートポインタ３６に新たなスタートポインタ
がセットされると、バスマスタはライトエンドポインタ
３７に次の画像データである８００ＦＨを出力する。上
述した動作によって、レジスタ群３２の第１７番目のビ
ットから第３２番目のビットに１が書き込壕れ、セレク
タ３８がレジスタ３３、レジスタ３４の順に劣択し、パ
スマスタへ１６ビット単位のデータが順次出力される。

発明が解決しようとする課題 しかしながら上記従来の構或では、入力データがレジス
タ群に書き込まれた後そのデータを読み出す場合、セレ
クタによってレジスタ群を構或する各レジスタを順次指
定し、そのレジスタ単位でのみ読み出しを行うことがで
きるため、中央演算処理装置Ｃ以下ＣＰＵとする）のデ
ータ処理単位が変わると一つのデータ処理装置では対応
できないという問題点を有していた。

課題を解決するための手段 本発明は前記課題を解決するため、複数のビットから読
み出しを行うことができるレジスタと、前記レジスタに
書き込壕れたデータを指定された長さのピノト列単位で
前記レジスタから読みだし、順次出力するデータ出力手
段と、前記データ出力手段で読み出すビット列の長さの
指定を行う出力データ長指定手段とを備える。

作　　用 本発明は上記した構戒により、レジスタに入力データが
書き込１れると、出力データ長指定手段によって指定さ
れた長さのビット列単位のデータが、データ出力手段に
よって前記レジスタから順次読み出され出力される。

実施例 第１図は、本発明の一実施例におけるデータ処理装置を
使った画像処理装置のブロック図である。

尚、この画像処理装置が取り扱う画像データは、白（０
で表す）又は黒（１で表す）の２値を持ち、１本の水平
ラインの総ピント数は６４ビットであって、入力データ
は第２図に示すように、黒１７ビット、白１６ピット、
黒２０ビット、白１１ビットからなり、８０２０Ｈ，０
０１０Ｈ，８０５０Ｈ，ｏｏｏＢＨＯ形に変換されてい
るとする。また、本画像処理装置がデータを出力する対
象となるＣＰＵのデータ妨理単位（以下、出力データ長
という）は３２ビットであるとする。

第１図において、１はこの回路の内部コントロール信号
発生用のクロック発生回路、２ぱ１６ピットのレジスタ
、３ぱスタートポインタセット信号を信号線１６に、ラ
イト信号を信号線１８に、１たレジスタを初期するため
のＯ信号を信号線１７に出力するライト信号発生回路、
４は内部に加算器を有し、バスマスタからの命令でクリ
ャ信号を信号線１２に出力し、昔た、バスマスタから画
像データを受け取るとスタートポインタを信号線１３に
出力するライトスタートポインタ、６は内部に加算器を
有しその加算器によって計算されたエンドポインタを信
号線１４にバスマスタからの画像データに基づいた２値
信号を信号線４５に出力するライトエンドポインタ、６
はレジスタ２のすべてのビットにデータが書き込筐れた
後、指定された出力データ長のデータを順次レジスタ２
から読みだし出力するセレクタ、７はバスマスタから出
力データ長を信号ｉ％ｌＪ２０を通じて受け取り記憶し
、その出力データ長を信号線２１へ出力するデータ長レ
ジスタ、８はデータバスである。

以上のように構戒された本実施例の画像処理装置につい
て、以下その動作を説明する。

１ず、バスマスタは出力データ長をデータ長レジスタ７
に書き込む。次に、バスマスタからの命令によってライ
トスタートポインタ４がクリャ信号をライト信号発生回
路３に出力するとライト信号発生回路３はすべてのライ
ト信号をアクティブにし、レジスタクリャ信号によって
レジスタ２のすべてのビットを○に初期化する。次に、
パスマスクは〕１初の入力データである８０２０Ｈをデ
ータバス８を通してライトエンドポインタ６に書き込み
、エンドポインタセット信号をライトエンドポインタ６
に出力すると、スタートポイン−タと入力データからエ
ンドポインタがライトエンドポインタ５内部の加算器に
よって計算され（エンドポインタ＝スタートポインタ十
画像データのビット長−１＝１６）エンドポインタが１
６に書き換えられ、ライト信号発生回路３が、レジスタ
２の各ビットのうちスタートポインタが指すビッ｝Ｏか
らエンドポインタが指すビット１６−ｉでのライト信号
をアクティブにする。すると、ライトエンドポインタ６
からの２値信号に従ってレジスク２の第０ビットから第
１６ビット１でに１が同時に書き込普れる。８０２０Ｈ
が、レジスタ２に書き込まれた後、ライト信号発生回路
３がスタートポインタセット信号をライトスタートポイ
ンタ４に出力すると、ライトスタートポインタ４は内部
の加算器によって〔エンドポインタ＋１〕の計算を行い
（この場合は、１６＋１＝１７）、計算された値をその
値を新たなスタートポイレタとして出力する。

ライトスタートポインタ４に新たなスタートポインタが
セットされると、バスマスタはライトエンドポインタ５
に次の画像データである００１０Ｈを出力する。上述し
た動作によって、レジスタ２の筆１７番目のビットから
第３３番目のビットに０が、第３４番目のビットから第
５４番目のビットに１が、１た、第５５番目のビットに
０が順次書き込筐れ、レジスタ２ａ第３１ｋに示すよう
な状，四になる。

１本の水平ラインの画像データのレジスタ２への書き込
みが終わると、バスマスタはリード信号をセレクタ６へ
出力する。すると、セレクタ６はデータ長レジスタ７か
ら出力データ長の値３２を読み取り、レジスタ２のイＪ
１番目ビットから第３２番目のビット１でのデータを読
みだし、データバス８へ出力する。データバス８へ３２
ビットのデータを出力した後、セレクタ６はふたたびデ
ータ長レジスタ７から出力データ長の値３２を読み取り
、レジスタ２の第３３番目のビットから第６４番目のビ
ッ｝ｔでのデータを読みだし出力する。

以上の動作によって，レジスタ２に書き込筐れたデータ
が３２ビット単位のデータとして順次出力される。

ＣＰＵのデータ処理単位が３２ピント以外の場合でも，
始めにデータ長レジスタ７に書き込むデータ長の値を変
えれば、それぞれのＣＰＵに対応したデータ長のデータ
が；頃次出力される。

以上のように本実施例によれば、セレクタがレジスタか
らデータを読み出す際に、データ長レジスタによって読
み出すデータのデータ長を指定できるために，一つの画
像処理装置で異なったデータ処理単位のＣＰＵに対応で
きる。

発明の効果 本発明は、複数のビットから読み出しができるレジスタ
と，前記レジスタに書き込憬れたデータを指定された長
さのビット列単位で前記レジスタから読みだし、順次出
力するデータ出力手段と、前記データ出力手段で読み出
すビット列の長さの指定を行う出力データ長指定手段と
を設けることにより、レジスタに書き込まれたデータを
、指定された長さのビット列ごとに１１＠次出力できる
ため，一つのデータ処理装置で異なったデータ処理単位
のＣＰＵに対応できる。

【図面の簡単な説明】

第１図は本発明の実施例の画像処理装置のプロ・，ク図
、第２図は本発明の実施例の画像処理装置の説明に用い
る画像データを示した図、第３図は本発明の実施例の画
像処理装置のレジスタへの画像データの書き込みが終わ
ったときのレジスタの状態を示した図，第４図は従来例
のデータ処理装置のブロック図、第６図は従来例のデー
タ処理装置および本発明の実施例の画像処理装置で扱わ
れるデータの形を示した図、第６図は従来例のデータ処
理装置の説明に用いるデータを示した図である。 １・・・・・・クロック発生回路、２・・・・・・レジ
スタ、３・・・・・・ライト信号発生回路、４・・・・
・・ライトヌタートポインタ、６・・・・・・ライトエ
ンドポインタ，６・・・・・・セレクタ、７・・・・・
・データ長レジスタ、８・・・・・・デ−タバス。

Claims (1)

1. 【特許請求の範囲】 ０又は１のビット列の組み合わせからなるデータがその
   ビット列ごとにその値とその長さの情報を有する形に変
   換された入力データを、変換される前の０又は１のビッ
   ト列の組み合わせからなるデータに再変換し出力する装
   置であって、 複数のビットに同時に書き込みを行うことができ、複数
   のビットから読み出しを行うことができるレジスタと、 前記入力データの長さの情報に応じて前記レジスタの第
   １アドレスを指定する第１アドレス指定手段と、 前記入力データの長さの情報と前記第１アドレスに応じ
   て前記レジスタの第２アドレスを指定する第２アドレス
   指定手段と、 前記第１アドレスと前記第２アドレスによって前記レジ
   スタの領域を指定し、その領域を書き込み可能な状態に
   する手段と、 前記入力データの値の情報に応じて前記領域に同時に書
   き込みを行う書き込み手段と、 前記レジスタに書き込まれたデータを指定された長さの
   ビット列単位で前記レジスタから読みだし、順次出力す
   るデータ出力手段と、 前記データ出力手段で読み出すビット列の長さの指定を
   行う出力データ長指定手段と を有することを特徴とするデータ処理装置。