JPH01183753A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 入出力装置へのアクセスに先立って制御情報テーブルの
読出しを行なうようにした入出力制御装置に関し、 制御情報テーブルのアクセス時間を短縮することを目的
とし、 入出力装置をアクセスするための制御情報から成る制御
情報テーブルを格納する制御情報テーブル格納手段と、
制御情報テーブル格納手段から制御情報テーブルを読み
出すためのテーブルアクセス情報を格納するテーブルア
クセス情報格納手段と、テーブルアクセス情報格納手段
に格納されたテーブルアクセス情報が導入され、テーブ
ルアクセス情報に応じて制御情報テーブルの読出しを行
なうと共に、制御情報テーブルに基づいて入出力装置に
対するアクセスを行なうアクセス手段とを備えるように
構成する。

〔産業上の利用分野〕

本発明は、入出力制御装置に関し、特に、入出力装置へ
のアクセスに先立って制御情報テーブルの読出しを行な
うようにした入出力制御装置に関するものである。

〔従来の技術〕

一般のコンピュータシステムにおいて、中央処理装置（
ＣＰＵ）と入出力装置、あるいは主記憶装置（ＭＳＵ）
と入出力装置との間でのデータや制御信号のやりとりは
、チャネル装置を介して行なわれる。

また、複数個の入出力装置を備えるコンピュータシステ
ムでは、その入出力装置に対応する複数個のチャネル装
置を１つのマイクロプロセッサユニッｌ−（ＭＰＵ）で
制御する集合型チャネル処理装置を用いて入出力装置に
対するアクセスを行なうものがある。

この集合型チャネル処理装置は、集合型チャネル処理装
置の全体を制御するＭＰＬＩとメモリアクセスインター
フェース（以後ＭＡ／ＩＦと称する）を備えている。ま
た、ＭＳＵ内には、入出力装置に関するアクセス情報を
格納する制御情報テーブルであるサブチャネルや、入出
力装置とサブチャネルとの対応付けを行なうためのＩ１
０テーブル等が格納されている。

例えば、ＣＰＵが入出力装置をアクセスする場合、先ず
、集合型チャネル処理装置内のＭＰＵは、アクセスを行
なう入出力装置に対応した該当サブチャネルの認識を行
なうために、ＭＳＵ内のＩ１０テーブルを読み出す。

Ｉ１０テーブルによって該当サブチャネルを認識すると
、次にＭＰＵは、ＭＡ／ＩＦに各種データ（サブチャネ
ルの番号、サブチャネルを細分化したブロックの番号、
オフセット値、アクセスの種類、データ量等）をセット
する。

次に、ＭＡ／ＩＦにセットした各種データに基づいてＭ
ＳＵ内のサブチャネルを読み出して、更に、サブチャネ
ル内の制御情報に応じて入出力装置へのアクセスを行な
う。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、ＭＳＵ内の制
御情報テーブル（サブチャネル）を読み出す度に、ＭＡ
／ＩＦへの各種データのセットを行なう必要があり、入
出力装置をアクセスする際のＭＳＵ内の制御情報テーブ
ルアクセスに時間がかかるという問題点があった。

例えば、ＭＳＵに格納されたサブチャネルには、入出力
装置の状態（使用可能、使用中等の情報及び使用中ある
いは割込み保留中である場合は詳細な情報など）が格納
されているが、読み出すサブチャネルの情報が多い場合
は、数回に分けてＭＳＵをアクセスすることになる。そ
の場合、ＭＳＵをアクセスする度に、ＭＡ／ＩＦにデー
タをセットすることになり、しかも、ＭＡ／ＩＦにセッ
トするデータのそれぞれに、書込み１サイクルが必要な
ため、ＭＳｔＪのアクセスに要する時間が長くなってし
まう。

本発明は、このような点にかんがみて創作されたもので
あり、入出力装置をアクセスする際の制御情報テーブル
のアクセス時間を短縮するようにした入出力制御装置を
提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明の入出力制御装置の原理ブロック図で
ある。

図において、制御情報テーブル格納手段１２１は、入出
力装置１１１をアクセスするための制御情報から成る制
御情報テーブルを格納する。

テーブルアクセス情報格納手段１３１は、制御情報テー
ブル格納手段１２１から制御情報テーブルを読み出すた
めのテーブルアクセス情報を格納する。

アクセス手段１４１は、テーブルアクセス情報格納手段
１３１に格納されたテーブルアクセス情報が導入され、
テーブルアクセス情報に応じて制御情報テーブルの読出
しを行なうと共に、制御情報テーブルに基づいて入出力
装置１１１に対するアクセスを行なう。

従って、全体として、テーブルアクセス情報格納手段１
３１に格納されたテーブルアクセス情報に応じて制御情
報テーブル格納手段１２１の制御情報テーブルの読出し
を行ない、制御情報テーブル情報に基づいて入出力装置
１１１へのアクセスを行なうように構成されている。

〔作　用〕

制御情報テーブル格納手段１２１には入出力装置１１１
をアクセスするための制御情報から成る制御情報テーブ
ルを格納し、テーブルアクセス情報格納手段１３１には
その制御情報テーブルを読み出すためのテーブルアクセ
ス情報を格納する。

アクセス手段１４１は、テーブルアクセス情報格納手段
１３１のテーブルアクセス情報に応じて制御情報テーブ
ル格納手段１２１の制御情報テーブルの読出しを行なう
。更に、アクセス手段１４１は、制御情報テーブル格納
手段１２１から読み出した制御情報テーブルに基づいて
入出力装置１１１に対するアクセスを行なう。

本発明にあっては、テーブルアクセス情報格納手段１３
１に格納されたテーブルアクセス情報に基づいて制御情
報テーブル格納手段１２１に格納された制御情報テーブ
ルの読出しを行なうことにより、入出力装置１１１をア
クセスする際の制御情報テーブルのアクセス時間を短縮
することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における入出力制御装置の
構成を示す。

■、　施例と　１図との・応関係 ここで、本発明の実施例と第１図との対応関係を示して
おく。

入出力装置１１１は、入出力装置２１１，２１２、・・
・、２１９に相当する。

制御情報テーブル格納手段１２１は、ＭＳＵ２２１に相
当する。

テーブルアクセス情報格納手段１３１は、ＦＰレジスタ
２３１に相当する。

アクセス手段１４１は、ＭＰＵ２４１．ＭＡ／ｌＦ２４
３．チャネル装置２５１，２５２．　　・・・、２５９
．ＭＰＵ２４１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■、実施例の構成 第２図において、本発明を適用したコンピュータシステ
ムは、当該コンピュータシステムの全体の制御、演算を
行なうＣＰＵ２７１と、ＣＰＵ２７１が処理を行なうデ
ータやプログラムを格納するＭＳＵ２２１と、ＭＳＵ２
２１へのデータの入出力を制御するメモリコントロール
ユニット（ＭＣＵ）２６１と、複数の入出力装置Ｆ２１
１，２１２、・・・、２１９と、各入出力装置とのデー
タや制御信号の入出力の制御を行なう集合型チャネル処
理装置（以後、集合型Ｃ）（Ｐと称する）２４０とを備
えている。

ＭＳＵ２２１は、入出力装置やチャネル装置（後述）の
制御に関する情報を格納するハードウェアシステム領域
２２３を含んでいる。

また、集合型ＣＨＰ２４０は、各入出力装置と対応して
いる複数のチャネル装置（図中ＣＨとする）２５１，２
５２．　　・・・、２５９と、各チャネル装置及び集合
型ＣＨＰ２４０の全体の制御を行なうＭＰＵ２４１と、
集合型ＣＨＰ２４０からＭＳＵ２２１内のハードウェア
システム領域２２３をアクセスするためのＭＡ／ｌＦ２
４３と、ＭＡ／１Ｆ２４３からアクセスを行なうための
データを格納するＦＰレジスタ２３１とを備えている。

尚、データの入出力制御に直接関与しない構成部（例え
ばデータ転送用のレジスタ）は省略した。

ＭＣＵ２６１は、ＣＰＵ２７１．ＭＳＵ２２１及び集合
型ＣＨＰ２４０と接続されている。集合型ＣＨＰ２４０
内のチャネル装置２５１は入出力装置２１１と接続され
ている。同様に、チャネル装置２５２は入出力装置２１
２と、チャネル装置２５９は入出力装置２１９と接続さ
れている。

集合型ＣＨＰ２４０内のＭＰＵ２４１はＭＡ／ｌＦ２４
３と接続されている。また、ＭＰＵ２４１はＦＰレジス
タ２３１と接続されており、ＭＰＵ２４１によってＦＰ
レジスタ２３１のアドレス指定（番号指定）、格納デー
タの供給が行なわれ、ＭＰＵ２４１から出力されるデー
タはＭＡ／ｌＦ２４３に供給される。

Ｕシ引腹作 次に、上述した本発明実施例の動作を説明する。

第３図は、実施例の集合型ＣＨＰ２４０の動作手順を示
す。

また、第４図は集合型ＣＨＰ２４０からＭＳＵ２２１へ
のアクセス要領を示す。ＭＳＵ２２１のハードウェアシ
ステム領域２２３内のサブチャネル領域には、複数の入
出力装置２１１，２１２゜・・・、２１９に１対ｌに対
応した制御情報テーブルであるサブチャネル（サブチャ
ネル＃１．・・・、＃Ｘ、・・・）が格納されている。

更に、各サブチャネルは複数のワード（１６バイト）に
分割されており、各ワードにはオフセット値［ＯＪ、ｒ
ｌ（ｌｚ、ｒ３２」、　　・・・が対応付けられている
。

（ｉ）ＦＰレジスタのデータｉ 最初に、ＭＳＵ２２１のハードウェアシステム領域２２
３に格納されたサブチャネルを読み出すためのアクセス
データをＦＰレジスタ２３１に格納する。

例えば、集合型ＣＨＰ２４０のＭＰＵ２４１に対する初
期リセット動作に続いて、集合型ＣＨＰ２４０からＦＰ
レジスタ２３１へのデータ設定を行なうものとする。

例えば、初期リセットスイッチ（図示せず）が押される
と、ＭＰＵ２４１はＦＰレジスタ２３１へのデータ格納
動作を開始する。

先ず、ＭＰＵ２４１は、制御テーブルの設定を行なう（
ステップ３１１）。制御テーブルとしてサブチャネルを
、サブチャネル番号として＃Ｘを設定する。

次に、ＭＰＵ２４１は、オフセット値の設定（ステップ
３１２）、及び機能の設定を行なう（ステップ３１３）
。

次に、ステップ３１１〜ステツプ３１３で設定した各種
データを格納するためのＦＰレジスタ番号の設定を行な
い（ステップ３１４）、該当するＦＰレジスタ番号の領
°域にデータを格納する。

以上で、ＭＰＵ２４１からＦＰレジスタ２３１゜へのデ
ータ格納動作を終了する。

下表に、上述の動作でＦＰレジスタ２３１に格納した各
種データの一例を示す（ＦＰ番号としては、ｒｍ」、　
　ｒｍ＋１」、　　ｒｎ」、　　ｒｎ＋１」を考える）
。

表 表において、「制御テーブル」はＭＳＵ２２１のハード
ウェアシステム領域２２３に格納されたテーブルの種類
及びそのテーブル番号である。実施例においては、制御
テーブルはサブチャネルとしサブチャネル番号は実際に
該当サブチャネルをアクセスするときに指定する（便宜
的に＃Ｘとした）。「オフセット値」は該当サブチャネ
ルの細分化領域を指定するためのものであり、実施例で
は「０」あるいはｒ１６Ｊとする。また、「機能」はア
クセスデータ量及びアクセスの種類を示している。「フ
ェッチ」はデータの読出しを、［ストアｊはデータの書
込みをそれぞれ示している。

（ｉｉ）サブチャネルのアクセス動作 衣に、上述したｒ　（ｉ）ＦＰレジスタのデータ設定」
においてＦＰレジスタ２３１に格納したデータに基づい
て、ＭＳＵ２２１のハードウェアシステム領域２２３に
格納されたサブチャネルをアクセスするときの動作を説
明する。

先ず、ＭＰＵ２４１は、ＭＳＵ２２１に対するアクセス
を行なうために、ＭＡ／ｌＦ２４３の空き領域（あるい
は未使用のＭＡ／ｌＦ２４３）の選択を行なう（ステッ
プ３５１）。

次に、アクセスの種類はストアか否かの判定を行なう（
ステップ３５２）。例えば、ＭＳＵ２２１から読み出し
たデータを入出力装置２１１に格納するときは肯定判断
して、そのデータを集合型ＣＨＰ２４０の内部の転送用
レジスタ（図示せず）にセットする（ステップ３５３）
。

ステップ３５２の判定で否定判断したとき、あるいはス
テップ２５３の処理が終了したときは、次にＭＰＵ２４
１は、所望のＦＰ番号を指定して、そのＦＰ番号に対応
した領域に格納された各種データの選択を行なう（ステ
ップ３５４）。選択した各種データはＭＡ／ｌＦ２４３
にセットする（例えばＭＡ／ｌＦ２４３内のレジスタに
データを格納する）。

次に、ＭＰＵ２４１は、ＭＡ／ｌＦ２４３にサブチャネ
ル番号を設定する（ステップ３５５）。

例えば、サブチャネルの読出しに先立ち、ＭＰＵ２４１
は、ＭＳＵ２２１のハードウェアシステム領域２２３に
格納されたＩ１０テーブルを検索して、入出力装置２１
１に対応するサブチャネル番号を認識し、ステップ３５
５でそのサブチャネル番号をＭＡ／ｌＦ２４３にセット
する。

次に、ＭＰＵ２４１はＭＡ／ｌＦ２４３の起動を行なう
（ステップ３５６）、ＭＡ／ｌＦ２４３にセットした各
種データをＭＣＵ２６１に送り、ＭＣＵ２６１は受は取
ったデータに基づいてＭＳＵ２２１のハードウェアシス
テム領域２２３に格納されている該当サブチャネルの読
出しを行なう。

以後、ＭＰＵ２４１は、読み出したサブチャネルに格納
された制御情報に基づいて、入出力装置２１１に対する
アクセスを行なう（ステップ３５７）。

ヱー失旌炭■１点及 このように、各入出力装置に対する制御情報をＭＳＵ２
２１のハードウェアシステム領域２２３にサブチャネル
として格納しておき、ＭＰＵ２４１は、各入出力装置の
アクセスに先立って該当するサブチャネルを読み出し、
このサブチャネルの制御情報に応じて各入出力装置への
アクセスを行なう。また、上述のサブチャネル読出しは
、先ず、ＦＰレジスタ２３１に格納されたデータをＭＡ
／ｌＦ２４３にセットし、一部の追加情報（実施例では
サブチャネル番号）をＭＰＵ２４１からＭＡ／ｌＦ２４
３にセットする。次に、ＭＡ／ｌＦ２４３にセットした
データをＭＣＵ２６１に送り、ＭＣＵ２６１はＭＳＵ２
２１に格納されたサブチャネルの読出しを行なう。

従って、ＦＰレジスタ２３１に予め格納しておいたデー
タをＭＡ／ｌＦ２４３にセットすることにより、ＭＳＵ
２２１のサブチャネルのアクセス（読出し）時間を短縮
することができる。

特に、サブチャネルのアクセス時間を短縮することで、
集合型ＣＨＰ２４０の全体としての処理速度も向上する
ことになる。

Ｍ−又肌見変展因■ なお、上述した本発明の実施例にあっては、集合型ＣＨ
Ｐ２４０からの指示に応じてＭＰＵ２４１内のハードウ
ェアシステム領域２２３に格納されたサブチャネルを読
み出す場合を考えたが、ハードウェアシステム領域２２
３の他の情報（Ｉ１０テーブル、各チャネル装置に関す
る制御テーブル等）を読み出す場合にも本発明を適用す
ることができる。

また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、テーブルアクセス情
報格納手段に格納されたテーブルアクセス情報に基づい
て制御情報テーブル格納手段に格納された制御情報テー
ブルの読出しを行なうことにより、入出力装置をアクセ
スする際の制御情報テーブルのアクセス時間を短縮する
ことができるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の入出力制御装置の原理ブロック図、 第２図は本発明の一実施例による入出力制御装置の構成
図、 第３図は実施例の動作説明図、 第４図は実施例のサブチャネル読出し要領の説明図であ
る。 図において、 １１１は入出力装置、 １２１は制御情報テーブル格納手段、 １３１はテーブルアクセス情報格納手段、１４１はアク
セス手段、 ２１１．２１２．　　・・・、２１９は入出力装置、２
２１はＭＳＵ。 ２２３はハードウェアシステム領域、 ２３１はＦＰレジスタ、 ２４０は集合型ＣＨＰ、 ２４１はＭＰＵ。 ２４３はＭＡ／ＩＦ、 ２５１．２５２．　　・・・、２５９はチャネル装置、
２６１はＭＣＵ。 ２７１はＣＰＵである。 本％ａｔ”ｉ　９　Ｒ理ブｐ・、７図 第１図 奥曳竹１）の構提口 第２図 、イ）　　　　　　　　　　　　　　　　　　　　（ロ
）史先例のｈ作詑明口 第３図

Claims (1)

【特許請求の範囲】
1. （１）入出力装置（１１１）をアクセスするための制御
   情報から成る制御情報テーブルを格納する制御情報テー
   ブル格納手段（１２１）と、 前記制御情報テーブル格納手段（１２１）から前記制御
   情報テーブルを読み出すためのテーブルアクセス情報を
   格納するテーブルアクセス情報格納手段（１３１）と、 前記テーブルアクセス情報格納手段（１３１）に格納さ
   れたテーブルアクセス情報が導入され、前記テーブルア
   クセス情報に応じて前記制御情報テーブルの読出しを行
   なうと共に、前記制御情報テーブルに基づいて前記入出
   力装置（１１１）に対するアクセスを行なうアクセス手
   段（１４１）と、 を備えるように構成したことを特徴とする入出力制御装
   置。