JPS61260330A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS61260330A JPS61260330A JP10245685A JP10245685A JPS61260330A JP S61260330 A JPS61260330 A JP S61260330A JP 10245685 A JP10245685 A JP 10245685A JP 10245685 A JP10245685 A JP 10245685A JP S61260330 A JPS61260330 A JP S61260330A
- Authority
- JP
- Japan
- Prior art keywords
- control
- read
- memory circuit
- circuit
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプログラム制御装置に関し、特にその
制御記憶回路に関する。
制御記憶回路に関する。
（従来の技術）
従来、この種のマイクロプログラム制御装置では、例え
ば特開昭５９−４１０３０ｒマイクロコンピユータシス
テム」に開示されているように、消去可能な読出し専用
メモリ回路の内容を直接、メモリアクセス制御装置を用
いてリード／ライトメモリに格納し、制御記憶回路とし
て動作させていた。
ば特開昭５９−４１０３０ｒマイクロコンピユータシス
テム」に開示されているように、消去可能な読出し専用
メモリ回路の内容を直接、メモリアクセス制御装置を用
いてリード／ライトメモリに格納し、制御記憶回路とし
て動作させていた。
上述の従来技術によるマイクロプログラム制御装置を第
３図を参照して詳細に説明する。
３図を参照して詳細に説明する。
第３図において、１は消去可能な読出し専用メモリ回路
、２は入出力装置、３は制御記憶回路、４は直接メモリ
アクセス制御装置、５はマイクロプログラム制御回路で
ある。消去可能な読出し専用メモリ回路１は、制御記憶
回路３に格納される内容全固定的に格納するためのもの
である。入出力装置２は、消去可能な読出し専用メモリ
回路１の内容を読出す九めのものでおる。制御記憶回路
３は、読出し専用メモリ回路１で読出され九内容ｔ−格
納するためのり−ド／ライトメモリで構成されたもので
ある。直接メモリアクセス制御装置４は、消去可能な読
出し専用メモリ回路１より入出力装置２とデータバス６
とを介して制御記憶回路３ＫＤＭＡ転送を行うための制
御をするものである。マイクロプログラム制御回路５は
、制御記憶回路３を用いてマイクロプログラムの制御を
行うためのものであり、データバス６によって入出力装
置２．制御記憶回路３．ならびに直接メモリアクセス制
御装置と接続されている。
、２は入出力装置、３は制御記憶回路、４は直接メモリ
アクセス制御装置、５はマイクロプログラム制御回路で
ある。消去可能な読出し専用メモリ回路１は、制御記憶
回路３に格納される内容全固定的に格納するためのもの
である。入出力装置２は、消去可能な読出し専用メモリ
回路１の内容を読出す九めのものでおる。制御記憶回路
３は、読出し専用メモリ回路１で読出され九内容ｔ−格
納するためのり−ド／ライトメモリで構成されたもので
ある。直接メモリアクセス制御装置４は、消去可能な読
出し専用メモリ回路１より入出力装置２とデータバス６
とを介して制御記憶回路３ＫＤＭＡ転送を行うための制
御をするものである。マイクロプログラム制御回路５は
、制御記憶回路３を用いてマイクロプログラムの制御を
行うためのものであり、データバス６によって入出力装
置２．制御記憶回路３．ならびに直接メモリアクセス制
御装置と接続されている。
直接メモリアクセス制御装＃４に対し、制御記憶回路６
へ消去可能な読出し専用メモリ回路１の内容を格納する
ように指示が送出されると、直接メモリアクセス制御装
置４はＤＭＡ転送の準備を行い、入出力装置２に指示を
送出し、ＤＭＡ転送を行って消去可能な読出し専用メモ
リ回路１の内容を制御記憶回路３に格納する。すなわち
、消去可能な読出し専用メモリ回路１には制御記憶回路
３と同一の内容となる。
へ消去可能な読出し専用メモリ回路１の内容を格納する
ように指示が送出されると、直接メモリアクセス制御装
置４はＤＭＡ転送の準備を行い、入出力装置２に指示を
送出し、ＤＭＡ転送を行って消去可能な読出し専用メモ
リ回路１の内容を制御記憶回路３に格納する。すなわち
、消去可能な読出し専用メモリ回路１には制御記憶回路
３と同一の内容となる。
（発明が解決しようとする問題点）
上述した従来技術によるマイクロプログラム制御装置で
は、読出し専用メモリ回路の内容と制御記憶回路の内容
とが同一であシ、多くの機能を実現しようとすると内容
が複雑にな夛、大容量となって処理時間が長くなるばか
りではなく、デバッグにも長時間金要すると云う欠点が
あった。
は、読出し専用メモリ回路の内容と制御記憶回路の内容
とが同一であシ、多くの機能を実現しようとすると内容
が複雑にな夛、大容量となって処理時間が長くなるばか
りではなく、デバッグにも長時間金要すると云う欠点が
あった。
本発明の目的は、消去可能な読出し専用メモリ回路の内
容を修正するため、任意のファームウェアコントロール
命令を読出し専用メモリ回路より１ワードずつ読出して
制御記憶回路に転送するとともに、任意のファームウェ
アコントロール命令を解読し、それぞれの命令に対応し
て制御記憶の内容を修正することができるようにして上
記欠点を除去し、容易に上記修正を行うことができるよ
うＫｌｌ成したマイクロプログラム制御装置を提供する
ことＩｃろる。
容を修正するため、任意のファームウェアコントロール
命令を読出し専用メモリ回路より１ワードずつ読出して
制御記憶回路に転送するとともに、任意のファームウェ
アコントロール命令を解読し、それぞれの命令に対応し
て制御記憶の内容を修正することができるようにして上
記欠点を除去し、容易に上記修正を行うことができるよ
うＫｌｌ成したマイクロプログラム制御装置を提供する
ことＩｃろる。
（問題点を解決するための手段）
本岸明によるマイクロプログラム制御装置は消去可能な
読出し専用メモリ回路と、制御記憶回路と、データ修正
コピー手段と、コントロールスイッチ回路とを具備し、
消去可能な読出し専用メモリ回路の内容全制御記憶回路
を転送し、リード／ライトメモリとして動作させるよう
に構成し念ものである。
読出し専用メモリ回路と、制御記憶回路と、データ修正
コピー手段と、コントロールスイッチ回路とを具備し、
消去可能な読出し専用メモリ回路の内容全制御記憶回路
を転送し、リード／ライトメモリとして動作させるよう
に構成し念ものである。
消去可能な読出し専用メモリ回路は、ファームウェアコ
ントロール命令を含むマイクロプログラムを格納してお
くためＯもっである。
ントロール命令を含むマイクロプログラムを格納してお
くためＯもっである。
制御記憶回路は、消去可能な読出し専用メモリ回路より
読出させ九マイクロプログラムを格納する丸めのもので
ある。
読出させ九マイクロプログラムを格納する丸めのもので
ある。
データ修正コピー手段は、読出し専用メモリ回路より１
ワードずつファームウェアコントロール命令を読出して
制御記憶回路に転送するとともに、任意のファームウェ
アコントロール命令を解読し、それぞれの命令に対応し
て制御記憶回路の内容を修正するためのものである。
ワードずつファームウェアコントロール命令を読出して
制御記憶回路に転送するとともに、任意のファームウェ
アコントロール命令を解読し、それぞれの命令に対応し
て制御記憶回路の内容を修正するためのものである。
コントロールスイッチ回路は、データ修正コピー手段に
対して修正の指示を与えるためのものでおる。
対して修正の指示を与えるためのものでおる。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例全部分的に示すブロック図である。第１図にお
いて、１は消去可能な読出し専用メモリ回路、６は制御
記憶回路、７はデータ修正コピー手段、８はコントロー
ルスイッチ回路である。
一実施例全部分的に示すブロック図である。第１図にお
いて、１は消去可能な読出し専用メモリ回路、６は制御
記憶回路、７はデータ修正コピー手段、８はコントロー
ルスイッチ回路である。
第１図において、消去可能な読出し専用メそり回路１に
は制御記憶回路３の内容と同一の内容が格納され、制御
記憶回路６には消去可能な読出し専用メモリ回路１から
読出された内容が格納される。データ修正コピー手段７
およびコントロールスイッチ回路８は本発明を特徴づけ
るものであり、データ修正コピー手段７は読出し専用メ
モリリード信号線１０１、制御記憶書込み信号線１０２
、およびスイッチ指示信号線１０３を介して、それぞれ
読出し専用メモリ回路１、制御記憶回路３およびコント
ロールスイッチ回路８に接続されている。
は制御記憶回路３の内容と同一の内容が格納され、制御
記憶回路６には消去可能な読出し専用メモリ回路１から
読出された内容が格納される。データ修正コピー手段７
およびコントロールスイッチ回路８は本発明を特徴づけ
るものであり、データ修正コピー手段７は読出し専用メ
モリリード信号線１０１、制御記憶書込み信号線１０２
、およびスイッチ指示信号線１０３を介して、それぞれ
読出し専用メモリ回路１、制御記憶回路３およびコント
ロールスイッチ回路８に接続されている。
第２図は、ファームウェアコントロール命令の実例を示
す説明図である。第２図において、ファームウェアコン
トロール命令（１）に対シテコントロールスイッチ回路
８より削除指示が送出され、ファームウェアコントロー
ル命令（２）Ｋ対してＮＯＰ指示が送出されていて、続
出し専用メモリ回路１のなかに上記命令が任意の数だけ
存在するものと仮定する。この場合には、データ修正コ
ピー手段７によって読出し専用メモリ回路１のアドレス
ｎより１ワードの命令を読出して制御記憶回路６のアド
レスｍに書込む、さらに、読出し専用メモリ回路１の次
のアドレス１１＋１より１ワードの命令を読出して制御
記憶回路３の次のアドレスｍ＋ｌに書込む。ここで、デ
ータ修正コピー手段７より読出し専用メモリ回路１のア
ドレスｎ＋２からファームウェアコントロール命令（１
）が解読されると、コビーワードカクンタＰにしたがり
て読出し専用メモリ回路１の内容が削除される・次に、
データ修正コピー手段７により読出し専用メモリ回路１
のアドレス（ｎ−ｆ−２）＋Ｐ＋１より１ワードのデー
タを読出し、制御記憶回路３のアドレスｍ−４−２に書
込む。さらに、データ修正コピー手段７よす読出し専用
メモリ回路１のアドレス（ｎ＋２）＋Ｐ＋２からファー
ムウェアコントロール命令（２）が読出されて解読され
ると、コントロールスイッチ回路８によりＮＯＰ命令と
して処理される。次に、続出し専用メモリ回路１Ｄアド
レス（ｎ＋２）＋Ｐ＋３から１ワードの命令を読出し、
制御記憶回路３のアドレスｍ＋３に書込む。
す説明図である。第２図において、ファームウェアコン
トロール命令（１）に対シテコントロールスイッチ回路
８より削除指示が送出され、ファームウェアコントロー
ル命令（２）Ｋ対してＮＯＰ指示が送出されていて、続
出し専用メモリ回路１のなかに上記命令が任意の数だけ
存在するものと仮定する。この場合には、データ修正コ
ピー手段７によって読出し専用メモリ回路１のアドレス
ｎより１ワードの命令を読出して制御記憶回路６のアド
レスｍに書込む、さらに、読出し専用メモリ回路１の次
のアドレス１１＋１より１ワードの命令を読出して制御
記憶回路３の次のアドレスｍ＋ｌに書込む。ここで、デ
ータ修正コピー手段７より読出し専用メモリ回路１のア
ドレスｎ＋２からファームウェアコントロール命令（１
）が解読されると、コビーワードカクンタＰにしたがり
て読出し専用メモリ回路１の内容が削除される・次に、
データ修正コピー手段７により読出し専用メモリ回路１
のアドレス（ｎ−ｆ−２）＋Ｐ＋１より１ワードのデー
タを読出し、制御記憶回路３のアドレスｍ−４−２に書
込む。さらに、データ修正コピー手段７よす読出し専用
メモリ回路１のアドレス（ｎ＋２）＋Ｐ＋２からファー
ムウェアコントロール命令（２）が読出されて解読され
ると、コントロールスイッチ回路８によりＮＯＰ命令と
して処理される。次に、続出し専用メモリ回路１Ｄアド
レス（ｎ＋２）＋Ｐ＋３から１ワードの命令を読出し、
制御記憶回路３のアドレスｍ＋３に書込む。
上記のようにして、コントロールスイッチ回路８より指
示を送出することにより制御記憶回路６の内容を変化さ
せることができ、複雑な処理に対応できるとともに制御
記憶回路６の内容を減することができる。
示を送出することにより制御記憶回路６の内容を変化さ
せることができ、複雑な処理に対応できるとともに制御
記憶回路６の内容を減することができる。
（発明の効果）
本発明は以上説明したよ５Ｖｃ、消去可能な読出し専用
メモリ回路の内容を修正する几め、任意のファームウェ
アコントロール命令を読出し専用メモリ回路よｌワード
ずつ読出してｒＦＪＩｌｌｌ記憶回路に転送するととも
に、任意のファームウェアコントロール命令を解読し、
それぞれの命令に対応して制御記憶回路の内容を修正す
ることができるようにして、汎用性の高いシステムを構
成できるとともに、制御記憶回路の容量を減することが
できると云う効果がある。
メモリ回路の内容を修正する几め、任意のファームウェ
アコントロール命令を読出し専用メモリ回路よｌワード
ずつ読出してｒＦＪＩｌｌｌ記憶回路に転送するととも
に、任意のファームウェアコントロール命令を解読し、
それぞれの命令に対応して制御記憶回路の内容を修正す
ることができるようにして、汎用性の高いシステムを構
成できるとともに、制御記憶回路の容量を減することが
できると云う効果がある。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例ｖｉ一部分的に示すブロック図である。 第２図は、本発明において使用されるファームウェアコ
ントロール命令の実例を示す説明図である。 第３図は、従来技術によるマイクロプログラム制御装置
の一例を示すブロック図である。 １・−−読出し専用メモリ回路 ２・・−入出力装置 ３・・・制御記憶回路 ４・・・直接メモリアクセス制御装置 ５・・・マイクロプログラム制御回路 ６・・・データバス ７・・・データ修正コピー手段 ８・Φ・コントロールスイッチ １０１〜１０６・・・信号線
一実施例ｖｉ一部分的に示すブロック図である。 第２図は、本発明において使用されるファームウェアコ
ントロール命令の実例を示す説明図である。 第３図は、従来技術によるマイクロプログラム制御装置
の一例を示すブロック図である。 １・−−読出し専用メモリ回路 ２・・−入出力装置 ３・・・制御記憶回路 ４・・・直接メモリアクセス制御装置 ５・・・マイクロプログラム制御回路 ６・・・データバス ７・・・データ修正コピー手段 ８・Φ・コントロールスイッチ １０１〜１０６・・・信号線
Claims (1)
- ファームウェアコントロール命令を含むマイクロプログ
ラムを格納しておくための消去可能な読出し専用メモリ
回路と、前記消去可能な読出し専用メモリ回路より読出
された前記マイクロプログラムを格納するための制御記
憶回路と、前記読出し専用メモリ回路より１ワードずつ
前記ファームウェアコントロール命令を読出して前記制
御記憶回路に転送するとともに、任意のファームウェア
コントロール命令を解読し、それぞれの命令に対応して
前記制御記憶回路の内容を修正するためのデータ修正コ
ピー手段と、前記データ修正コピー手段に対して修正の
指示を与えるためのコントロールスイッチ回路とを具備
し、前記消去可能な読出し専用メモリ回路の内容を前記
制御記憶回路へ転送し、リード／ライトメモリとして動
作させるように構成したことを特徴とするマイクロプロ
グラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245685A JPS61260330A (ja) | 1985-05-14 | 1985-05-14 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245685A JPS61260330A (ja) | 1985-05-14 | 1985-05-14 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260330A true JPS61260330A (ja) | 1986-11-18 |
Family
ID=14327967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10245685A Pending JPS61260330A (ja) | 1985-05-14 | 1985-05-14 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260330A (ja) |
-
1985
- 1985-05-14 JP JP10245685A patent/JPS61260330A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63121172A (ja) | デイスク制御装置 | |
| JPS61260330A (ja) | マイクロプログラム制御装置 | |
| JPS6410854B2 (ja) | ||
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS6240736B2 (ja) | ||
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS58179977A (ja) | メモリ制御装置 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPH01183753A (ja) | 入出力制御装置 | |
| JPS61157941A (ja) | 転送アドレス制御装置 | |
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPS6170651A (ja) | デ−タアレイの移動方式 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPS60189043A (ja) | プロセツサ |