JPH01159752A - 入出力制御装置アドレス設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は入出力制御装置（ＩＯＣ）のアドレスを設定す
る方式に関し、チャネル制御装置（ＣＨＣ）からＩＯＣ
にアクセスする際に論理アドレスと物理アドレスの変換
を必要としないアドレス設定方式を提供することを目的
とし、 各ＩＯＣ対応に設けられたそれぞれの物理アドレスを格
納する複数のｘｏｃｍ理アドレアドレスレジスタＩＯＣ
を収容する筐体上に設げるとともに、各ＩＯＣに対して
設定される論理アドレスを格納するＩＯＣ論理アドレス
レジスタを各ＩＯＣに設け、初期設定時各ＩＯＣはＣＨ
Ｃから物理アドレスによってアクセスされたとき筐体上
の対応する物理アドレスレジスタを介してこれを検出し
てＣＨＣから与えられた論理アドレスをそのＩＯＣ論理
アドレスレジスタに設定し、以後ＣＨＣはそれぞれの設
定された論理アドレスによって各ＩＯＣにアクセスする
ように構成される。

〔産業上の利用分野〕

本発明は入出力制御装置のアドレスを設定する方式に係
り、特に初期設定時に論理アドレスを外部より設定する
ことによって、以後論理アドレスによって直接アクセス
可能とする入出力制御装置アドレス設定方式に関するも
のである。

中央処理装置（ＣＣ）　、主記憶装置（ＭＭ）、チャネ
ル制御装置（ＣＨＣ）およびチャネル制御装置下の入出
力制御装置バスＣｌ０ＢＵＳ）上に複数の入出力制御装
置　（ＩＯＣ，〜ｌ０Ｃｎ）を有する第５図に示すよう
な基本構成を有するシステムにおいては、ＩＯＣに関す
る上位装置側のソフトウェア処理は、各ＩＯＣに対応す
る論理アドレスを基として実行される。

しかしながらＩＯＣは本来個有のアドレステなわち物理
アドレスを有しており、従ってＩＯＣをアクセスするた
めには論理アドレスを物理アドレスに変換する必要があ
る。

このような論理アドレスから物理アドレスへの変換は、
情報処理装置の処理能力を極力無駄にすることなく行い
得るものであることが要望される。

〔従来の技術〕

従来、ＩＯＣアクセス時における論理アドレスから物理
アドレスへの変換は、ＩＯＣ制御ソフトウェアが自らデ
ータとして持っているテーブルを参照するか、あるいは
固有のハードウェアを設ける等の方法によって行われて
いた。

第６図は従来の入出力制御装置アドレス設定方式を示し
たものである。ＣＨＣに接続されるｌ０ＢＵＳは、図示
のようにアドレス有効表示線、アドレス線、データ線、
制御線等からなっている。ＣＨＣからＩＯＣに対してア
クセスしようとするときは、アドレス線にそのＩＯＣに
対する物理アドレスを与える。一方、ＩＯＣ側において
はＩＯＣ物理アドレスレジスタ１）に自装置の物理アド
レスを予め設定されている。マツチャー回路１２はアド
レス有効表示線からイネーブル信号を与えられたとき、
アドレス線から与えられた物理アドレスとＩＯＣ物理ア
ドレスレジスタ１）の物理アドレスとを比較して、一致
したときＩＯＣに対する内部動作起動信号を発生する。

第７図は従来方式におけるＩＯＣアクセス命令の構成を
示したものであって、ＩＯＣに対する命令コードａ、ア
クセスしたＣＨＣの番号す、アクセスされるＩＯＣの番
号Ｃとからなることが示されている。

〔発明が解決しようとする問題点〕

ＩＯＣ制御ソフトウェアが自ら有するテーブルを参照し
て論理アドレスを物理アドレスに変換する方式では、Ｉ
ＯＣへのアクセスが必要になるごとにアドレス変換処理
を行わなければならず、情報処理装置の処理能力の一部
を無駄にするという問題がある。

また変換のための固有のハードウェアを設ける方式では
、ハードウェア規模が増大するだけでなく、システム変
換時の融通性が乏しいという問題がある。

さらに物理アドレスは各ＩＯＣごとに与えられるもので
あり、ＩＯＣのシステムへの実装時に人手により設定を
行う必要がある。従って上述の変換テーブルまたは変換
ハードウェアとの設定が合わないと、システムの立ち上
げができないという問題をひき起す可能性もある。

本発明にはこのような従来技術の問題点を解決しようと
するものであって、ＣＨＣ下のＩＯＣの初期設定時にの
み物理アドレスを用いればよく、以後は論理アドレスに
よって直接アクセス可能であり、従って論理アドレスと
物理アドレスの変換をいちいち行う必要がなく、またＩ
ＯＣ上への物理アドレスの人手による設定が不必要なア
ドレス設定方式を提供することを目的とするものである
。

〔問題点を解決するための手段〕

第１図は本発明の原理的構成を示したものであつて、チ
ャネル制御装置（ＣＨＣ）１と、これと入出力制御装置
バス２を介して接続される複数の入出力制御装置（ＩＯ
Ｃ）３とを有する情報処理装置において、ＩＯＣ物理ア
ドレスレジスタ４を各ｌ０Ｃ３を収容する筐体５上に設
けるとともに、ＩＯＣ論理アドレスレジスタ６を各ｌ０
Ｃ３に設けたものである。

ＩＯＣ物理アドレスレジスタ４は、各ＩＯＣ５対応に設
けられ、それぞれの物理アドレスを格納するものである
。

ＩＯＣ論理アドレスレジスタ６は、各ＩＯＣに対して外
部から設定される論理アドレスを格納するものである。

そしてＩＯＣの初期設定時において、各ｌ０Ｃ３はＣＨ
Ｃ１から物理アドレスによってアクセスされたとき筐体
上の対応するＩＯＣ物理アドレスレジスタを介してこれ
を検出してＣＨＣ１から与えられた論理アドレスをその
ＩＯＣ論理アドレスレジスタ６に設定する。以後ＣＨＣ
１は、それぞれの設定された論理アドレスによって各Ｉ
ＯＣにアクセスすることができる。

〔作用〕

本発明方式におけるＩＯＣのアドレス設定は、ＣＨＣの
有するＩＯＣ制御ソフトウェアによって次の順序で行わ
れる。

（１）　　初期設定時、ＩＯＣ制御ソフトウェアは物理
アドレスを指定してリード動作を行うと、各ＩＯＣから
自装置の物理アドレスがｌ０ＢＵＳ上に読み出される。

ソフトウェアはこれからそのＣＨＣ下のＩＯＣの数を知
る。

（２）　　ＩＯＣ制御ソフトウェアは、最小値のアドレ
スを有するＩＯＣから順次物理アドレスでリード動作を
行う。これによってアドレスのマツチングがとれたＩＯ
ＣがそのＩＯＣ属性データを出力する。

ソフトウェアはそのＩＯＣ属性データに対応するＩＯＣ
論理アドレスを判定する。

（３）　　ＩＯＣ制御ソフトウェアは再び物理アドレス
を指定して、判定された論理アドレスを各ＩＯＣに設け
られたＩＯＣ論理アドレスレジスタに書き込む。

このようにして各ＩＯＣに論理アドレスが設定された後
は、ＣＨＣは論理アドレスのみによって各工ＯＣに対し
てアクセスを行うことができる。従って上位装置側にお
いてＩＯＣに対するアクセスを行う都度、論理アドレス
と物理アドレスとの変換を行う必要がない。

〔実施例〕

第２図は本発明の一実施例の構成を示したものであって
ＩＯｏ側における構成を示し、ＩＯＣ物理アドレスレジ
スタ１）のみは複数のＩＯＣを収容する筐体上に設けら
れる。ＩＺ＋　＋　１２２はそれぞれマツチャー回路、
１３はＩＯＣ論理アドレスレジスタ、１４はＩＯＣ属性
データレジスタ、１５〜１７はゲート、１８〜２０はア
ンド回路である。

第３図は本発明方式におけるＩＯＣアクセス命令の構成
を示したものであって、ＩＯＣに対する命令コードａ、
アクセスしたＣＨＣの番号す、アクセスされるＩＯＣの
番号Ｃは従来と同様であるが、さらに論理アドレスと物
理アドレスとの区別を表わす論理／物理アドレス表示ｄ
が設けられている。

第４図は筐体上における物理アドレスを割り付けを示し
、図示のように例えばＩＯｏ　１〜ｌ０Ｃ１２に対して
、その塔載位置に応じてＩＯＣ物理アドレス（ＰＩＯＡ
）　００〜ＯＢを与える。この物理アドレスはアドレス
線に対しては反転して出力されるため、ＦＦ−Ｆ４とな
る。

本発明方式によるＩＯＣのアドレス設定は、ＣＨＣの有
するＩＯＣ制御ソフトウェアによって次の順序で行われ
る。

（１）　　ＩＯＣ制御ソフトウェアは初期設定を行うた
め、ＰＩＯＡを指定してリード動作を行う。この際ＩＯ
Ｃ番号として最大値（ＦＦ）’＆指定する。このとき論
理／物理アドレス表示線は０″となり、また制御線は１
”であってリード信号■が発生し、アンド回路２０を介
してゲート１７が開き、ＩＯＣ物理アドレスレジスタ１
）からＰＩＯＡが読み出される。ＰＩＯＡはネガティブ
信号として全ＩＯＣから出力されるが、パスライン上で
信号はワイヤードアンド論理となるため、アドレス線上
では最大のＰＩＯＡのみが有効となる。従ってソフトウ
ェアはこの値から、そのＣＨＣ下のＩＯＣの数を知るこ
とができる。

（２１ＩＯＣ制御ソフトウェアは最小値（００）のＰＩ
ＯＡを指定してリード動作を行う。マツチャー回路１２
２においてＩＯＣ物理アドレスレジスタ１）のＰＩＯＡ
とのマツチングがとれたとき有効信号■が発生し、これ
とリード信号■とによってアンド回路１９を介してゲー
ト１６が開き、ＩＯＣ説性データレジスタ１４からその
ＩＯＣの属性データがデータ線に出力される。ソフトウ
ェアはこのデータからそのＩＯＣの種類（属性）を認識
し、対応するＩＯＣ論理アドレス（ＬＩＯＡ）を判定す
る。

（３１ＩＯＣ制御ソフトウェアはそのＩＯＣのＰＩＯＡ
を指定してライト動作を行う。このとき制御線は加”で
あって、ゲート１５が開いてＩＯＣ論理アドレスレジス
タ１３にデータ線が接続される。またマツチャー回路１
２２のマツチングがとれるので有効信号■が発生し、ア
ドレス有効表示線が１”になるとともに制御線が′０”
になるのでアンド回路１８を経てＩＯＣ論理アドレスレ
ジスタ１３にライト信号が与えられる。これによってソ
フトウェアからデータ線を経て出力された、前述の処理
によって判定されたＬＩＯＡがＩＯＣ論理アドレスレジ
スタ１３に設定される。

以上の動作を順次全ＩＯＣに対して行うことによって、
すべてのＩＯＣに対してＬＩＯＡが設定されろ。

以後ソフトウェアはＬＩＯＡのみによって各ＩＯＣを制
御することができるようになる。ＣＨＣがアドレス線上
に出力したＬＩＯＡがＩＯＣ論理アドレスレジスタ１５
に設定されたＬＩＯＡに一致すると、マツチャー回路１
２１から内部動作起動信号が出力され、ＩＯＣの内部動
作が起動されてＣＨＣのアクセスに応じた動作が行われ
ろ。

〔発明の効果〕

以上説明したように本発明によれば、ソフトウェアによ
る入出力制御装置のアドレス制御において、ＣＨＣ下の
ＩＯＣのアドレスの初期設定時にのみ物理アドレスを用
いることによって、設定後においてはすべて論理アドレ
スによってアクセスすることができ、論理アドレスと物
理アドレスとの変換をアクセスの都度行う必要がない。

またＩＯＣ上における物理アドレスの人手による設定が
不要になる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例の構成を示す図、第３図は本発明方式におけ
るＩＯＣアクセス命令の構成を示す図、 第４図は筐体上における物理アドレス割り付けを示す図
、 第５図は本発明が適用されるシステムの基本構成を示す
図、 第６図は従来の人出力制御装置アドレス設定方式を示す
図、 第７図は従来のＩＯＣアクセス命令の構成を示す図であ
る。 １）・・・ＩＯＣ物理アドレスレジスタ１２、１２１）
１２２・・・マツチャー回路１３・・・ＩＯＣ論理アド
レスレジスタ１４・・・ＩＯＣ属性デニタレジスタ １５〜１７・・・ゲート １８〜２０・・・アンド回路

Claims (1)

1. 【特許請求の範囲】 チャネル制御装置（以下ＣＨＣと略す）（１）と、これ
   と入出力制御装置バス（２）を介して接続される複数の
   入出力制御装置（以下ＩＯＣと略す）（３）とを有する
   情報処理装置において、 各ＩＯＣ（３）対応に設けられそれぞれの物理アドレス
   を格納する複数のＩＯＣ物理アドレスレジスタ（４）を
   該各ＩＯＣ（３）を収容する筐体（５）上に設けるとと
   もに、 各ＩＯＣ（３）に対して設定される論理アドレスを格納
   するＩＯＣ論理アドレスレジスタ（６）を各ＩＯＣ（３
   ）に設け、 　初期設定時各ＩＯＣ（３）はＣＨＣ（１）から物理ア
   ドレスによってアクセスされたとき筐体上の対応するＩ
   ＯＣ物理アドレスレジスタ（４）を介してこれを検出し
   てＣＨＣ（１）から与えられた論理アドレスをそのＩＯ
   Ｃ論理アドレスレジスタ（６）に設定し、以後ＣＨＣ（
   １）はそれぞれの設定された論理アドレスによって各Ｉ
   ＯＣ（３）にアクセスすることを特徴とする入出力制御
   装置アドレス設定方式。