JPH1040213A - 情報処理装置のdmaデータ転送方法 - Google Patents
情報処理装置のdmaデータ転送方法Info
- Publication number
- JPH1040213A JPH1040213A JP19207096A JP19207096A JPH1040213A JP H1040213 A JPH1040213 A JP H1040213A JP 19207096 A JP19207096 A JP 19207096A JP 19207096 A JP19207096 A JP 19207096A JP H1040213 A JPH1040213 A JP H1040213A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- data transfer
- isa
- main memory
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 実効データ転送速度を低下することなく、主
メモリにおけるアクセス可能なアドレス空間を拡大す
る。 【解決手段】 DMA制御部13、主メモリ15に対し
てISAバス17を介してISAカード18を接続し、
外部装置19と主メモリ15との間のデータ転送をIS
Aカード18にて制御されるDMA制御部13を介して
行うDMAデータ転送方法において、ISAカードは、
互いに独立した2組のDMA要求信号/DMA承認信号
を有し、CPUからのデータ転送要求に基づいて、2組
のうちの一組のDMA要求信号/DMA承認信号及びI
SAバスに対するバスマタ信号を用いて、DMA制御部
に対してDMAデータ転送に関する各種動作条件を設定
するとともに、他の一組のDMA要求/DMA承認信号
を用いて設定された動作条件に従ってDMAデータ転送
を実行する。
メモリにおけるアクセス可能なアドレス空間を拡大す
る。 【解決手段】 DMA制御部13、主メモリ15に対し
てISAバス17を介してISAカード18を接続し、
外部装置19と主メモリ15との間のデータ転送をIS
Aカード18にて制御されるDMA制御部13を介して
行うDMAデータ転送方法において、ISAカードは、
互いに独立した2組のDMA要求信号/DMA承認信号
を有し、CPUからのデータ転送要求に基づいて、2組
のうちの一組のDMA要求信号/DMA承認信号及びI
SAバスに対するバスマタ信号を用いて、DMA制御部
に対してDMAデータ転送に関する各種動作条件を設定
するとともに、他の一組のDMA要求/DMA承認信号
を用いて設定された動作条件に従ってDMAデータ転送
を実行する。
Description
【0001】
【発明の属する技術分野】本発明は、情報処理装置のD
MAデータ転送方法に係わり、特に主メモリと外部装置
との間のデータ転送をISAバス及びISAカードを用
いて行う情報処理装置のDMAデータ転送方法に関す
る。
MAデータ転送方法に係わり、特に主メモリと外部装置
との間のデータ転送をISAバス及びISAカードを用
いて行う情報処理装置のDMAデータ転送方法に関す
る。
【0002】
【従来の技術】PC/AT互換アーキテクチャを採用し
た情報処理装置においても外部装置との間で大量のデー
タの授受を行う場合には、CPUの処理負担を軽減する
ためにDMA制御部を用いて、外部装置と情報処理装置
の主メモリとの間で直接データ転送を実行するようにし
ている。
た情報処理装置においても外部装置との間で大量のデー
タの授受を行う場合には、CPUの処理負担を軽減する
ためにDMA制御部を用いて、外部装置と情報処理装置
の主メモリとの間で直接データ転送を実行するようにし
ている。
【0003】図3はPC/AT互換アーキテクチャを採
用した情報処理装置の概略構成を示すブロック図であ
る。システムバス1に対して、各種情報処理を行うCP
U2、主メモリ3、DMA制御部4が接続されている。
さらに、このシステムバス1はバスインタフェース5を
介してISA(Industry Standard Architiecture)バス
6が接続されている。
用した情報処理装置の概略構成を示すブロック図であ
る。システムバス1に対して、各種情報処理を行うCP
U2、主メモリ3、DMA制御部4が接続されている。
さらに、このシステムバス1はバスインタフェース5を
介してISA(Industry Standard Architiecture)バス
6が接続されている。
【0004】このISAバス6に対してISAカード7
を介して外部装置8が接続されている。また、このIS
Aバス6にはDMA転送を実行するためにDMA制御部
4及び主メモリ3が接続されている。
を介して外部装置8が接続されている。また、このIS
Aバス6にはDMA転送を実行するためにDMA制御部
4及び主メモリ3が接続されている。
【0005】このような構成の情報処理装置においてD
MA制御部4及びISAバス6を用いて外部装置8と主
メモリ3との間におけるDMAデータ転送を実施する方
法として次の2つの方法が実施されている。
MA制御部4及びISAバス6を用いて外部装置8と主
メモリ3との間におけるDMAデータ転送を実施する方
法として次の2つの方法が実施されている。
【0006】(a) CPU2がDAM制御部4を管理し
てDAM転送を実行する方法 (b) ISAカード7がバスマスタとなりDAM転送を
実行する方法 次に(a)(b)の各方法を説明する。
てDAM転送を実行する方法 (b) ISAカード7がバスマスタとなりDAM転送を
実行する方法 次に(a)(b)の各方法を説明する。
【0007】図4は(a) のCPU2がDAM制御部4を
管理してDAM転送を実行する場合のタイムチャートで
ある。まず、CPU2はDMA制御部4に対して、書込
か読出かの動作モード、DMAアドレスカウンタ等の設
定を行う(1) 。次に、CPU2はISAカード7に対し
て、READ動作、外部装置8内の転送すべきデータのデー
タ位置,データ総数を指定する。ISAカード7はCP
U2からの指示に従って外部装置8から該当データを読
取る(2) 。
管理してDAM転送を実行する場合のタイムチャートで
ある。まず、CPU2はDMA制御部4に対して、書込
か読出かの動作モード、DMAアドレスカウンタ等の設
定を行う(1) 。次に、CPU2はISAカード7に対し
て、READ動作、外部装置8内の転送すべきデータのデー
タ位置,データ総数を指定する。ISAカード7はCP
U2からの指示に従って外部装置8から該当データを読
取る(2) 。
【0008】以上の準備処理が終了すると、ISAカー
ド7はDRQ(DMA要求信号)をDMA制御部4へ送
出する(3) 。DMA制御部4はDACK(DMA承認信
号)を送出する(4)。その結果、ISAカード7に読込
まれたデータのISAバス6を用いた主メモリ3に対す
るDMAデータ転送が開始される。
ド7はDRQ(DMA要求信号)をDMA制御部4へ送
出する(3) 。DMA制御部4はDACK(DMA承認信
号)を送出する(4)。その結果、ISAカード7に読込
まれたデータのISAバス6を用いた主メモリ3に対す
るDMAデータ転送が開始される。
【0009】この場合、DMA制御部4自身がバスマス
タ信号を送出して、ISAバス6の使用権を制御する
(6) 。そして、ISAカード7はAEN(アドレス・イ
ネーブル)信号を送出して(5) 、このAEN信号区間に
ISAバス6上に出力されたアドレス,データ、コマン
ドを有効として、主メモリ3へ書込まれる(7) 。
タ信号を送出して、ISAバス6の使用権を制御する
(6) 。そして、ISAカード7はAEN(アドレス・イ
ネーブル)信号を送出して(5) 、このAEN信号区間に
ISAバス6上に出力されたアドレス,データ、コマン
ドを有効として、主メモリ3へ書込まれる(7) 。
【0010】そして、DMA制御部4に対する前述した
動作モード、DMAアドレスカウンタ等の設定内容の変
更が生じた場合は、CPU2がDMA制御部4に対して
再設定を行う。その結果、この新規に設定された内容に
基づいて前述した手順に従って、DMAデータ転送が再
開する。
動作モード、DMAアドレスカウンタ等の設定内容の変
更が生じた場合は、CPU2がDMA制御部4に対して
再設定を行う。その結果、この新規に設定された内容に
基づいて前述した手順に従って、DMAデータ転送が再
開する。
【0011】なお、図4のタイムチャートは外部装置8
から主メモリ3に対するデータ転送を示す図出あるが、
主メモリ3から外部装置8へデータ転送する場合におい
てもデータ転送方向が逆になるのみで基本的には同じで
ある。
から主メモリ3に対するデータ転送を示す図出あるが、
主メモリ3から外部装置8へデータ転送する場合におい
てもデータ転送方向が逆になるのみで基本的には同じで
ある。
【0012】図5は(b) のISAカード7がバスマスタ
となりDAM転送を実行する場合のタイムチャートであ
る。まず、CPU2はDMA制御部4に対して、書込か
読出かの動作モード、DMAアドレスカウンタ等の設定
を行う(1) 。次に、CPU2はISAカード7に対し
て、READ動作、外部装置8内の転送すべきデータのデー
タ位置,データ総数を指定する。ISAカード7はCP
U2からの指示に従って外部装置8から該当データを読
取る(2) 。
となりDAM転送を実行する場合のタイムチャートであ
る。まず、CPU2はDMA制御部4に対して、書込か
読出かの動作モード、DMAアドレスカウンタ等の設定
を行う(1) 。次に、CPU2はISAカード7に対し
て、READ動作、外部装置8内の転送すべきデータのデー
タ位置,データ総数を指定する。ISAカード7はCP
U2からの指示に従って外部装置8から該当データを読
取る(2) 。
【0013】以上の準備処理が終了すると、ISAカー
ド7はDRQ(DMA要求信号)をDMA制御部4へ送
出する(3) 。DMA制御部4はDACK(DMA承認信
号)を送出する(4)。その結果、ISAカード7に読込
まれたデータのISAバス6を用いた主メモリ3に対す
るDMAデータ転送が開始される。
ド7はDRQ(DMA要求信号)をDMA制御部4へ送
出する(3) 。DMA制御部4はDACK(DMA承認信
号)を送出する(4)。その結果、ISAカード7に読込
まれたデータのISAバス6を用いた主メモリ3に対す
るDMAデータ転送が開始される。
【0014】この場合、ISAカード7がバスマスタ信
号を送出して、ISAバス6の使用権を制御する(6) 。
そして、このバスマスタ信号区間にISAバス6上に出
力されたアドレス,データ、コマンドが有効として、主
メモリ3へ書込まれる(7) 。
号を送出して、ISAバス6の使用権を制御する(6) 。
そして、このバスマスタ信号区間にISAバス6上に出
力されたアドレス,データ、コマンドが有効として、主
メモリ3へ書込まれる(7) 。
【0015】
【発明が解決しようとする課題】しかしながら図4,図
5に示す(a) (b) の各方法においても、まだ解消すべき
次のような課題があった。すなわち、DMA制御部4内
においては、DMAデータ転送を実行するために伝送さ
れるデータを主メモリの各アドレス位置に順番に書込ん
だり、主メモリの各アドレス位置の各データを順番に読
出すためのDMAアドレスカウンタが設けられている。
このDMAアドレスカウンタの指定するアトレス領域に
も一定の限界がある。例えば、DMAアドレスカウンタ
が16bit構成の場合は、一度にDMA転送できるデ
ータ転送量は64KBである。したがって、この64K
Bを越えるデータを転送する場合は、DMA制御部4を
再設定する必要がある。
5に示す(a) (b) の各方法においても、まだ解消すべき
次のような課題があった。すなわち、DMA制御部4内
においては、DMAデータ転送を実行するために伝送さ
れるデータを主メモリの各アドレス位置に順番に書込ん
だり、主メモリの各アドレス位置の各データを順番に読
出すためのDMAアドレスカウンタが設けられている。
このDMAアドレスカウンタの指定するアトレス領域に
も一定の限界がある。例えば、DMAアドレスカウンタ
が16bit構成の場合は、一度にDMA転送できるデ
ータ転送量は64KBである。したがって、この64K
Bを越えるデータを転送する場合は、DMA制御部4を
再設定する必要がある。
【0016】また、ISAバス6のバス容量も制限があ
るので、例えば16MBの以上のアドレス空間を指定す
るためには何荷かの対策が必要である。そこで、図4に
示すCPU2がDAM制御部4を管理してDAM転送を
実行する方法においては、CPU2がシステムバス1を
介してDAM制御部4のDAM動作を管理しており、C
PU2がDAM制御部4の設定内容を変更できるので、
16MB以上の主メモリ3のアドレス空間にもアクセス
可能である。
るので、例えば16MBの以上のアドレス空間を指定す
るためには何荷かの対策が必要である。そこで、図4に
示すCPU2がDAM制御部4を管理してDAM転送を
実行する方法においては、CPU2がシステムバス1を
介してDAM制御部4のDAM動作を管理しており、C
PU2がDAM制御部4の設定内容を変更できるので、
16MB以上の主メモリ3のアドレス空間にもアクセス
可能である。
【0017】しかし、CPU2がその都度DMA制御部
4に対するDAM動作の管理を行うとき例えは数10m
s程度のオーバーヘッドが必要になる。その結果、情報
処理装置全体としてのDMAデータ転送の実効データ伝
送速度が低下する懸念がある。
4に対するDAM動作の管理を行うとき例えは数10m
s程度のオーバーヘッドが必要になる。その結果、情報
処理装置全体としてのDMAデータ転送の実効データ伝
送速度が低下する懸念がある。
【0018】また、図5に示すISAカード7がバスマ
スタとなりDAM転送を実行する方法においては、IS
Aカード7がISAバス6を介してDAM制御部4のD
MA動作を管理しているので、CPU2が直接DAM制
御部4を管理する場合に比較してオーバヘッド時間を大
幅に短縮できる。
スタとなりDAM転送を実行する方法においては、IS
Aカード7がISAバス6を介してDAM制御部4のD
MA動作を管理しているので、CPU2が直接DAM制
御部4を管理する場合に比較してオーバヘッド時間を大
幅に短縮できる。
【0019】しかし、ISAカード7がISAバス6を
介してDAM制御部4を管理しているので、ISAバス
6の容量で定まる例えば16MB以上の主メモリ3のア
ドレス空間をアクセスできない問題があった。
介してDAM制御部4を管理しているので、ISAバス
6の容量で定まる例えば16MB以上の主メモリ3のア
ドレス空間をアクセスできない問題があった。
【0020】本発明はこのような事情に鑑みてなされた
ものであり、ISAカードが有する2組のDMA要求信
号/DMA承認信号及びマスター信号を用いることによ
って、PC/AT互換機能を変更することなく、高い実
効データ転送速度を維持した状態で、主メモリにおける
アクセス可能なアドレス空間を拡大できる情報処理装置
のDMAデータ転送方法を提供することを目的する。さ
らに、一度に転送できるデータ量を大幅に増大できる情
報処理装置のDMAデータ転送方法を提供することを目
的とする。
ものであり、ISAカードが有する2組のDMA要求信
号/DMA承認信号及びマスター信号を用いることによ
って、PC/AT互換機能を変更することなく、高い実
効データ転送速度を維持した状態で、主メモリにおける
アクセス可能なアドレス空間を拡大できる情報処理装置
のDMAデータ転送方法を提供することを目的する。さ
らに、一度に転送できるデータ量を大幅に増大できる情
報処理装置のDMAデータ転送方法を提供することを目
的とする。
【0021】
【課題を解決するための手段】上記課題を解消するため
に本発明は、システムバスに対してCPU、DMA制御
部、主メモリを接続し、さらに、DMA制御部及び主メ
モリに対してISAバスを介してISAカードを接続
し、外部装置と主メモリとの間のデータ転送をISAカ
ードにて制御されるDMA制御部を介して行う情報処理
装置のDMAデータ転送方法において、ISAカード
は、2組のDMA要求信号/DMA承認信号を有し、C
PUからのデータ転送要求に基づいて、2組のうちの一
組のDMA要求信号/DMA承認信号及びISAバスに
対するバスマタ信号を用いて、DMA制御部に対してD
MAデータ転送に関する各種動作条件を設定するととも
に、他の一組のDMA要求/DMA承認信号を用いて設
定された動作条件に従ってDMAデータ転送を実行する
ようにしている。
に本発明は、システムバスに対してCPU、DMA制御
部、主メモリを接続し、さらに、DMA制御部及び主メ
モリに対してISAバスを介してISAカードを接続
し、外部装置と主メモリとの間のデータ転送をISAカ
ードにて制御されるDMA制御部を介して行う情報処理
装置のDMAデータ転送方法において、ISAカード
は、2組のDMA要求信号/DMA承認信号を有し、C
PUからのデータ転送要求に基づいて、2組のうちの一
組のDMA要求信号/DMA承認信号及びISAバスに
対するバスマタ信号を用いて、DMA制御部に対してD
MAデータ転送に関する各種動作条件を設定するととも
に、他の一組のDMA要求/DMA承認信号を用いて設
定された動作条件に従ってDMAデータ転送を実行する
ようにしている。
【0022】また、別の発明は、上記発明の情報処理装
置のDMAデータ転送方法において、CPUからのデー
タ転送要求の示すデータ転送量がDMA制御部が指定可
能アドレス値で定まる許容値を越える場合、主メモリに
対するデータ転送量が許容値の近傍に設定された規定値
に達したとき、データ転送を継続するために、ISAカ
ードがDMA制御部に対してアドレス値を含む動作条件
を再設定するようにしている。
置のDMAデータ転送方法において、CPUからのデー
タ転送要求の示すデータ転送量がDMA制御部が指定可
能アドレス値で定まる許容値を越える場合、主メモリに
対するデータ転送量が許容値の近傍に設定された規定値
に達したとき、データ転送を継続するために、ISAカ
ードがDMA制御部に対してアドレス値を含む動作条件
を再設定するようにしている。
【0023】このように構成された情報処理装置のDM
Aデータ転送方法においては、2組のDMA要求信号/
DMA承認信号とバスマスタ信号をDMA制御部に対す
る管理を実施しながら、DMAデータの転送を実効して
いる、CPUはDMA制御部を管理する必要がなくな
り、オーバヘッドを無くすことができ、実効データ転送
速度を上昇できる。また、バスマスタDMA動作を用い
ていないので、主メモリにおけるアクセス可能なアドレ
ス空間を拡大できる。
Aデータ転送方法においては、2組のDMA要求信号/
DMA承認信号とバスマスタ信号をDMA制御部に対す
る管理を実施しながら、DMAデータの転送を実効して
いる、CPUはDMA制御部を管理する必要がなくな
り、オーバヘッドを無くすことができ、実効データ転送
速度を上昇できる。また、バスマスタDMA動作を用い
ていないので、主メモリにおけるアクセス可能なアドレ
ス空間を拡大できる。
【0024】さらに、別の発明においては、CPUから
のデータ転送要求の示すデータ転送量がDMA制御部が
指定可能アドレス値で定まる許容値を越える場合、IS
AカードがDMA制御部の設定が可能であるので、再設
定を行うことにより、実効データ転送速度を低下するこ
となく、一度に大量のデータを転送できる。
のデータ転送要求の示すデータ転送量がDMA制御部が
指定可能アドレス値で定まる許容値を越える場合、IS
AカードがDMA制御部の設定が可能であるので、再設
定を行うことにより、実効データ転送速度を低下するこ
となく、一度に大量のデータを転送できる。
【0025】
【発明の実施の形態】以下本発明の一実施形態を図面を
用いて説明する。図1は実施形態のDMAデータ転送方
法が採用された情報処理装置の概略構成を示すブロック
図である。
用いて説明する。図1は実施形態のDMAデータ転送方
法が採用された情報処理装置の概略構成を示すブロック
図である。
【0026】この情報処理装置はPC/AT互換アーキ
テクチャが採用された計算機システムで構成されてい
る。各種情報処理を実行するCPU11は、例えば32
ビット構成のシステムバス12を介して、DMA制御部
13、アドレス合成部14、主メモリ15に接続されて
いる。さらに、このCPU11は、バスインタフェース
16を介して、例えば24ビット構成のISAバス17
に接続されている。
テクチャが採用された計算機システムで構成されてい
る。各種情報処理を実行するCPU11は、例えば32
ビット構成のシステムバス12を介して、DMA制御部
13、アドレス合成部14、主メモリ15に接続されて
いる。さらに、このCPU11は、バスインタフェース
16を介して、例えば24ビット構成のISAバス17
に接続されている。
【0027】このISAバス17に対してISAカード
18を介して外部装置19が接続されている。また、こ
のISAバス17にはDMAデータ転送を実行するため
に前述したDMA制御部13、アドレス合成部14及び
主メモリ12が接続されている。
18を介して外部装置19が接続されている。また、こ
のISAバス17にはDMAデータ転送を実行するため
に前述したDMA制御部13、アドレス合成部14及び
主メモリ12が接続されている。
【0028】CPU11はA0〜A31の32ビットの
アドレス空間を指定可能であり、主メモリ15の指定可
能アドレス領域は32ビット、すなわち主メモリ15は
232個のデータを記憶可能である。
アドレス空間を指定可能であり、主メモリ15の指定可
能アドレス領域は32ビット、すなわち主メモリ15は
232個のデータを記憶可能である。
【0029】DMA制御部13内には、ISAバス17
上に送出する各データの送出タイミングを調停するバス
調停部20、転送データの主メモリ15に対する書込ア
ドレスまたは主メモリ15からデータを読出す場合の読
出アドレスを指定するDMAアドレスカウンタ21、D
MAページレジスタ22及びDMA上位ページレジスタ
23が設けられている。
上に送出する各データの送出タイミングを調停するバス
調停部20、転送データの主メモリ15に対する書込ア
ドレスまたは主メモリ15からデータを読出す場合の読
出アドレスを指定するDMAアドレスカウンタ21、D
MAページレジスタ22及びDMA上位ページレジスタ
23が設けられている。
【0030】DMAアドレスカウンタ21は16ビット
構成であり、クロックに同期して一つのデータが入力す
る毎に一つづつカウントアップしていくアドレスA0〜
A15をISAバス17上へ送出する。すなわち、この
DMAアドレスカウンタ21で216のアドレスを指定可
能である。
構成であり、クロックに同期して一つのデータが入力す
る毎に一つづつカウントアップしていくアドレスA0〜
A15をISAバス17上へ送出する。すなわち、この
DMAアドレスカウンタ21で216のアドレスを指定可
能である。
【0031】また、DMAページレジスタ22は、CP
U11又はISAカード18にて予め指定された8ビッ
トのデータが記憶されており、この8ビットデータをI
SAバス17のアドレスA16〜A23へ出力する。し
たがって、24ビット構成のISAバス17にてA0〜
A23のアドレスが指定される。
U11又はISAカード18にて予め指定された8ビッ
トのデータが記憶されており、この8ビットデータをI
SAバス17のアドレスA16〜A23へ出力する。し
たがって、24ビット構成のISAバス17にてA0〜
A23のアドレスが指定される。
【0032】ISAバス18にDMAアドレスカウンタ
21及びDMAページレジスタ22から出力されたA0
〜A23のアドレスはアドレス合成部14へ入力され
る。DMA上位ページレジスタ22は、主メモリ15の
指定可能アドレス空間A0〜A31のうちの上位アドレ
スA24〜A31に対応する8ビットのデータを記憶す
る。
21及びDMAページレジスタ22から出力されたA0
〜A23のアドレスはアドレス合成部14へ入力され
る。DMA上位ページレジスタ22は、主メモリ15の
指定可能アドレス空間A0〜A31のうちの上位アドレ
スA24〜A31に対応する8ビットのデータを記憶す
る。
【0033】前述したように、ISAバス17は24ビ
ット構成であるので、一つのDMAデータ転送動作期間
中にA0〜A31のアドレス空間を指定できない。した
がって、一つのDMAデータ転送動作の開始前に、この
DMA上位ページレジスタ22に対して上位アドレスA
24〜A31に対応する8ビットのデータをCPU11
又はISAカード18から設定しておけば、この一つの
DMAデータ転送動作期間中に同一上位アドレスA24
〜A31がアドレス合成部14へ印加される。
ット構成であるので、一つのDMAデータ転送動作期間
中にA0〜A31のアドレス空間を指定できない。した
がって、一つのDMAデータ転送動作の開始前に、この
DMA上位ページレジスタ22に対して上位アドレスA
24〜A31に対応する8ビットのデータをCPU11
又はISAカード18から設定しておけば、この一つの
DMAデータ転送動作期間中に同一上位アドレスA24
〜A31がアドレス合成部14へ印加される。
【0034】アドレス合成部14は、ISAバス17か
らクロックに応動して下位16ビットA0〜A15が順
次変化するアドレスA0〜A23とDMA上位ページレ
ジスタ23から印加された固定の上位アドレスA24〜
A31とを合成して32ビットのアドレスA0〜A31
として主メモリ15へ印加する。
らクロックに応動して下位16ビットA0〜A15が順
次変化するアドレスA0〜A23とDMA上位ページレ
ジスタ23から印加された固定の上位アドレスA24〜
A31とを合成して32ビットのアドレスA0〜A31
として主メモリ15へ印加する。
【0035】主メモリ15は、クロックに同期して順次
ISAバス17のデータバス上に出力される各データ
を、アドレス合成部14が指定するアドレス位置に格納
していく。
ISAバス17のデータバス上に出力される各データ
を、アドレス合成部14が指定するアドレス位置に格納
していく。
【0036】このように、DMAアドレスカウンタ21
のカウント値が0から216までカウントアップされる毎
に、DMAデータ転送動作を一時中断して、カウント値
を0に戻して、DMAページレジスタ22の値を1だけ
増加する。そして、DMAデータ転送動作を再開する。
のカウント値が0から216までカウントアップされる毎
に、DMAデータ転送動作を一時中断して、カウント値
を0に戻して、DMAページレジスタ22の値を1だけ
増加する。そして、DMAデータ転送動作を再開する。
【0037】そして、DMAページレジスタ22の値を
順次増加して、この値が上限に達すると、DMA上位ペ
ージレジスタ23の値を増加設定することによって、結
果的に、主メモリ15内の全てのアドレス空間を指定し
て、DMAデータ転送が可能となる。
順次増加して、この値が上限に達すると、DMA上位ペ
ージレジスタ23の値を増加設定することによって、結
果的に、主メモリ15内の全てのアドレス空間を指定し
て、DMAデータ転送が可能となる。
【0038】ISAカード18は図示するように、0〜
7までの8組のDMA要求信号(DRQ0〜DRQ7)
/DMA承認信号(DACK0〜DACK7)を有して
いる。そして、通常は、0,1,2,3,4,7の6組
のDMA要求信号/DMA承認信号を使用している。
7までの8組のDMA要求信号(DRQ0〜DRQ7)
/DMA承認信号(DACK0〜DACK7)を有して
いる。そして、通常は、0,1,2,3,4,7の6組
のDMA要求信号/DMA承認信号を使用している。
【0039】そして、PC/AT互換機においては、残
り2組のDMA要求信号(DRQ5,DRQ6)/DM
A承認信号(DACK5,DACK6)は使用していな
い。そこで、この実施形態のISAカード18において
は、この通常使用されていない2組のDRQ5/DAC
K5、DRQ6/DACK6を使用する。
り2組のDMA要求信号(DRQ5,DRQ6)/DM
A承認信号(DACK5,DACK6)は使用していな
い。そこで、この実施形態のISAカード18において
は、この通常使用されていない2組のDRQ5/DAC
K5、DRQ6/DACK6を使用する。
【0040】図2は外部装置19のデータを主メモリ1
5へDMA制御部13を用いてデータ転送を実行する場
合のタイムチャートである。まず、CPU11はDMA
制御部13に対して、主メモリ15に対する書込か読出
かの動作モード、DMAアドレスカウンタ21の初期設
定、DMAページレジスタ22の開始アドレスA16〜
A23の設定、DMA上位ページレジスタ23の開始ア
ドレスA24〜A31の設定等を行う。すなわち、CP
U11は、主メモリ15上におけるデータの書込み開始
アドレスA0〜A31を設定する(1)。
5へDMA制御部13を用いてデータ転送を実行する場
合のタイムチャートである。まず、CPU11はDMA
制御部13に対して、主メモリ15に対する書込か読出
かの動作モード、DMAアドレスカウンタ21の初期設
定、DMAページレジスタ22の開始アドレスA16〜
A23の設定、DMA上位ページレジスタ23の開始ア
ドレスA24〜A31の設定等を行う。すなわち、CP
U11は、主メモリ15上におけるデータの書込み開始
アドレスA0〜A31を設定する(1)。
【0041】なお、このCPU11のDMA制御部13
に対する各種設定は、一連のDMAデータ転送を実行す
る場合、最初に1回だけ実施するのみである。次に、C
PU11はISAカード18に対して、READ動作、外部
装置19内の転送すべきデータのデータ位置,データ総
数を指定する。ISAカード18はCPU11からの指
示に従って外部装置19から該当データを読取る(2) 。
に対する各種設定は、一連のDMAデータ転送を実行す
る場合、最初に1回だけ実施するのみである。次に、C
PU11はISAカード18に対して、READ動作、外部
装置19内の転送すべきデータのデータ位置,データ総
数を指定する。ISAカード18はCPU11からの指
示に従って外部装置19から該当データを読取る(2) 。
【0042】以上の準備処理が終了すると、ISAカー
ド18はDRQ5をDMA制御部13へ送出する(3) 。
DMA制御部13はDACK5を送出する(4)。その結
果、ISAカード18に読込まれたデータのISAバス
17を用いた主メモリ15に対するDMAデータ転送が
開始される。
ド18はDRQ5をDMA制御部13へ送出する(3) 。
DMA制御部13はDACK5を送出する(4)。その結
果、ISAカード18に読込まれたデータのISAバス
17を用いた主メモリ15に対するDMAデータ転送が
開始される。
【0043】この場合、ISAカード18がISAバス
17に対してバスマスタ信号を送出して、ISAカード
18がDMA制御部13のDMA転送動作を管理する
(8) 。そして、ISAカード18が最初にCPU11か
ら設定された転送すべきデータ量が、例えばDMAアド
レスカウンタ21で設定される許容量を越えている場合
等においては、DMAデータ転送を継続させるために、
DMA制御部13のDMAアドレスカウンタ21、DM
Aページレジスタ22、DAM上位ページレジスタ23
の設定内容を変更する必要が生じる。
17に対してバスマスタ信号を送出して、ISAカード
18がDMA制御部13のDMA転送動作を管理する
(8) 。そして、ISAカード18が最初にCPU11か
ら設定された転送すべきデータ量が、例えばDMAアド
レスカウンタ21で設定される許容量を越えている場合
等においては、DMAデータ転送を継続させるために、
DMA制御部13のDMAアドレスカウンタ21、DM
Aページレジスタ22、DAM上位ページレジスタ23
の設定内容を変更する必要が生じる。
【0044】この場合、ISAカード18はもう一組の
DRQ6をDMA制御部13へ送出して(5) 、DMA制
御部13からDACK6を受領すると(6) 、ISAカー
ド18が、CPU11に代り、DMA制御部13のDM
Aアドレスカウンタ21、DMAページレジスタ22、
DAM上位ページレジスタ23の設定内容を前述したよ
うに変更する。
DRQ6をDMA制御部13へ送出して(5) 、DMA制
御部13からDACK6を受領すると(6) 、ISAカー
ド18が、CPU11に代り、DMA制御部13のDM
Aアドレスカウンタ21、DMAページレジスタ22、
DAM上位ページレジスタ23の設定内容を前述したよ
うに変更する。
【0045】そして、このDMA制御部13の新規の設
定内容に基づいてISAカード18に読込まれたデータ
のISAバス17を用いた主メモリ15に対するDMA
データ転送が継続される。
定内容に基づいてISAカード18に読込まれたデータ
のISAバス17を用いた主メモリ15に対するDMA
データ転送が継続される。
【0046】この場合、ISAカード18に代り、DM
A制御部13自身がISAバス17に対してバスマスタ
信号を送出して、ISAバス17を制御する。DMA制
御部13自身がISAバス17に対するバスマスタとな
るので、前述した方法を用いてISAバス17のビット
構成(24ビット)で制限される限界値である16MB
以上の主メモリ15に対するアドレス空間をアクセス可
能である。
A制御部13自身がISAバス17に対してバスマスタ
信号を送出して、ISAバス17を制御する。DMA制
御部13自身がISAバス17に対するバスマスタとな
るので、前述した方法を用いてISAバス17のビット
構成(24ビット)で制限される限界値である16MB
以上の主メモリ15に対するアドレス空間をアクセス可
能である。
【0047】なお、図2においては、外部装置19から
データを主メモリ15へDMA転送する手順について説
明したが、主メモリ15から外部装置19へデータをD
MA転送する場合は、データの流れが逆転するのみで、
処理手順はほぼ同じである。
データを主メモリ15へDMA転送する手順について説
明したが、主メモリ15から外部装置19へデータをD
MA転送する場合は、データの流れが逆転するのみで、
処理手順はほぼ同じである。
【0048】このように構成された情報処理装置のDM
Aデータ転送方法によれば、CPU11はDMAデータ
転送を開始する前に、DMA制御部13のDMAアドレ
スカウンタ21、DMAページレジスタ22及びDMA
上位ページレジスタ24を主メモリ15上における書込
開始アドレスに対応する値に初期設定すると共に、IS
Aカード18に転送すべきデータ位置やデータ量を設定
するのみである。
Aデータ転送方法によれば、CPU11はDMAデータ
転送を開始する前に、DMA制御部13のDMAアドレ
スカウンタ21、DMAページレジスタ22及びDMA
上位ページレジスタ24を主メモリ15上における書込
開始アドレスに対応する値に初期設定すると共に、IS
Aカード18に転送すべきデータ位置やデータ量を設定
するのみである。
【0049】一旦初期設定すると、実際にDMA制御部
13を管理してデータ転送を実行する期間は、CPU1
1はDMA制御部13におけるDMA転送動作を全く管
理しないので、CPU11がDMA制御部13を管理す
る場合に発生するオーバヘッドがなくなり、実効データ
転送速度を図4に示す従来のデータ転送方法に比較して
大幅に上昇できる。
13を管理してデータ転送を実行する期間は、CPU1
1はDMA制御部13におけるDMA転送動作を全く管
理しないので、CPU11がDMA制御部13を管理す
る場合に発生するオーバヘッドがなくなり、実効データ
転送速度を図4に示す従来のデータ転送方法に比較して
大幅に上昇できる。
【0050】ちなみに、CPU11がDMA制御部13
を管理した場合のオーバヘッドは数10msであるのに
対して、同一条件でISAカード18がDMA制御部1
3を管理した場合のオーバヘッドは10μsとなり、格
段に処理速度が上昇することが実証できた。
を管理した場合のオーバヘッドは数10msであるのに
対して、同一条件でISAカード18がDMA制御部1
3を管理した場合のオーバヘッドは10μsとなり、格
段に処理速度が上昇することが実証できた。
【0051】さらに、DMA制御部13のDMAアドレ
スカウンタ21で設定可能なアドレス数を越えるデータ
を一度にDMA転送を実施する場合は、最初にCPU1
1が設定したDMA制御部13のDMAアドレスカウン
タ21やDMAページレジスタ22やDMA上位ページ
レジスタ22の値を設定し直す必要がある。このDMA
制御部13に対する再設定処理は、従来CPUが実施し
ていたが、実施形態においては、ISAカード18が実
施している。
スカウンタ21で設定可能なアドレス数を越えるデータ
を一度にDMA転送を実施する場合は、最初にCPU1
1が設定したDMA制御部13のDMAアドレスカウン
タ21やDMAページレジスタ22やDMA上位ページ
レジスタ22の値を設定し直す必要がある。このDMA
制御部13に対する再設定処理は、従来CPUが実施し
ていたが、実施形態においては、ISAカード18が実
施している。
【0052】したがって、この場合においては、CPU
11はDMA制御部13に対する再設定処理に全く関与
しないので、高い実効データ転送速度を維持した状態
で、1回のDMAデータ転送で大量のデータを転送でき
る。また、DMA制御部13自体がISAバス17に対
するバスマスタとなるので、16MB以上の主メモリに
対するアドレス空間を指定できる。
11はDMA制御部13に対する再設定処理に全く関与
しないので、高い実効データ転送速度を維持した状態
で、1回のDMAデータ転送で大量のデータを転送でき
る。また、DMA制御部13自体がISAバス17に対
するバスマスタとなるので、16MB以上の主メモリに
対するアドレス空間を指定できる。
【0053】
【発明の効果】以上説明したように、本発明の情報処理
装置のDMAデータ転送方法によれば、ISAカードが
有する2組のDMA要求信号/DMA承認信号とバスマ
スタ信号を用いて、DMA制御部に対するDMA動作管
理を実施しながら、DMAデータの転送を実行してい
る。
装置のDMAデータ転送方法によれば、ISAカードが
有する2組のDMA要求信号/DMA承認信号とバスマ
スタ信号を用いて、DMA制御部に対するDMA動作管
理を実施しながら、DMAデータの転送を実行してい
る。
【0054】したがって、PC/AT互換機能を変更す
ることなく、高い実効データ転送速度を維持した状態
で、主メモリ上におけるアクセス可能なアドレス空間を
拡大できる。
ることなく、高い実効データ転送速度を維持した状態
で、主メモリ上におけるアクセス可能なアドレス空間を
拡大できる。
【0055】さらに、CPUからのデータ転送要求の示
すデータ転送量がDMA制御部が指定可能アドレス値で
定まる許容値を越える場合、ISAカードによるDMA
制御部に対する再設定を可能としている。よって、CP
Uの代りにISAカードが再設定を行うことにより、実
効データ転送速度を低下することなく、一度に大量のデ
ータを転送できる。
すデータ転送量がDMA制御部が指定可能アドレス値で
定まる許容値を越える場合、ISAカードによるDMA
制御部に対する再設定を可能としている。よって、CP
Uの代りにISAカードが再設定を行うことにより、実
効データ転送速度を低下することなく、一度に大量のデ
ータを転送できる。
【図1】 本発明の一実施形態のDMAデータ転送方法
を採用した情報処理装置の概略構成を示すブロック図
を採用した情報処理装置の概略構成を示すブロック図
【図2】 同DMAデータ転送方法を示すタイムチャー
ト
ト
【図3】 従来のDMAデータ転送方法を採用した情報
処理装置の概略構成を示すブロック図
処理装置の概略構成を示すブロック図
【図4】 同従来のDMAデータ転送方法を示すタイム
チャート
チャート
【図5】 同じく同従来のDMAデータ転送方法を示す
タイムチャート
タイムチャート
11…CPU 12…システムバス 13…DMA制御部 14…アドレス合成部 15…主メモリ 16…バスインタフェース 17…ISAバス 18…ISAカード 19…外部装置 20…バス調停部 21…DMAアドレスカウンタ 22…DMAページレジスタ 23…DMA上位ページレジスタ
Claims (2)
- 【請求項1】 システムバスに対してCPU、DMA制
御部、主メモリを接続し、さらに、前記DMA制御部及
び主メモリに対してISAバスを介してISAカードを
接続し、外部装置と前記主メモリとの間のデータ転送を
前記ISAカードにて制御されるDMA制御部を介して
行う情報処理装置のDMAデータ転送方法において、 前記ISAカードは、 2組のDMA要求信号/DMA承認信号を有し、 前記CPUからのデータ転送要求に基づいて、前記2組
のうちの一組のDMA要求信号/DMA承認信号及び前
記ISAバスに対するバスマタ信号を用いて、前記DM
A制御部に対してDMAデータ転送に関する各種動作条
件を設定するとともに、 他の一組のDMA要求/DMA承認信号を用いて前記設
定された動作条件に従って前記DMAデータ転送を実行
することを特徴とする情報処理装置のDMAデータ転送
方法。 - 【請求項2】 前記CPUからのデータ転送要求の示す
データ転送量が前記DMA制御部が指定可能アドレス値
で定まる許容値を越える場合、前記主メモリに対するデ
ータ転送量が前記許容値の近傍に設定された規定値に達
したとき、データ転送を継続するために、前記ISAカ
ードが前記DMA制御部に対してアドレス値を含む動作
条件を再設定することを特徴とする請求項1記載の情報
処理装置のDMAデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19207096A JPH1040213A (ja) | 1996-07-22 | 1996-07-22 | 情報処理装置のdmaデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19207096A JPH1040213A (ja) | 1996-07-22 | 1996-07-22 | 情報処理装置のdmaデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1040213A true JPH1040213A (ja) | 1998-02-13 |
Family
ID=16285137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19207096A Pending JPH1040213A (ja) | 1996-07-22 | 1996-07-22 | 情報処理装置のdmaデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1040213A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002008919A1 (fr) * | 2000-07-26 | 2002-01-31 | Fujitsu Limited | Dispositif mobile de communication |
US7038737B1 (en) | 1998-11-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Image processing device |
-
1996
- 1996-07-22 JP JP19207096A patent/JPH1040213A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038737B1 (en) | 1998-11-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Image processing device |
WO2002008919A1 (fr) * | 2000-07-26 | 2002-01-31 | Fujitsu Limited | Dispositif mobile de communication |
JP3863489B2 (ja) * | 2000-07-26 | 2006-12-27 | 富士通株式会社 | 移動通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW468111B (en) | An apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller | |
JP3181515B2 (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
US4945499A (en) | Graphic display system | |
JP2000315186A (ja) | 半導体装置 | |
US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
JPH04314163A (ja) | バッファ管理方式 | |
JPS6375955A (ja) | プログラムモ−ド・アクセス制御方式 | |
JPH1040213A (ja) | 情報処理装置のdmaデータ転送方法 | |
JP2755039B2 (ja) | レジスタ・アクセス制御方式 | |
JPH0628261A (ja) | データ転送方法及び装置 | |
US20010002481A1 (en) | Data access unit and method therefor | |
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
EP0718771B1 (en) | DMA logic unit architecture | |
JPS6113633B2 (ja) | ||
JPH09134326A (ja) | コンピュータシステム | |
JPH0934726A (ja) | 割り込み制御方法 | |
JP2599184B2 (ja) | Dmacのリード転送制御装置 | |
JPH04337851A (ja) | メモリアクセス方式 | |
JP2001256169A (ja) | データ転送制御システム及び装置 | |
JP3270149B2 (ja) | データ転送装置 | |
JP2503059B2 (ja) | 異種バス間接続装置 | |
JP2593935B2 (ja) | ダイレクトメモリアクセス装置 | |
JPH01169564A (ja) | プロセッサ間同期方式 | |
JPH0612363A (ja) | メモリ制御装置およびマルチプロセッサシステム | |
JPH11184797A (ja) | Dma制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 |