JPH04167160A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明（友　システムバスにいくつかのデータ幅の異な
る外部デバイスが接続されていて、中央処理装置によっ
てそれらの複数の外部デバイスをアクセスする情報処理
装置に関すム 従来の技術 近鍛　システムバスのデータ幅がマイクロプロセッサの
データ幅と共に大きくなってきていもこのと東　システ
ムバスにつながる様々なデバイスのデータ幅は　マイク
ロプロセッサのデータ幅よりも小さいことが多（〜 第４図に従来の情報処理装置の構成を示す。第４図にお
いて、　ｌは中央処理装置　２はメモリ管理装［３はバ
ス制御装置１．４は外部デバイス５は主記憶装ｗ、　１
１は論理アドレス　１２．１３は物理アドレス　２１，
２３．２４はデータバス２２はシステムバス　３１，３
２はアクセスサイＸ４１．４２は読出し要求　５１．５
２は書込み要求６１〜６２は応答信号をそれぞれ示して
いも　特に 中央処理装置１ζよ　データの読み出しアクセスを起こ
すときく　そのアクセスの論理アドレス１１とアクセス
サイズ３１と読出し要求４１を出力し　応答信号６２に
よってデータバス２１上のデータの値を取りこａ　また
　データの書込アクセスを起こすときに（よ　その論理
アドレス１１とアクセスサイズ３１と書込要求５１及び
、データバス２１上にデータを出力し　応答信号６２に
よってアクセスを終了すム メモリ管理装置２　ｊ＆　　アクセスに対応する論理ア
ドレス１１を物理アドレス１２に変換すもバス制御装置
３ζよ　読出要求４２または書込要求５２によって、読
出しまたは書込みアクセスを外部に対して起こす。この
とき、アクセスサイズ３２によって外部デバイス４及び
主記憶装置５へ有効バイトを知らせも 主記憶装置５ζよ　物理アドレス１３によってアクセス
が主記憶装置５自身に対するものである事を認識し　ア
クセスサイズ３２と物理アドレス１３によって指される
場所に対して、読出しまたは書込を実行し　応答信号６
１を出力すム外部デバイス４はシステムバスより小さな
固定のバス幅を持板　その固定のサイズのアクセスに対
して、物理アドレス１３によってアクセスが外部デバイ
ス４自身に対するものである事を認識し物理アドレス１
３によってデータをアライメントし　読出しまたは書込
みを実行し　応答信号６１を出力すム このとき主記憶装置５に対するデータの書込みは以下の
ように実行されも　中央処理装置ｌによって主記憶装置
５に対する書込命令が実行されることによって、データ
書込みに対する論理アドレス１１とアクセスサイズ３１
が出力されると共に書込要求５１がアサートされ　アク
セスサイズ３１で示されるバイト数の書込みデータがデ
ータ２１の論理アドレス１１に対応するバイト位置に出
力されも　したがってメモリ変換装置２によってアドレ
ス変換が行われも　そして、バス制御装置３はデータバ
ス２１上のデータをシステムバス２２に出力し　物理ア
ドレス１３と書込要求５２とアクセスサイズ３２を出力
すも　このとき主記憶装置５は物理アドレス１３が主記
憶装置５の領域内を指していることを判断して物理アド
レス１３の指す領域にアクセスサイズ３２の指す有効バ
イトのみを書込へ　応答信号６１をアサートすム応答信
号６１はバス制御装置３を通して中央処理装置１に書込
みアクセスの終了を知らせる。

また主記憶装置５に対するデータの読出しは以下のよう
に実行されも　中央処理装置１によって主記憶装置５に
対する続出命令が実行されることによって、データ読出
しに対する論理アドレス１１とアクセスサイズ３１が出
力されると共に読出要求４１がアサートされも　論理ア
ドレス１１はメモリ管理装置２によってアドレス変換さ
れもそして、バス制御装置３は物理アドレス１３と読出
要求４２をアサートすム　このとき主記憶装置５は物理
アドレス１３が主記憶装置５の領域内を指していること
を判断して物理アドレス１３の指す領域のデータをシス
テムバス２２に出力すると共に応答信号６１をアサート
すも　このときバス制御装置３はシステムバス２２上の
データを受は取り、データバス２１にそのまま出力する
と共に応答信号６２をアサートすも　したがって中央処
理装置１は論理アドレス１１とアクセスサイズ３１によ
って示されるデータ２１の有効バイト位置のデータを受
は取も ここで、外部デバイス４はバイト単位でデータを入出力
すも　このとき外部デバイス４に対するデータの書込み
は以下のように実行されも　中央処理装置１によって外
部デバイス４に対するバイト単位の書込命令が実行され
ることによって、データ書込みに対する論理アドレス１
１とアクセスサイズ３１が出力されると共に書込要求５
１がアサートされ　書込みバイトデータがデータバス２
１の論理アドレス１１に対応するバイト位置に出力され
も　したがってメモリ管理装置２によってアドレス変換
が行われ　物理アドレス１２が出力されも　そして、バ
ス制御装置３はデータバス２１上のデータをシステムバ
ス２２にそのまま出力し　物理アドレス１３と書込要求
５２を出力す４このとき外部デバイス４は物理アドレス
１３が外部デバイス４の領域内を指していることを判断
して物理アドレス１３の指す領域にデータ２２の物理ア
ドレス１３によって指される有効バイトを書Ｍ−”ｘ　
　応答信号６１をアサートすム　応答信号６１はバス制
御装置３を通して中央処理装置ｌに書込みアクセスの終
了を知らせも また外部デバイス４に対するデータの読出しは以下のよ
うに実行されも　中央処理装置１によって外部デバイス
４に対するバイト単位の続出命令が実行されることによ
って、データ読出しに対する論理アドレス１１とアクセ
スサイズ２１が出力されると共に読出要求４１がアサー
トされも　論理アドレス１１はメモリ管理装置２によっ
てアドレス変換されも　そして、バス制御装置３は物理
アドレス１３と読出要求４２をアサートする。このとき
外部デバイス４は物理アドレス１３が外部デバイス４の
領域内を指していることを判断して物理アドレス１３の
指す領域のバイトデータを、システムバス２２の物理ア
ドレス１３の示す有効バイト位置に出力すると共に応答
信号６１をアサートすム　このと・きバス制御装置３は
システムバス２２上のデータを受は取り、そのままデー
タバス２１に出力すると共に応答信号６２をアサートす
も 発明が解決しようとする課題 しかしなか社　上記従来の情報処理装置でＣｔデータ幅
の異なる外部デバイス毎にデータのアライメントを行う
手段を設けなければならないた数情報処理装置の構成要
素が大きくなるという問題点を有してい丸 本発明はこのような従来の問題点に鑑へ　システムバス
のサイズより小さい固定サイズの外部デバイスに対する
アクセスの際にデータをあらかじめ外部デバイスのデー
タ幅にアライメントして出力することにより、データ幅
の異なる外部デバイスの制御を簡単にすることができる
情報処理装置を提供することを目的とすも 課題を解決するための手段 請求項（１）記載の情報処理装置は　メモリ管理装置に
アドレス領域が割りつけられている外部デバイスが固定
データ幅を持つか否かの情報を持たせ、バス制御装置１
友　外部デバイスが固定データ幅をもては　中央処理装
置と外部デバイス間のデータを外部デバイスのデータ幅
にアライメントして入出力するものであム 請求項（２）記載の情報処理装置（よ　メモリ管理装置
の出力する外部デバイスのデータ幅が固定かどうかの情
報に対して中央処理装置のデータ出力部でデータをアラ
イメントするか否かの処理を行うものであム 請求項（３）記載の情報処理装置Ｇ１　　メモリ管理装
置にアドレス領域が割りつけられている外部デバイスが
何バイトの固定バス幅を持つかの情報を持たせ、バス制
御装置は　アクセスサイズがその情報よりも大きければ
　そのアクセスを外部デバイスのバス幅に分割してアク
セスを行うものであも 作用 請求項（１）の構成によれば　アクセスサイズが固定さ
れた外部デバイスに対するアクセス１友メモリ管理装置
によってアドレス変換と同時にサイズ固定ビットがアサ
ートされ　バス制御装置においてデータを外部デバイス
のデータ幅にアライメントして入出力すム 請求項（２）の構成によれば　アクセスサイズが固定さ
れた外部デバイスに対するアクセス（よメモリ管理装置
によってアドレス変換と同時にサイズ固定ビットがアサ
ートされ　中央処理装置においてデータをアライメント
せずに外部デバイスのデータ幅のまま入出力す４ 請求項（３）の構成のよれば　アクセスサイズが固定さ
れた外部デバイスのデータ幅よりも大きなデータ幅のア
クセスは　メモリ管理装置によってアドレス変換と同時
にその外部デバイスのデータ幅がバス制御装置に知らさ
れ　バス制御装置はそのアクセスを複数の外部デバイス
のデータ幅のアクセスに分割して実行する。

実施例 以下、本発明の実施例を図面を参照しながら説明すも　
第１図は本発明の第１の実施例を示す情報処理装置のブ
ロック図であも　第４図に示す従来例と同一部分には同
じ符号を付している。本図において７１はサイズ固定ビ
ットを示していも中央処理装置１はデータの書込みを行
う場合、データの書込みアドレスを論理アドレス１１に
出カシ　　その書込みアクセスのデータ幅をアクセスサ
イズ３１に出力し　書込みデータをアライメントしてデ
ータバス２１に出力すると同時にデータの書込要求５１
をアサートレ　応答信号６２がアサートされると書込み
処理を終えも　また　データの読出しを行う場合、デー
タの読出しアドレスを論理アドレス１１に出力し　その
読出しアクセスのデータ幅をアクセスサイズ３１に出力
すると同時に読出要求４１をアサートＬ　　応答信号６
２がアサートされたときのデータ２１をアライメントし
て受は取も メモリ管理装置２は論理アドレス１１を入力とし　論理
アドレス１１に対応する物理アドレス１２とその物理ア
ドレスが指すデバイスが固定データ幅をもつか否かを示
すサイズ固定ビット７１を出力すム ここで、第５図にメモリ管理装置の一例を示す。

第５図において、　１１は論理アドレス　１２は物理ア
ドレス　７１はサイズ固定ビット、　１０１はデコーダ
、　１０２は論理アドレスメモリ、　１０３はサイズ固
定ビットメモリ、　１０４は物理アドレスメモリ、　１
０５は比較器　１０６は論理アドレス出九　１０７はヒ
ツト信号をそれぞれ示していも デコーダ１０１は論理アドレス１１の一部を入力とし　
論理アドレスメモリ１０２とサイズ固定ビットメモリ１
０３と物理アドレスメモリ１０４の任意のエントリを選
択するものである。論理アドレスメモリ１０２はデコー
ダ１０１によって選択されるエントリの内容を論理アド
レス出力１０６に出力すも　サイズ固定ビットメモリ１
０３はデコーダ１０１によって選択されるエントリの内
容をサイズ固定ビット７１に出力すム　物理アドレスメ
モリ１０４はデコーダ１０１によって選択されるエント
リの内容を物理アドレス１２に出力す翫　比較器１０５
は論理アドレス１１と論理アドレス出力１０６を入力と
し　これらの２つの入力が一致したときにヒツト信号１
０７をアサートすム　従って論理アドレスを物理アドレ
スに変換すると共にそのアドレス領域がバスサイズが固
定されているか否かを示すサイズ固定ビットを出力する
ことができ４　尚本実施例ではダイレクトマツプアドレ
ス変換装置を用いた力（セットアソシアティブアドレス
変換装置またはフルアソシアティブアドレス変換装置を
用いてもよ（−バス制御装置３は　物理アドレス１２と
アクセスサイズ３１と書込要求５１と読出要求４１と応
答信号６１とデータバス２１上のデータとサイズ固定ビ
ット７１を入力とし　書込要求５１がアサートされると
、・サイズ固定ビット７１がアサートされていなければ
　データバス２１上のデータをそのままシステムバス２
２に出力する力交　さもなければ　有効データをデータ
バスの最下位ビットにアライメントしてシステムバス２
２に出力し書込要求５２をアサートＬ　　アドレス１３
を出力することにより書込みアクセスを開始し　応答信
号６１がアサートされると応答信号６２をアサートして
書込みアクセスを終了すム また　読出要求４１がアサートされると続出要求４２と
アドレス１３を出力することにより読出しアクセスを開
始し　応答信号６１がアサートされるとシステムバス２
２上のデータを取りこむ。

このときサイズ固定ビット７１がアサートされていれば
システムバス２２上のデータをアライメントしてデータ
バス２１に出力すべ　さもなければそのままデータバス
２１に出力すも ここで第６図にバス制御装置の一例を示す。第６図にお
いて第１図と同一部分には同一符号を付していも　ここ
で２０１〜２１６はセレク久　２１７〜２４２はデー久
　２４３〜２４６は制御信号　２４７は制御回路をそれ
ぞれ示している。ここでデータ２１．２２とデータ２３
９〜２４２は６４ビツト、データ２１７，２１８は３２
ビツト、データ２１９〜２２２は１６ビツト、データ２
２３〜２３８は８ビツトであり、セレクタ２０３〜２０
８の出力するそれぞれ２つのデータは　それぞれセレク
タの入力データの上位半分と下位半分であム　また　デ
ータ２１７はデータ２３９の上位半分、データ２１８は
データ２３９の下位半分であム　セレクタ２０１は制御
信号２４３がアサートされているとデータ２１をデータ
２３９に出力し　さもなければデータ２２をデータ２３
９に出力すム　セレクタ２０２は制御信号２４３がアサ
ートされていればデータ２４０をデータ２４１に出力し
　さもなければデータ２４０をデータ２４２に出力すａ
　セレクタ２０３　ｉｉ　　制御信号２４４がアサート
されているとデータ２１８を選択しさもなければデータ
２１７を選択すも　逆にセレクタ２０４は制御信号２４
４がアサートされていればデータ２１７を選択し　さも
なければデータ２１８を選択すも　以下同様に隣合うセ
レクタによってデータを交換するか否かを制御すも　こ
こで制御信号２４４〜２４６がアサートされていれば　
アサートされた制御信号に接続されたそれぞれの隣合う
セレクタ間でデータが交換されも制御回路２４７は　書
込要求５１がアサートされれば制御信号２４３をアサ−
）Ｌ　　読出要求４１がアサートされれば制御信号２４
３をデイアサートすも　また物理アドレス１２とアクセ
スサイズ３１と読出要求４１と書込要求５１とサイズ固
定ビット７１により制御信号２４４〜２４６を制御すも
　このときサイズ固定ビット７１がデイアサートされて
いれば制御信号２４４〜２４６すべてをデイアサートし
　サイズ固定ビット７１がアサートされていれば制御信
号２４４〜２４６のうちいくつかをアサートする。従っ
て、サイズ固定ビット７１がアサートされていなければ
データバス２１とシステムバス２２の間の入出力はアラ
イメントなしに行われ　サイズ固定ビット７１がアサー
トされていれば書込みの際にはアドレス１２に対応する
データバス２１の有効バイトをシステムバス２２の最下
位にアライメントして出力でき、読出しの際にはシステ
ムバス２２の最下位の有効バイトをアドレス１２に対応
するデータバス２２のバイト位置に出力する事ができも 主記憶装置５は８バイトデバイスでありデータの読出し
及び書込みはアクセスサイズ３２の状態によって１バイ
ト、　２バイト、　４バイトまたは８バイト単位で行わ
れも　物理アドレス１３が主記憶装置の領域内であれば
アドレス１３に対応するメモリセルに対してアクセスサ
イズ３２に応じたデータの読出し及び書込みを行う。こ
こで主記憶装置５に対するアクセスは以下のように実行
されも　まずメモリ管理装置２に主記憶装置５の論理ア
ドレス領域へのアクセスが起こると主記憶装置５に対す
る物理アドレス１２が出力され　サイズ固定ビット７１
はデイアサートされるように設定しておく。

このとき主記憶装置５に対するデータの書込みは以下の
ように実行されも　中央処理装置１によって主記憶装置
５に対する書込命令が実行されることによって、データ
書込みに対する論理アドレス１１とアクセスサイズ３１
が出力されると共に書込要求５１がアサートされ　アク
セスサイズ３１で示されるバイト数の書込みデータがデ
ータ２１の論理アドレス１１に対応するバイト位置に出
力されも　したがってメモリ管理装置２によってアドレ
ス変換が行われ　物理アドレス１２が出力されると共に
サイズ固定ビット７１がディアサートされも　そして、
バス制御装置３はデータノ（ス２１上のデータをシステ
ムバス２２にそのまま出力し　物理アドレス１３と書込
要求５２とアクセスサイズ３２を出力すも　このとき主
記憶装置５は物理アドレス１３が主記憶装置５の領域内
を指していることを判断して物理アドレス１３の指す領
域にアクセスサイズ３２の指す有効バイトのみを書込へ
　応答信号６１をアサートすも　応答信号６１はバス制
御装置３を通して中央処理装置１に書込みアクセスの終
了を知らせも また主記憶装置５に対するデータの読出しは以下のよう
に実行されも　中央処理装置１によって主記憶装置５に
対する読出命令が実行されることによって、データ読出
しに対する論理アドレス１１とアクセスサイズ３１が出
力されると共に読出要求４１がアサートされも　論理ア
ドレス１１はメモリ管理装置２によってアドレス変換さ
れ　物理アドレス１２が出力されると共にサイズ固定ビ
ット７１がデイアサートされも　そして、バス制御装置
３は物理アドレス１３と読出要求４２をアサートすム　
このとき主記憶装置５は物理アドレス１３が主記憶装置
５の領域内を指していることを判断して物理アドレス１
３の指す領域のデータをシステムバス２２に出力すると
共に応答信号６１をアサートすム　このときバス制御装
置はシステムバス２２上のデータを受は取り、データノ
くス２１にそのまま出力すると共に応答信号６２をアサ
ートすも　したがって中央処理装置１は論理アドレス１
１とアクセスサイズ３１によって示されるデータバス２
１の有効バイト位置のデータを受は取も 外部デバイス４は１バイトデバイスでありデータの読出
し及び書込みは１バイト単位で行われもここで外部デバ
イス４に対するアクセスは以下のように実行されも　ま
ずメモリ管理装置２に外部デバイス４の論理アドレス領
域へのアクセスが起こると外部デバイス４に対する物理
アドレス１２と、そのアドレス変換が固定データ幅を持
つことを示すサイズ固定ビット７１がアサートされるよ
うに設定しておく。

このとき外部デバイス４に対するデータの書込みは以下
のように実行されも　中央処理装置１によって外部デバ
イス４に対するバイト単位の書込命令が実行されること
によって、データ書込みに対する論理アドレス１１とア
クセスサイズ３１が出力されると共に書込要求５１がア
サートされ書込みバイトデータがデータバス２１の論理
アドレス１１に対応するバイト位置に出力されも　した
がってメモリ変換装置２によってアドレス変換が行われ
　物理アドレス１２が出力されると共にサイズ固定ビッ
ト７１がアサートされも　そして、バス制御装置３はデ
ータ２１の有効バイトをシステムバス２２の最下位バイ
トにアライメントし物理アドレス１３と書込要求５２を
出力すム　このとき外部デバイス４は物理アドレス１３
が外部デバイス４の領域内を指していることを判断して
物理アドレス１３の指す領域にシステムバス２２の最下
位バイトを書込へ　応答信号６１をアサートすム　応答
信号６１はバス制御装置３を通して中央処理装置１に書
込みアクセスの終了を知らせまた外部デバイス４に対す
るデータの読出しは以下のように実行されも　中央処理
装置１によって外部デバイス４に対するバイト単位の続
出命令が実行されることによって、データ読出しに対す
る論理アドレス１１とアクセスサイズ２１が出力される
と共に読出要求４１がアサートされも　論理アドレス１
１はメモリ管理装置２によってアドレス変換され　物理
アドレス１２が出力されると共にサイズ固定ビット７１
がアサートされも　そして、バス制御装置３は物理アド
レス１３と読出要求４２をアサートすム　このとき外部
デバイス４は物理アドレス１３が外部デバイス４の領域
内を指していることを判断して物理アドレス１３の指す
領域のバイトデータをシステムバス２２の最下位バイト
に出力すると共に応答信号６１をアサートすム　このと
きバス制御装置３はシステムバス２２上のデータ２２を
受は取り、サイズ固定ビット７１がアサートされている
のでシステムバス２２上のデータ２２の最下位バイトを
、アドレス１２に対応するバイト位置にアライメントし
データバス２１に出力すると共に応答信号６２をアサー
トすも　したがって中央処理装置１はデータバス２１の
有効バイト位置のバイトデータを受は取も　このように
して固定サイズでアクセスされる外部デバイス４にデー
タのアライメントをする手段を設けること無しに大きな
幅を持つシステムバスを用いてアクセスすることができ
も （実施例２） 第２図は本発明の第２の実施例を示す情報処理装置のブ
ロック図である。第２図において第１図と同一符号には
同一物を示している。

中央処理装置１はデータの書込みを行う場合、データの
書込みアドレスを論理アドレス１１に出力し　その書込
みアクセスのデータ幅をアクセスサイズ３１に出力し　
書込要求５１をアサートすム　その後メモリ管理装置２
によってサイズ固定ビット７１がアサートされていれば
書込みデータをアライメントせずにデータバス２１に出
力レアサートされなければ書込みデータを論理アドレス
１１とアクセスサイズ３１に応じてアライメントしてデ
ータバス２１に出力し　応答信号６２がアサートされる
と書込み処理を終えも また　データの読出しを行う場合、データの読出しアド
レスを論理アドレス１１に出力し　その読出しアクセス
のデータ幅をアクセスサイズ３１に出力すると同時に読
出要求４１をアサートレ応答信号６２がアサートされた
とき、サイズ固定ビット７１がアサートされていればデ
ータバス２１上のデータをアライメントせずに受は取り
、アサートされていなければ論理アドレス１１とアクセ
スサイズ３１に応じてアライメントしてデータ２１を受
は取も このように　中央処理装置１に第１の実施例におけるバ
ス制御装置のアライメントの機能を持たせることにより
第１の実施例と同様に固定サイズでアクセスされる外部
デバイスにデータのアライメントをする手段を設けるこ
と無しに大きな幅を持つシステムバスを用いてアクセス
することができも （実施例３） 第３図は本発明の第３の実施例を示す情報処理装置のブ
ロック図であ４　第３図において第１図と同一符号には
同一物を示している。

メモリ管理装置２は　論理アドレス１１を入力とし論理
アドレス１１に対応する物理アドレス１２と、その物理
アドレス１２が指すデバイスのデータ幅７２を出力すム
　ここで、メモリ管理装置２は第５図に示す第１の実施
例のメモリ管理装置と同様の構成で実現することができ
も バス制御装置３は物理アドレス１２とアクセスサイズ３
１とデータ幅７２と書込要求５１と読出要求４１と応答
信号６１を入力とし　書込要求５１がアサートされると
、アクセスサイズ３１とデータ幅７２を比較してデータ
幅７２がアクセスサイズ３１より小さければ　書込みア
クセスをデータ幅７２で示されるデータ幅の複数アクセ
スに分割し　それぞれの分割されたアクセスに対する有
効データをシステムバス２２の最下位バイトにアライメ
ントして出力し　それぞれのアクセスに対する物理アド
レス１３を出力し　書込要求５２をアサートすることに
より、分割されたアクセスの一つを開始す４　そして、
応答信号６１がアサートされるとその一つのアクセスを
終了し　次のアクセスを分割したアクセスがすべて終了
するまで繰り返す。分割したアクセスすべてが終了する
と応答信号６２をアサートすム　ここで、システムバス
２２のバス幅とデータ幅７２が等しければその書込みア
クセスをデータバス２１をアライメントせずにシステム
バス２２に出力することにより実行すム　また　読出要
求４１がアサートされると、アクセスサイズ３１とデー
タ幅７２を比較してデータ幅７２がアクセスサイズ３１
より小さければ　読出しアクセスをデータ幅７２で示さ
れるデータ幅の複数アクセスに分割し　それぞれの分割
されたアクセスに対する物理アドレス１３を出カレ　読
出要求４２をアサートすることにより、分割されたアク
セスの一つを開始すも　そして、応答信号６１がアサー
トされると一つのアクセスを終了し　次のアクセスを分
割したアクセスがすベて終了するまで繰り返す。分割し
たアクセスすべてが終了すると、分割された読出しアク
セスによって受は取ったそれぞれのデータをアクセスサ
イズ３１と物理アドレス１２に対応するデータに合成し
てデータ２１に出力し　応答信号６２をアサートすａ　
ここて　データ２２のバス幅とデータ幅７２が等しけれ
ば読出しアクセスをアライメントせずに実行すム 第７図にバス制御装置の一例を示す。第７図において第
６図と同一物には同一符号を付していもここで２４８は
シフ久　２４９はシフト量、　２５０はラッチイネーブ
ルをそれぞれ示している。シフタ２４８はラッチイネー
ブル２５０の状態によってデータ２３９の下位１バイト
か下位２バイトか下位４バイトか８バイトすべてをラッ
チすると同時にシフト量２４９の状態によって保持して
いるデータを上位か下位に１バイトか２バイトか４バイ
トシフトすも　このときζ　シフト量２４９とラッチイ
ネーブル２５０は制御回路２４７によって制御されも　
例えば　２バイトデータの読出しを２つの１バイトデー
タの読出しアクセスに分割する場合、制御回路２４７は
１バイト目に対するアドレスを物理アドレス１３に出力
し　読出要求４２をアサートし１バイト目に対する続出
アクセスを開始すム　そして、応答信号６１がアサート
されると制御信号２４３をデイアサートし　ラッチイネ
ーブル２５０を下位１バイトのみシフタ２４８にラッチ
する状態にすム　従って、データ２２の下位１バイトは
シフタ２４８の下位１バイトに格納されも　次に制御回
路２４７は２ノくイト目に対するアドレスを物理アドレ
ス１３に出力し読出要求４２をアサートして２バイト目
に対する続出アクセスを開始すム　そして、応答信号６
１がアサートされると制御信号２４３をデイアサートし
　ラッチイネーブル２５０を下位１バイトのみラッチす
る状態にし　シフト量２４９を上位に１バイトシフトす
る状態にし　制御信号２４４〜２４６をシフタ２４８の
下位２バイトがデータ２４０の物理アドレス１２に対応
するバイト位置に出力される状態にすム　従って、デー
タノくス２１に物理アドレス１２とアクセスサイズ３１
に対応する続出データを出力する事ができる。

また書込アクセスの際には最初にデータバス２１上のデ
ータをシフタ２４８にすべてラッチし分割されたアクセ
スごとにシフタ２４８の内容を下位にデータ幅７２が示
すバイト分シフトして同様にアクセスすム したがって主記憶装置５に対するアクセスはメモリ管理
装置２に主記憶装置５の論理アドレス領域へのアクセス
が起こると主記憶装置５に対する物理アドレス１２が出
力され　データ幅７２にはシステムのバス幅（８バイト
）を出力するように設定した上で行われも 主記憶装置５に対するデータの書込みは以下のように実
行されも　中央処理装置１によって主記憶装置５に対す
る書込命令が実行され　データ書込みに対する論理アド
レス１１とアクセスサイズ３１が出力されると共く　書
込み要求５１がアサートされ　アクセスサイズ３１で示
されるバイト数の書込みデータがデータ２１の論理アド
レス１■に対応するバイト位置に出力される。従ってメ
モリ管理装置２によってアドレス変換が行われ物理アド
レス１２と８バイトを示すデータ幅７２が出力される。

そして、バス制御装置３は　データ幅７２がシステムバ
ス輻と等しいことを認識してデータバス２１上のデータ
をシステムバス２２にアライメントせずに出力すると共
に物理アドレス１３と書込要求５２とアクセスサイズ３
２を出力すム　このとき主記憶装置５はアドレス１３が
主記憶装置５の領域内を指しているこ゛とを判断して物
理アドレス１３の指す領域にアクセスサイズ３２によっ
て示される有効バイトのみを書込へ応答信号６１をアサ
ートすム　応答信号６１はバス制御装置３を通して中央
処理装置１に書込みアクセスの終了を知らせも またデータの読出しは以下のように実行されも中央処理
装置ｌによって主記憶装置５に対する続出命令が実行さ
れることによって、データ読出しに対する論理アドレス
１１とアクセスサイズ３１が出力されると共に読出要求
４１がアサートされも　データ読出しアドレス１１はメ
モリ管理装置２によってアドレス変換され　物理アドレ
ス１２と８バイトを示すデータ幅７２が出力されも　そ
して、バス制御装置３は物理アドレス１３と読出要求４
２をアサートすム　このとき主記憶装置５は物理アドレ
ス１３が主記憶装置５の領域内を指していることを判断
して物理アドレス１３の指す領域のデータをシステムバ
ス２２にそのまま出力すると共に応答信号６１をアサー
トする。このときバス制御装置３はシステムバス２２上
のデータを受は取り、データ幅７２がシステムバス幅と
等しいことを認識してシステムバス２２上のデータをア
ライメントせずにデータバス２１に出力すると共に応答
信号６２をアサートすも　したがって中央処理装置ｌは
論理アドレス１１とアクセスサイズ３１によって示され
るデータバス２１の有効バイト位置のデータを受は取も ここで外部デバイス４に対するアクセスは以下のように
実行されも　まずメモリ管理装置２に外部デバイス４の
論理アドレス領域へのアクセスが起こると外部デバイス
４に対する物理アドレス１２とそのアドレス領域が１バ
イト固定デ一タ幅を持つことを示すデータ幅７２が出力
されるように設定しておく。

このとき外部デバイス４に対するデータの書込みは以下
のように実行されも　中央処理装置１によって外部デバ
イス４に対する２バイト単位の書込命令が実行されるこ
とによって、データ書込みに対する論理アドレス１１と
アクセスサイズ３１が出力されると共に書込要求５１が
アサートされ書込み２バイトデータがデータバス２１上
のデータの論理アドレス１１に対応するバイト位置に出
力されも　したがってメモリ管理装置２によってアドレ
ス変換が行われ　物理アドレス１２と１バイトを示すデ
ータ幅７２が出力されも　そして、バス制御装置３はデ
ータ幅７２がアクセスサイズ３１より小さいことを認識
し　データ２１の有効データ２バイトめうち１バイトを
システムバス２２の最下位バイトにアライメントし　そ
のデータに対する物理アドレス１３と書込要求５２を出
力す４　このとき外部デバイス４は物理アドレス１３が
外部デバイス４の領域内を指していることを判断して物
理アドレス１３の指す領域にデータ２２の最下位バイト
を書込へ　応答信号６１をアサートす４　バス制御装置
３は応答信号６１を受は取ると残りの１バイトをシステ
ムバス２２の最下位バイトにアライメントし　そのデー
タに対する物理アドレス１３と書込み要求５２を出力す
ム外部デバイス４は同様に書込みを行った後、応答信号
６１をアサートすも　このときバス制御装置３は応答信
号６２をアサートして中央処理装置１に書込みアクセス
の終了を知らせも また外部デバイス４に対するデータの読出しは以下のよ
うに実行されも　中央処理装置１によって外部デバイス
４に対する２バイト単位の続出命令が実行されることに
よって、データ読出しに対する論理アドレス１１とアク
セスサイズ３１が出力されると共に読出要求４１がアサ
ートされもデータ読出しアドレス１１はメモリ管理装置
２によってアドレス変換され　物理アドレス１２と１バ
イトを示すデータ幅７２が出力される。そして、バス制
御装置３はデータ幅７２がアクセスサイズ３１より小さ
いことを認識し　読出しデータ２バイトのうち１バイト
に対する物理アドレス１３と読出要求４２をアサートす
も　このとき外部デバイス４ζよ　物理アドレス１３が
外部デバイス４の領域内を指していることを判断して物
理アドレス１３の指す領域のバイトデータをシステムバ
ス２２上のデータの最下位バイトに出力すると共に応答
信号６１をアサートすも　このときバス制御装置３はシ
ステムバス２２上のデータの最下位バイトを受は取り保
持し　残り１バイトに対する物理アドレス１３と読出要
求４２をアサートすム　そして外部デバイス４により応
答信号６１がアサートされるとデータ２２の最下位バイ
トを受は取り、最初の１バイトデータと合わせて２バイ
トデータとしてデータバス２１の有効バイト位置に出力
し応答信号６２をアサートすも　したがって中央処理装
置１はデータ２１の有効バイト位置の２バイトデータを
受は取る。同様に４バイト単位のアクセスを１バイト単
位のアクセスに分割して実行することができる。

このようにして固定サイズでアクセスされる外部デバイ
スにデータのアライメントをする手段を設けること無し
に大きな幅を持つシステムバスを用いてアクセスするこ
とができも　また　外部デバイスのデータ幅より大きい
サイズのアクセスに対して、そのアクセスを分割して実
行することにより、プログラマが外部デバイスのサイズ
を意識せずにプログラムを書くことができ、外部デバイ
スをサイズが異なるものに取り替えてもプログラムを変
更しなくて済むた敢　プログラマの作業を軽減すること
ができも な耘　本実施例において主記憶装置は８バイトデバイ入
　外部デバイスは１バイトデバイスを用いたカミ　任意
のサイズのデバイスを用いてもよｌ、Ｘ。

発明の効果 請求項（１）記載の情報処理装置によれば　固定アクセ
スサイズを持つ外部デバイスに対するアクセスであるこ
とをメモリ管理装置によって判断し　バス制御装置によ
って有効データのアライメント位置を変えることにより
、外部デバイスにアライメントする手段を設けること無
しに大きな幅を持つシステムバスを用いて外部デバイス
にアクセスすることができも 請求項（２）記載の情報処理装置によれば　固定アクセ
スサイズを持つ外部デバイスに対するアクセスであるこ
とをメモリ管理装置によって判断し　中央処理装置によ
って有効データのアライメント位置を変えることにより
外部デバイスにアライメントする手段を設けること無し
に大きな幅を持つシステムバスを用いて外部デバイスに
アクセスすることができも 請求項（３）記載の情報処理装置によれ＆瓜　外部デバ
イスに対するデータ幅情報をメモリ管理装置によって保
持し　バス制ｓＪ装置によって中央処理装置からのアク
セスを外部デバイスのデータ幅に分割するとともにデー
タをアライメントすることによって、外部デバイスにア
ライメントする手段を設けること無しに大きな幅を持つ
システムバスを用いて外部デバイスにアクセスすること
ができ、プログラムにおいて外部デバイスのデータ幅を
意識せずに済むのでプログラマの作業を軽減することが
できも

【図面の簡単な説明】

第１図は本発明の第１の実施例の情報処理装置の構成を
示すブロック図　第２図は本発明の第２の実施例の情報
処理装置の構成を示すブロック皿第３図は本発明の第３
の実施例の情報処理装置の構成を示すブロック＆　第４
図は従来の情報処理装置のブロック図　第５図は第１の
実施例のメモリ管理装置のブロック図　第６図は第１の
実施例のバス制御装置のブロック＠　第７図は第３の実
施例のバス制御装置のブロック図であムト・・中央処理
装ｆ１２・・・メモリ管理装置　３・・・バス制御装に
４・・・外部デバイ入　５・・・主記憶装ｆｉ　　１１
・・・論理アドレ入　１２．１３・・・物理アドレ入　
２１，２３．２４・・・データバ入　２２・・・システ
ムバス　３１．３２・・・アクセスサイ、Ｘ　　４１．
４２・・・続出要求　５１．５２・・・書込要求　６１
．６２・・・応答信号　７１・・・サイズ固定ビット、
　７２１．・データ曝 代理人の氏名　弁理士　小鍜治　明　はが２名＋１　−
−−　劇−１ｙ　ｇ　、＝ｔ １１２図 ２１．２！、２１＃　−−７’−ｆ　ｒＸＸ２２−　　
システムＪ（ス

Claims (3)

【特許請求の範囲】
1. （１）論理アドレス部と物理アドレス部とサイズ固定ビ
   ット部から成るエントリを少なくとも一つ備え、論理ア
   ドレスを入力とし、前記論理アドレスと一致する前記論
   理アドレス部を持つ前記エントリの物理アドレスとサイ
   ズ固定ビットを出力するメモリ管理装置と、前記物理ア
   ドレスとアクセスサイズと前記サイズ固定ビットを入力
   とし、前記サイズ固定ビットがアサートされていれば、
   前記物理アドレスと前記アクセスサイズによって、デー
   タをアライメントする手段を有するバス制御装置とを備
   えた情報処理装置。
2. （２）論理アドレス部と物理アドレス部とサイズ固定ビ
   ット部から成るエントリを少なくとも一つ備え、論理ア
   ドレスを入力とし、前記論理アドレスと一致する前記論
   理アドレス部を持つ前記エントリの物理アドレスとサイ
   ズ固定ビットを出力するメモリ管理装置と、前記サイズ
   固定ビットを入力とし、前記サイズ固定ビットがアサー
   トされていれば、データをそのまま入出力する中央処理
   装置とを備えた情報処理装置。
3. （３）論理アドレス部と物理アドレス部とデータ幅部か
   ら成るエントリを少なくとも一つ備え、論理アドレスを
   入力とし、前記論理アドレスと一致する前記論理アドレ
   ス部を持つ前記エントリの物理アドレスとデータ幅を出
   力するメモリ管理装置と、前記物理アドレスと前記デー
   タ幅とアクセスデータ幅を入力とし前記データ幅が前記
   アクセスデータ幅より小さければ、外部に対するアクセ
   スを複数の前記データ幅のアクセスに分割するバス制御
   装置とを備えた情報処理装置。