JPH06103225A - チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 本発明はチェーン式ＤＭＡ転送方式及びその
ためのＤＭＡコントローラに関し、ディスクリプタ領域
を大きくせず、ディスクリプタの読み込み動作量も増大
させずに柔軟なチェーンが行なえるようにすることを目
的とする。 【構成】 ディスクリプタ情報読み込み制御手段３０
と、ディスクリプタ情報を記憶するレジスタ群３１，３
２，３３とを備えるチェーン式ＤＭＡコントローラであ
って、レジスタ群は次のディスクリプタ情報の形式を規
定するフォーマット指定情報を記憶するフォーマット指
定レジスタ３４を備え、ディスクリプタ読み込み制御手
段３０は、フォーマット指定情報に従って次のディスク
リプタ情報を読み込むように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データブロックを高速
に転送するためのＤＭＡ方式及びそのためのＤＭＡコン
トローラに関し、特に一度の起動で複数のブロックを異
なるアドレスとの間で転送できるチェーン式ＤＭＡ方式
及びそのためのＤＭＡコントローラに関する。

【０００２】

【従来の技術】データブロックを高速に転送するために
ＤＭＡデータ転送が広く用いられている。初期のＤＭＡ
方式は、中央処理装置（ＣＰＵ）がＤＭＡコントローラ
に転送先（又は転送元）のアドレスと転送するデータ量
（バイト数又はワード数）を書き込んだ上で、ＤＭＡコ
ントローラに起動コマンドを発行することでＤＭＡデー
タ転送を開始していた。書き込まれた転送データ量の転
送が終了すると、その転送動作が終了する。従って転送
動作毎に転送先アドレス等の動作情報を書き込む必要が
あった。

【０００３】近年のコンピュータシステムの高速化、高
効率化要求に伴い、従来から高速なデータブロックの転
送に用いられていたＤＭＡコントローラにも、一層効率
的なデータ転送を行うことが要求されてきた。この為、
ＤＭＡコントローラに対してデータ転送先アドレス、デ
ータ転送先メモリのワード数を複数ブロック分あらかじ
め設定しておくことができる、チェーン式のＤＭＡコン
トローラが提供されている。

【０００４】チェーン式ＤＭＡコントローラは、外部メ
モリのディスクリプタ領域と呼ばれる部分に格納されて
いる転送先アドレス及び転送データ量（以下の説明にお
いては転送データ量がワード単位で表わされるものとし
て、転送ワード数と称することにする。）等の転送動作
に必要な情報を順に読み込み、各情報を読み込む度に、
その情報の内容に応じた転送動作を行なう。ディスクリ
プタ領域に格納された情報をディスクリプタ情報、又は
単にディスクリプタと称する。

【０００５】従来のチェーン方式のＤＭＡコントローラ
は、ＤＭＡコントローラに対するモード設定により、複
数種類の形式のディスクリプタを取り扱うことができ
る。ディスクリプタの形式として代表的なのは、アレイ
チェーンモードとリンクアレイチェーンモードである。
この他にも各種のディスクリプタがあり得るが、ここで
はこの２つのモードを例として説明を行なう。

【０００６】アレイチェーンモードに設定しておくと、
１つのディスクリプタはデータ転送アドレスとデータ転
送ワード数で構成され、ＣＰＵとＤＭＡコントローラは
図１３のフローチャートの様に動作する。 （１）ステップ１３０１で、ＣＰＵは、図１４に示すデ
ィスクリプタテーブルを用意し、所定のメモリ位置に書
き込む。

【０００７】（２）ステップ１３０２で、ＣＰＵは、デ
ィスクリプタ領域１が格納されているアドレスとアレイ
チェーンのフォーマットをＤＭＡコントローラに書き込
む。これに応じてＤＭＡコントローラ（ＤＭＡＣ）は、
ディスクリプタ情報の開始アドレスとアレイチェーンフ
ォーマットの設定を行なう。 （３）ステップ１３０３で、ＣＰＵは、ＤＭＡＣに起動
コマンドを発行し、ステップ１３１２でＤＭＡＣが起動
する。

【０００８】（４）ステップ１３１３で、ＤＭＡＣは、
ＣＰＵが設定したフォーマットに従ってディスクリプタ
領域１に格納されている内容を読み込む。 （５）ステップ１３１４で、すべてのディスクリプタ情
報を読み込んだかを判定し、読み込みが終了していなけ
れば、ステップ１３１８でディスクリプタ情報のアドレ
スを増加させる。

【０００９】（６）ステップ１３１５と１３１６で、Ｄ
ＭＡＣは、ディスクリプタ領域１に示されていたデータ
転送アドレスからディスクリプタ領域１に示されていた
データ転送ワード数分のＤＭＡデータ転送を行う。 （７）ＤＭＡＣは、ステップ１３１７で最終ディスクリ
プタであるか判定し、最終でなければ、ステップ１３１
８でディスクリプタ情報のアドレスを増加させ、ステッ
プ１３１３に戻る。そしてディスクリプタ領域１と連続
しているディスクリプタ領域２に格納されている内容を
読み込む。

【００１０】（８）上記と同様にＤＭＡＣは、ディスク
リプタ領域２に示されていたデータ転送アドレスからデ
ィスクリプタ領域２に示されていたデータ転送ワード数
分のＤＭＡデータ転送を行う。 （９）以降、上記の動作を、ディスクリプタ領域ｎに格
納されている内容に従ったＤＭＡデータ転送までを行
う。そして最終ディスクリプタであればステップ１３１
７で待機状態に戻る。

【００１１】なお図１４はアレイチェーンモード時に必
要とする最小構成のディスクリプタを示したものであ
り、実際には他の情報が含まれることがある。しかしこ
こでは省略している。これは以下の説明でも同様であ
る。リンクアレイチェーンモードに設定しておくと、１
つのディスクリプタはデータ転送アドレスとデータ転送
ワード数とチェーン先アドレスで構成され、ＣＰＵとＤ
ＭＡコントローラは図１５のフローチャートの様に動作
する。

【００１２】（１）ステップ１５０１でＣＰＵは、図１
６に示すディスクリプタテーブルを用意し、所定のメモ
リ位置に書き込む。 （２）ステップ１５０２でＣＰＵは、ディスクリプタ領
域１が格納されているアドレスとリンクアレイチェーン
のフォーマットをＤＭＡＣに書き込む。これに応じてＤ
ＭＡＣはディスクリプタ情報の開始アドレスとリンクア
レイチェーンフォーマットの設定を行なう。

【００１３】（３）ステップ１５０３でＣＰＵは、ＤＭ
Ａコントローラに起動コマンドを発行する。これに応じ
てステップ１５１２で、ＤＭＡＣが起動する。 （４）ステップ１５１３で、ＤＭＡＣは、ＣＰＵが設定
したディスクリプタ領域１に格納されている内容を読み
込む。 （５）ステップ１５１４で、すべてのディスクリプタ情
報を読み込んだかを判定し、読み込みが終了していなけ
れば、ステップ１５１９でディスクリプタ情報のアドレ
スを増加させる。

【００１４】（６）ステップ１５１５と１５１６で、Ｄ
ＭＡＣは、ディスクリプタ領域１に示されていたデータ
転送アドレスからディスクリプタ領域１に示されていた
データ転送ワード数分のＤＭＡデータ転送を行う。 （７）ＤＭＡＣは、ステップ１５１７で最終ディスクリ
プタであるか判定し、最終でなければ、ステップ１５１
８でディスクリプタ情報のアドレスを増加させ、ステッ
プ１５１３に戻る。そしてディスクリプタ領域１に示さ
れていたチェーン先アドレス上のディスクリプタ領域２
に格納されている内容を読み込む。

【００１５】（８）そして上記と同様にＤＭＡＣは、デ
ィスクリプタ領域２に示されていたデータ転送アドレス
からディスクリプタ領域２に示されていた転送ワード数
分のＤＭＡデータ転送を行う。 （９）以降、上記の動作を、ディスクリプタ領域ｎに格
納されている内容に従ったＤＭＡデータ転送までを行
う。そして最終ディスクリプタの時にはステップ１５１
７で待機状態に戻る。

【００１６】リンクアレイチェーンモードは、アレイチ
ェーンモードの様に、各ディスクリプタを連続して格納
しておく必要がなく、外部メモリへのディスクリプタの
書き込みはより柔軟に行なえる。しかしリンクアレイチ
ェーンモードでは、ディスクリプタがチェーン先アドレ
スを含むため、その読み込みに余分の時間を要する。図
１７は従来のＤＭＡコントローラのブロック構成図であ
る。

【００１７】図１７において、１５０はディスクリプタ
の読み込みを制御する制御部である。１５１から１５４
は、データ転送アドレスレジスタ、データ転送ワード数
レジスタ、チェーン先アドレスレジスタ及びフォーマッ
ト制御レジスタである。１５５はデータ転送アドレスレ
ジスタのデータを増加させるインクリメンタであり、ア
レイチェーンモード時はチェーン先アドレスレジスタの
インクリメントにも使用される。１５６はデータ転送時
に１回データ転送を行なう度にデータ転送ワード数レジ
スタのデータを減少させるデクリメンタであり、データ
転送ワード数レジスタのデータがゼロになればそのデー
タ転送が終了する。１５７はＣＰＵからの信号に応じて
チェーン先アドレスレジスタ１５３とフォーマット制御
レジスタ１５４への書き込み等を行なう部分である。１
５８はチェーン先アドレスレジスタ１５３への書き込み
データを選択するためのＯＲゲートである。

【００１８】ここで注目すべき点は、アレイチェーンモ
ードであるかリンクアレイチェーンモードであるかは開
始前にＣＰＵからＤＭＡコントローラ（ＤＭＡＣ）に書
き込まれ、フォーマット制御レジスタ１５４に記憶され
ることである。設定されたモードはそのＤＭＡ転送動作
中変化しない点である。

【００１９】

【発明が解決しようとする課題】前述のように、アレイ
チェーンモードとリンクアレイチェーンモードにはそれ
ぞれ利点があり、必要に応じて使い分けられていた。し
かしそれぞれのモードには、次のような問題点があっ
た。従来のアレイチェーンモードでは、チェーンをルー
プ状に構成することが出来ず、起動したＤＭＡＣがチェ
ーン最終までのＤＭＡ転送を終了した後、再びＣＰＵが
ＤＭＡＣにディスクリプタ領域１が格納されているのア
ドレスを設定し直す必要が生じる。一連のＤＭＡ転送動
作の前に、ＣＰＵがこのような設定動作を行なうのは煩
雑であるという問題がある。

【００２０】一方、リンクアレイチェーンモードでは、
最終ディスクリプタ領域のチェーン先アドレスを最初の
ディスクリプタ領域のアドレスとすることで、チェーン
をループ状に構成することができる。しかし、前述のよ
うに、リンクアレイチェーンモードでは、各ディスクリ
プタ領域にチェーン先アドレスが含まれている為、毎回
チェーン先アドレスを読み込むバスサイクルが必要にな
ってしまうという問題がある。

【００２１】本発明は、上記問題点に鑑みてなされたも
のであり、起動されたＤＭＡコントローラが、チェーン
途中であってもディスクリプタフォーマットを切り換
え、ディスクリプタアクセス回数の削減、ディスクリプ
タ領域の削減等を行える柔軟性のあるＤＭＡ方式及びそ
のためのＤＭＡコントローラを提供することを目的とす
る。

【００２２】

【課題を解決するための手段】図１は本発明におけるデ
ィスクリプタ情報のフォーマット毎の基本構成を示す図
であり、図２は図１のフォーマットのディスクリプタを
組み合せたディスクリプタ全体構成例を示す図であり、
図３は本発明のＤＭＡコントローラの基本構成を示す図
であり、図４は本発明におけるＤＭＡ転送動作の基本的
な処理を示す図である。

【００２３】本発明のチェーン式ＤＭＡ方式は、上記目
的を達成するため、図１及び図２に示すように各ディス
クリプタ情報が次のディスクリプタ情報の形式を規定す
るフォーマット指定情報を有するようにし、最初のディ
スクリプタ情報の読み込み以外は、読み込まれたフォー
マット情報に従って次のディスクリプタ情報の読み込み
を行なうように構成する。

【００２４】また本発明のチェーン式ＤＭＡコントロー
ラは、外部メモリのディスクリプタ領域に格納されてい
るディスクリプタ情報の読み込みを制御するディスクリ
プタ読み込み制御手段３０と、読み込んだディスクリプ
タ情報を記憶するレジスタ群３１，３２，３３とを備え
ており、レジスタ群３１，３２，３３に記憶されたディ
スクリプタ情報に従ってＤＭＡデータ転送を行なう一連
の動作を繰り返し行なうが、上記目的を達成するため、
レジスタ群は、読み込まれたディスクリプタ情報に含ま
れる次のディスクリプタ情報の形式を規定するフォーマ
ット情報を記憶するフォーマット指定レジスタ３４を備
え、ディスクリプタ読み込み制御手段３０はフォーマッ
ト指定レジスタ３４に記憶されたフォーマット指定情報
に従って次のディスクリプタ情報の読み込みを行なうよ
うに構成する。

【００２５】

【作用】図１及び図２に示すように、本発明のディスク
リプタ情報にはフォーマット指定情報が含まれている、
第１の態様では、フォーマット指定情報は次のディスク
リプタ情報の形式を規定しており、このフォーマット指
定情報に従って次のディスクリプタ情報の読み込みが行
なわれる。従って、チェーン式のＤＭＡ転送において、
途中でディスクリプタ情報のフォーマットを変更するこ
とが可能になる。

【００２６】途中でのディスクリプタ情報のフォーマッ
トの変更を可能にすることにより、効率的でより柔軟な
動作が可能になる。図３及び図４を参照して、本発明の
ＤＭＡコントローラ（ＤＭＡＣ）の基本構成とその基板
動作を説明する。なお、ディスクリプタ情報は図１及び
図２の構成を有しているものとする。

【００２７】図３において、３０はディスクリプタ読み
込み制御手段であり、ディスクリプタ情報を各レジスタ
に読み込むための制御信号を出力する。３１はデータ転
送アドレスレジスタであり、転送先又は転送元（以下転
送先として説明する。）のメモリのアドレスを記憶し、
データを転送する度にこのアドレスは、インクリメンタ
３５によって増加される。３２はデータ転送ワード数レ
ジスタであり、転送するワード数を記憶しており、１回
の転送毎にデクリメンタ３６によって転送ワード数が減
少される。そして転送ワード数がゼロになった時がその
ディスクリプタの転送動作の終了である。

【００２８】３３はチェーン先アドレスレジスタであ
り、ディスクリプタ情報のチェーン先アドレスを記憶す
るが、アレイチェーン式のディスクリプタ領域の場合に
は、連続した次のディスクリプタ情報のアドレスを計算
したデータが記憶される。３４はフォーマット指定レジ
スタであり、最初はＣＰＵから入力されたフォーマット
指定情報が書き込まれるが、以後はディスクリプタ情報
を読み込む毎にそのフォーマット指定情報が記憶され
る。ディスクリプタ読み込み制御手段３０は、このフォ
ーマット指定情報に基づいて、ディスクリプタ情報の読
み込みを行なう。

【００２９】ＤＭＡ転送動作は、図４に示すように、ま
ずステップ４０１でＣＰＵがメモリへ図２に示すような
ディスクリプタ情報を書き込む。ＤＭＡ転送の必要が生
じると、ステップ４０２で、ＣＰＵが最初のディスクリ
プタ情報の開始アドレスとそのフォーマットをＤＭＡＣ
に書き込む。ＤＭＡＣでは、これに応じて、ステップ４
１１でアドレスがチェーン先アドレスレジスタ３３に書
き込まれ、フォーマット指定情報がフォーマット指定レ
ジスタ３４に書き込まれる。そしてステップ４０３で、
ＣＰＵがＤＭＡＣに起動信号を出力する。

【００３０】ＤＭＡＣは、ステップ４１３，４１４及び
４２０で、フォーマット指定レジスタ３４に記憶された
フォーマットに従って、チェーン先アドレスレジスタ３
３のアドレスから所定量のディスクリプタ情報を読み込
み、データ転送アドレスの部分をデータ転送アドレスレ
ジスタ３１に記憶し、転送ワード数をデータ転送ワード
数レジスタ３２に記憶する。この時同時にフォーマット
指定情報も読み込まれ、フォーマット指定レジスタ３４
に記憶される。

【００３１】ステップ４１５と４１６では、データ転送
アドレスレジスタ３１のアドレスからデータ転送を開始
し、データ転送ワード数レジスタ３２に記憶されたワー
ド数分転送を行なう。次にステップ４１７で、最終のデ
ィスクリプタであるかを判定する。終了する場合は、Ｄ
ＭＡＣは待機状態に戻る。

【００３２】最終ディスクリプタでなければ、ステップ
４１８で、読み込んだディスクリプタ情報に基づいて次
のディスクリプタ情報のフォーマットがアレイチェーン
モードかリンクアレイチェーンモードかを判定する。も
しアレイチェーンモードであれば、ステップ４２０でデ
ィスクリプタ情報のアドレスを増加させ、リンクアレイ
チェーンモードであれば、ステップ４１９でディスクリ
プタ情報のチェーン先アドレスの部分を読み込み、チェ
ーン先アドレスレジスタ３３に設定する。

【００３３】そして再びステップ４１３に戻り、終了す
るまでステップ４１３から４２０を繰り返す。例えば、
図２に示すようなディスクリプタ情報であれば、ステッ
プ４１１でフォーマット指定レジスタ３４にディスクリ
プタ領域１がフォーマット１であることが設定され、ス
テップ４１３でディスクリプタ領域１の読み込みが行な
われる。ディスクリプタ領域１には次のディスクリプタ
領域２がフォーマット１であることを示すフォーマット
指定情報が含まれている。ディスクリプタ領域１に指示
されたＤＭＡデータ転送を行った後、フォーマット指定
レジスタ３４のフォーマットに従ってディスクリプタ領
域２の読み込みを行なう。これをディスクリプタ領域ｎ
−１まで繰り返す。

【００３４】ディスクリプタ領域ｎ−１のフォーマット
指定情報は、ディスクリプタ領域ｎがフォーマット２で
あることを示している。従ってディスクリプタ領域ｎは
フォーマット２としてチェーン先アドレスも読み込まれ
る。このチェーン先アドレスはディスクリプタ領域１の
アドレスを示しており、最初に戻ることになる。このよ
うにしてループ状のチェーン式ＤＭＡ転送が行なえる。

【００３５】なお、ディスクリプタ情報はフォーマット
指定情報を含むため、従来のリンクアレイチェーン式に
比べて利点がないように見えるが、フォーマットが２種
類であればフォーマット指定情報は１ビットで表わせ、
データ量がはるかに少ない。もちろんフォーマットは２
種とは限らず種類の数を増加でき、その場合でもデータ
量はあまり多くならない。例えば、２５６種類のフォー
マットを選択するとしても１バイトで収まる。このこと
により、ループ状のチェーンを構成する場合、従来のリ
ンクアレイチェーン方式で実施するよりも、ディスクリ
プタ領域が削減されると共に、チェーン先アドレスを読
み込むバスサイクル数が削減される。

【００３６】更にこれまで説明した態様では、フォーマ
ット指定情報は次のディスクリプタのフォーマットを示
したが、フォーマット指定情報がそのディスクリプタ自
体のフォーマットを示し、まずそのフォーマットを含む
共通部分の読み込みを行なった後、そのフォーマットに
従って残りのディスクリプタを読み込むようにしてもよ
い。この場合は、最初にＣＰＵがＤＭＡＣにフォーマッ
トを書き込む動作が必要なくなる。

【００３７】

【実施例】図５と図６は実施例におけるＤＭＡコントロ
ーラの構成図であり、構成を２図に分割して示してあ
る。図において、５０はディスクリプタ読み込み制御部
であり、５０１はコントロールレジスタであり、５０２
はバス制御回路である。５１１と５１２は転送アドレス
用レジスタであり、転送アドレスのＬowバイトとＨigh
バイトを保持する。５２１と５２２は転送バイト数のＬ
owバイトとＨigh バイトを保持するレジスタである。な
おここでは転送データ量をバイト単位で表わす。５３１
と５３２は次のディスクリプタのアドレスのＬowバイト
とＨigh バイトを保持するディスクリプタポインタレジ
スタである。５４はフォーマット指定レジスタである。
以上のコントロールレジスタ５０１、転送アドレスレジ
スタ５１１，５１２、転送バイト数レジスタ５２１，５
２２、ディスクリプタポインタレジスタ５３１，５３
２、及びフォーマット指定レジスタ５４は、８ビットの
バス１に接続され、このバス１は外部に接続されてい
る。

【００３８】転送アドレスレジスタ５１１，５１２及び
ディスクリプタポインタレジスタ５３１，５３２はバス
２にも接続されており、このバス２にはインクリメンタ
５５とアドレスラッチ５１３が接続されている。このバ
ス２により次のディスクリプタアドレスの変更が行わ
れ、アドレスラッチ５１３からシステム側のアドレスバ
スにＤＭＡ転送時のアドレスが出力される。

【００３９】転送バイト数レジスタ５２１，５２２はバ
ス３にも接続され、バス３に接続されたデクリメンタ５
６によって転送したバイト数に応じた変化が行なわれ
る。次に図５，図６のＤＭＡＣの動作を説明する。先
ず、ＣＰＵによりＤＭＡコントローラの初期設定と起動
を行う。ＣＰＵはＤＭＡコントローラのディスクリプタ
ポインタレジスタＬowバイトに第１番目に読み込むべき
ディスクリプタの先頭番地Ｄ１のＬowバイト（Ｄ１）１
の書き込みを行う。ディスクリプタポインタレジスタＬ
owバイトへの設定値（Ｄ１）は、バス１を経由し、リー
ド／ライト制御ブロックから発生する信号ｃ（バス１→
ディスクリプタポインタＬowバイト）パルスによって、
ディスクリプタポインタＬowバイトに書き込まれる。

【００４０】ＣＰＵはＤＭＡコントローラのディスクリ
プタポインタレジスタＨigh バイトに第１番目に読み込
むべきディスクリプタの先頭番地Ｄ１のＨigh バイト
（Ｄ１）の書き込みを行う。ディスクリプタポインタレ
ジスタＨigh バイトへの設定値（Ｄ１）は、バス１を経
由し、リード／ライト制御ブロックから発生する信号ｄ
（バス１→ディスクリプタポインタＨigh バイト）パル
スによって、ディスクリプタポインタＨigh バイトに書
き込まれる。

【００４１】ＣＰＵはＤＭＡコントローラのフォーマッ
ト指定レジスタに第１番目に読み込むべきディスクリプ
タのフォーマットを書き込む。第１番目に読み込むべき
ディスクリプタのフォーマットを示すデータは、バス１
を経由し、リード／ライト制御ブロックから発生する信
号ｂ（バス１→フォーマット指定レジスタ）パルスによ
って、フォーマット指定レジスタに書き込まれる。

【００４２】ＣＰＵはＤＭＡコントローラのコントロー
ルレジスタにＤＭＡ起動コマンドを書き込む。ＤＭＡ起
動コマンドデータは、バス１を経由し、リード／ライト
制御ブロックが発生するａ信号（バス１→コントロール
レジスタ）パルスによって、コントロールレジスタに書
き込まれる。次にディスクリプタの読み込み時の動作を
説明する。

【００４３】図７は、フォーマット１のディスクリプタ
読み込みのタイミングチャートである。コントロールレ
ジスタへのＤＭＡ起動コマンドの書き込みまたはＤＭＡ
データ転送の終了（ディスクリプタに指定されたバイト
数分のＤＭＡデータ転送が終了）により、ディスクリプ
タ読み込み制御部はディスクリプタ転送要求信号を
“Ｈ”にする。バス制御回路は、ディスクリプタ転送要
求信号が“Ｈ”になると、ＣＰＵに対してホールドを要
求する。ホールド許可が入力されると、バス制御回路は
アドレス出力，リード出力，ライト出力をＨｉ−Ｚ状態
から出力状態にし、リードバスサイクルを発生する。こ
こでは、バス制御回路の詳細は割愛する。リードバスサ
イクルで出力するアドレスは、信号ｉによってバス２に
出力されたディスクリプタポインタＬow，Ｈigh レジス
タの内容を信号ｏの立ち上がりエッジでアドレスラッチ
ブロックに記憶した内容である。この時のバス２の内容
は、信号ｎの立ち上がりエッジでインクリメンタブロッ
クにも取り込まれる。インクリメンタブロックがインク
リメントした結果は、次のクロックサイクルで信号ｋに
よってバス２に出力され、信号１の立ち上がりエッジで
ディスクリプタポインタＬow，Ｈigh レジスタに格納さ
れる。一方、リードバスサイクルでバス１に入力される
データは、ディスクリプタ読み込み制御部が順次発生す
る信号ｅ，ｆ，ｇ，ｈ，ｂのパルスで、各レジスタに取
り込まれる。信号ｂのパルスで取り込まれたフォーマッ
ト指定レジスタの内容は、次のディスクリプタ読み込み
時のフォーマット示す。また、ディスクリプタポインタ
Ｌow，Ｈigh レジスタには、今読み込んだディスクリプ
タの直後のアドレスが残る。

【００４４】図８は、フォーマット２のディスクリプタ
読み込みのタイミングチャートである。コントロールレ
ジスタへのＤＭＡ起動コマンドの書き込みまたはＤＭＡ
データ転送の終了（ディスクリプタに指定されたバイト
数分のＤＭＡデータ転送が終了）により、ディスクリプ
タ読み込み制御部はディスクリプタ転送要求信号を
“Ｈ”にする。バス制御回路は、ディスクリプタ転送要
求信号が“Ｈ”になると、ＣＰＵに対してホールドを要
求する。ホールド許可が入力されると、バス制御回路は
アドレス出力，リード出力，ライト出力をＨｉ−Ｚ状態
から出力状態にし、リードバスサイクルを発生する。こ
こでは、バス制御回路の詳細は割愛する。リードバスサ
イクルで出力するアドレスは、信号ｉまたは信号ｋによ
ってバス２に出力されたディスクリプタポインタＬow，
Ｈigh レジスタの内容またはインクリメンタブロックに
残っていた内容を信号ｏの立ち上がりエッジでアドレス
ラッチブロックに記憶した内容である。この時のバス２
の内容は、信号ｎの立ち上がりエッジでインクリメンタ
ブロックにも取り込まれる。一方、リードバスサイクル
でバス１に入力されるデータは、ディスクリプタ読み込
み制御部が順次発生する信号ｅ，ｆ，ｇ，ｈ，ｃ，ｄ，
ｂのパルスで、各レジスタに取り込まれる。信号ｂのパ
ルスで取り込まれたフォーマット指定レジスタの内容
は、次のディスクリプタ読み込み時のフォーマットを示
す。また、ディスクリプタポインタＬow，Ｈigh レジス
タには、信号ｃ，ｄのパルスで取り込まれた値が残る。

【００４５】ＤＭＡデータ転送に関する説明は省略する
が、ＤＭＡデータ転送のタイミングチャートのみを図９
に示す。図７及び図８のディスクリプタの読み込みは、
コントロールレジスタ５０１へのＤＭＡ起動コマンドの
書き込みが行なわれた時、又は転送バイト数レジスタの
内容がゼロになった時かつ最終のディスクリプタを読み
こんでいない時に行なわれる。

【００４６】なお上記実施例においては、フォーマット
指定情報として１バイトを割り当て２５６種類のフォー
マットを選択可能にしたが、フォーマットの種類が上記
のフォーマット１とフォーマット２の２種類だけであれ
ば、フォーマット指定情報には１ビットを割り当てれば
よい。そこで図１０のディスクリプタ情報の他の構成例
に示すように、転送ワード数を表わす部分の１ビットを
フォーマット指定ビットとすれば、ディスクリプタ領域
の大きさは従来通りであり、ディスクリプタの読み込み
動作に要する動作も増加しない。但し、表現できる転送
ワード数が半分になる。しかしチェーン式のＤＭＡ転送
では一度に転送するデータ量があまり大きくなることは
ないため実用上は問題ない。

【００４７】これまでの説明はすべてディスクリプタ情
報が転送先アドレスと転送データ数、更にフォーマット
２であればチェーン先アドレスのみを有するものとして
行って来た。しかし実際にはこれら以外の情報が含まれ
ることが一般的である。図１１はこのようなディスクリ
プタ情報の構成例を示す。図１１において、最初の２バ
イトが転送バイト数とフォーマット指定ビットの部分で
あり、３２Ｋまでの転送バイト数が表現できる。次の３
バイトは転送開始アドレスを示す部分である。次のＳＣ
はブロック制御情報／終了情報を示すＳＣ部分であり、
この終了情報によって一連の動作を終了するかどうかが
示される。次の３バイトは状態を示す状態情報であり、
この部分と上記のＳＣ部分はブロックに対するデータ転
送の終了時にＤＭＡＣからＤＭＡ転送で書き出される。
最後の３バイトはチェーン先アドレスを示す部分であ
る。

【００４８】通常のＤＭＡＣでは、データ転送時点で状
態情報を書き出すが、この情報がフォーマットによって
異なることがある。その場合には、フォーマット指定レ
ジスタの内容に応じた書き出しを行なう必要があるのは
いうまでもない。これまでの説明では、フォーマット指
定情報は次のディスクリプタ情報の形式を示していた
が、最初に読み込む情報にフォーマット指定情報が含ま
れるならば、フォーマット指定情報がそのディスクリプ
タ情報の形式を示し、読み込んだフォーマット指定情報
に応じて残りの部分の読み込みを行なうことが可能にな
る。

【００４９】図１２は、図１１のディスクリプタ情報の
構成で、フォーマット指定情報がそのディスクリプタ情
報のフォーマットを示しているとした時のＤＭＡ転送動
作のフローチャートである。図１２の説明を行なうが、
従来と共通な部分の説明は省略し、異なる点のみを説明
する。ステップ２０１ではディスクリプタ情報の開始ア
ドレスのみをＤＭＡＣに書き込み、フォーマット指定情
報は書き込まない。そして起動後、ＤＭＡＣでは、ステ
ップ２０４で図１１の１の部分を読み込む。ステップ２
０５でＳＣ部分の終了情報を判定する。終了でなけれ
ば、ステップ２０６でフォーマット１であるかフォーマ
ット２であるかを判定する。フォーマット１であれば、
ステップ２０７でディスクリプタアドレスを増加させ、
ステップ２１０に進む。フォーマット２であれば、ステ
ップ２０８で図１１の３の部分、すなわちチェーン先ア
ドレスを読み込み、ステップ２０９でそれをディスクリ
プタアドレスに設定する。ステップ２１０のデータ転送
後、ステップ２１１で図１１の２の部分を書き出す。以
降、終了するまでステップ２０４から２１１を繰り返
す。

【００５０】

【発明の効果】以上説明した様に、本発明によればディ
スクリプタ領域の削減とバスサイクル数の削減ができ
る。特に、近年の一般的なシステムではバスネックにな
っているものが多く、バスサイクル数の削減は、様々な
装置の性能向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明におけるディスクリプタ情報の基本構成
例を示す図である。

【図２】本発明におけるディスクリプタ全体構成例を示
す図である。

【図３】本発明のＤＭＡコントローラの基本構成図であ
る。

【図４】本発明における基本的なＤＭＡ転送動作のフロ
ーチャートである。

【図５】実施例におけるＤＭＡコントローラの構成の一
部を示す図である。

【図６】図５の残り部分を示す図である。

【図７】実施例におけるフォーマット１のディスクリプ
タの読み込みのタイミングチャートである。

【図８】実施例におけるフォーマット２のディスクリプ
タの読み込みのタイミングチャートである。

【図９】実施例におけるＤＭＡデータ転送のタイミング
チャートである。

【図１０】ディスクリプタ情報の他の構成例を示す図で
ある。

【図１１】ディスクリプタ情報の詳細な構成例を示す図
である。

【図１２】第２実施例におけるＤＭＡ転送動作のフロー
チャートである。

【図１３】従来のアレイチェーンモード設定時のＤＭＡ
転送動作を示すフローチャートである。

【図１４】従来のアレイチェーンモードのディスクリプ
タ構成を示す図である。

【図１５】従来のリンクアレイチェーンモード設定時の
ＤＭＡ転送動作を示すフローチャートである。

【図１６】従来のリンクアレイチェーンモードのディス
クリプタ構成を示す図である。

【図１７】従来のＤＭＡコントローラのブロック構成図
である。

【符号の説明】

３０…ディスクリプタ情報読み込み制御手段 ３１…転送アドレスレジスタ ３２…転送データ量レジスタ ３３…チェーン先アドレスレジスタ（ポインタアドレス
レジスタ） ３４…フォーマット指定レジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部メモリのディスクリプタ領域に格納
   されているディスクリプタ情報を読み込み、当該ディス
   クリプタ情報に従ってＤＭＡデータ転送を行なう一連の
   動作を前記ディスクリプタ情報を逐次読み込みながら繰
   り返し行なうチェーン式ＤＭＡ方式であって、 前記ディスクリプタ情報は、次のディスクリプタ情報の
   形式を規定するフォーマット指定情報を有し、最初のデ
   ィスクリプタ情報の読み込み以外は、読み込まれた前記
   フォーマット指定情報に従って次のディスクリプタ情報
   の読み込みを行なうことを特徴とするチェーン式ＤＭＡ
   方式。
2. 【請求項２】 外部メモリのディスクリプタ領域に格納
   されているディスクリプタ情報を読み込み、当該ディス
   クリプタ情報に従ってＤＭＡデータ転送を行なう一連の
   動作を前記ディスクリプタ情報を逐次読み込みながら繰
   り返し行なうチェーン式ＤＭＡ方式であって、 前記ディスクリプタ情報は、当該ディスクリプタ情報の
   形式を規定するフォーマット指定情報を所定位置に有
   し、 前記ディスクリプタ情報の読み込み時には、前記フォー
   マット指定情報を含む共通部分をまず読み取り、読み込
   んだ前記フォーマット指定情報に従って残りの部分を読
   み込むことを特徴とするチェーン式ＤＭＡ方式。
3. 【請求項３】 請求項１又は２のいずれかに記載のチェ
   ーン式ＤＭＡ方式であって、前記ＤＭＡデータ転送後に
   転送状態等の状態情報を前記外部メモリのディスクリプ
   タ領域上に書き出すチェーン式ＤＭＡ方式において、 前記状態情報の書き出しは、読み込んだ前記フォーマッ
   ト指定情報に従って行なうことを特徴とするチェーン式
   ＤＭＡ方式。
4. 【請求項４】 外部メモリのディスクリプタ領域に格納
   されているディスクリプタ情報の読み込みを制御するデ
   ィスクリプタ情報読み込み制御手段（３０）と、読み込
   んだ前記ディスクリプタ情報を記憶するレジスタ群（３
   １，３２，３３）とを備え、前記レジスタ群（３１，３
   ２，３３）に記憶されたディスクリプタ情報に従ってＤ
   ＭＡデータ転送を行なう一連の動作を前記ディスクリプ
   タ情報を逐次読み込みながら繰り返し行なうチェーン式
   ＤＭＡコントローラであって、 前記レジスタ群は、読み込まれた前記ディスクリプタ情
   報に含まれる次のディスクリプタ情報の形式を規定する
   フォーマット指定情報を記憶するフォーマット指定レジ
   スタ（３４）を備え、前記ディスクリプタ読み込み制御
   手段（３０）は、前記フォーマット指定レジスタ（３
   ４）に記憶されたフォーマット指定情報に従って次のデ
   ィスクリプタ情報の読み込みを行なうことを特徴とする
   チェーン式ＤＭＡコントローラ。
5. 【請求項５】 外部メモリのディスクリプタ領域に格納
   されているディスクリプタ情報の読み込みを制御するデ
   ィスクリプタ情報読み込み制御手段（３０）と、読み込
   んだ前記ディスクリプタ情報を記憶するレジスタ群（３
   １，３２，３３）とを備え、前記レジスタ群（３１，３
   ２，３３）に記憶されたディスクリプタ情報に従ってＤ
   ＭＡデータ転送を行なう一連の動作を前記ディスクリプ
   タ情報を逐次読み込みながら繰り返し行なうチェーン式
   ＤＭＡコントローラであって、 前記レジスタ群は、読み込まれた前記ディスクリプタ情
   報の所定位置に含まれる当該ディスクリプタ情報の形式
   を規定するフォーマット指定情報を記憶する前記フォー
   マット指定レジスタ（３４）を備え、前記ディスクリプ
   タ読み込み制御手段（３０）は、前記フォーマット指定
   情報を含む共通部分をまず読み取って前記レジスタ群の
   対応部分に記憶し、前記フォーマット指定レジスタ（３
   ４）に記憶されたフォーマット指定情報に従って残りの
   部分を読み込むことを特徴とするチェーン式ＤＭＡコン
   トローラ。
6. 【請求項６】 請求項４又は５のいずれかに記載のチェ
   ーン式ＤＭＡコントローラであって、前記ＤＭＡデータ
   転送後に転送状態等の状態情報を前記外部メモリのディ
   スクリプタ領域上に書き出す書き出し手段を備え、該書
   き出し手段は、前記フォーマット指定レジスタ（３４）
   に記憶されたフォーマット指定情報に従って前記状態情
   報を書き出すことを特徴とするチェーン式ＤＭＡコント
   ローラ。