JPH03257555A - ストアバッファ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はストアバッファ装置に関し、特にキャッシュ記
憶装置を有する情報処理装置のストアバラフ装置に関す
る。

〔従来の技術〕

従来、この種のストアバッファ装置は、登録された順序
でストアデータが掃出される先入れ先出しく　Ｆ　Ｉ　
Ｆ　Ｏ：　Ｆｉｒｓｔ−Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ）方
式で、１つの書込みがキャッシュメモリの主記憶に対し
て共に終了すると、次の書込み動作を行なうようになっ
ている。また、キャッシュメモリへの書込みは、主記憶
への書込みが行なわれると同時に、それ以降として、主
記憶からキャッシュメモリに複数ワードから成るブロッ
クを転送している間はキャッシュメモリへの書込みを禁
止することによって、ブロック転送時にストアバッファ
中にワードアドレスが異なる同じブロックへの書込みデ
ータがあると、そのブロックの転送後にキャッシュメモ
リに書込むようになっていた。

〔発明が解決しようとする課題〕

上述した従来のストアバッファ装置は、１つのストアデ
ータを先にキャッシュメモリに書込んで、主記憶への書
込みが保留されたとき、そのストアデータを書いたキャ
ッシュメモリのプロ・ツタと同一のブロックにブロック
転送を行なうと、そのブロックには該ストアデータが書
かれないことになるので、キャッシュメモリへの書込み
は主記憶への書込みが行なわれると同時かそれ以降とし
ている。このため、主記憶への書込みが何らかの理由で
待たされると、キャッシュメモリへの書込みが可能であ
っても待たされることになるという欠点がある。

〔課題を解決するための手段〕

本発明のストアバッファ装置は、演算処理装置から出力
される演算結果とそのストアアドレスを一時的に格納し
た後、キャッシュメモリと主記憶とに供給するストアバ
ッファを有するキャッシュ記憶装置のストアバッファ装
置において、前記演算処理装置から供給される読出しア
ドレスを保持するアドレス回路と、前記読出しアドレス
が供給されると読出したデータを前記演算処理装置へ送
り前記ストアバッファの出力が供給されると書込み動作
を行なうキャッシュメモリと、前記読出しアドレスが供
給されると該アドレスを含む複数アドレスのデータから
成るブロックをキャッシュメモリに転送し前記ストアバ
ッファの出力が供給されると書込み動作を行なう主記憶
と、前記読出しアドレスと前記ストアバッファに貯えら
れた全てのアドレスとをブロック単位で比較する比較手
段とを含み、 前記読出しアドレスを含むブロックが前記キャッシュメ
モリ上になく前記主記憶から前記キャッシュメモリに該
ブロックを転送する際前記比較手段によって一致するア
ドレスがないときは前記読出しアドレスを前記主記憶に
供給し、前記比較手段によって一致するアドレスがある
ときは一致するアドレスがなくなるまで前記ストアバッ
ファの出力を格納された順番に前記主記憶に供給した後
、前記読出しアドレスを前記主記憶に供給することによ
って前記ストアバッファ中にあった該ブロックに対する
書込みが終了しているブロックを前記キャッシュメモリ
に転送して構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の主要部の詳細図である。

第１図を見るに、１は演算処理装置から供給されるキャ
ッシュメモリおよび主記憶の読出しアドレスを保持する
アドレスレジスタ、２は演算処理装置から供給される演
算結果とそのアドレスを格納するストアバッファであっ
て、アドレス部を２ａ、データ部を２ｂとする。

３はアドレスレジスタ１からアドレスを供給されると読
出し動作を行なって、読み出したデータを演算処理装置
へ送り、ストアバ・ソファ２からアドレスを供給される
と、同じストアバッファ２から出力されるデータを書き
込む動作を行なうキャッシュメモリである。

４はアドレスレジスタ１からアドレスを供給されると、
そのアドレスを含むブロックをキヤ・ソシュメモリに転
送し、ストアバッファからアドレスを供給されると、同
じくストアバッファ２から出力されるデータを書込む動
作を行なう主記憶、５はアドレスレジスタ１とストアバ
ッファ２とに貯えられた全てのアドレスとを読み出すデ
ータの幅であるワードを単位とする比較を行なう比較器
、６はアドレスレジスタ１とストアバッファ２に貯えら
れた全てのアドレスとをブロックを単位とする比較を行
なう比較器である。

また、第２図は第１図の主要部を詳細に図示したもので
、アドレスレジスタにセットされるアドレスが、ブロッ
クを単位とするブロックアドレスとブロック内のワード
♂表わすワードアドレスとから成っており、比較器５は
、レジスタ１とストアバッファのアドレス部２ａに格納
されたすべてのアドレスを、ブロックアドレスとワード
アドレスを含んで比較し、一致するものがあれば一致信
号を出力することを表わしている。同じく、比較器６は
、ブロックアドレスのみを比較して一致するものがあれ
ば一致信号を出力することを表わしている。

次に、この実施例のキャッシュ記憶装置の動作を説明す
る。演算処理装置がキャッシュメモリ３と主記憶４とに
演算結果を書き込むときは、ストアバッファ２に演算結
果とそのアドレスを供給スる。ストアバッファ２は、格
納されているデータとそのアドレスをキャッシュメモリ
３が書込み可能な状態のとき供給し、同様に主記憶４が
書込み可能な状態のとき供給する。１対のアドレスとデ
ータとの、キャッシュメモリ３と主記憶４への供給が共
に終了したら、次のアドレスとデータの供給動作を行な
う。このようにして、キャッシュメモリ３と主記憶４へ
の書込み動作を行なっている。

次に、演算処理装置がキャッシュメモリ３からデータを
読み出すときは、まず、アドレスレジスタ１に読出しア
ドレスをセットすると、比較器５によってストアバッフ
ァ２の中に読み出したいデータがないかチエツクする。

もしあれば、キャッシュメモリ３に、ストアバッファ２
に貯えられているデータとそのアドレスを格納している
順番で書き込んでゆく。読み出したいデータがキャッシ
ュメモリ３に書かれたら、読み出しアドレスをキャッシ
ュメモリ３に与えて読み出したデータを演算処理装置に
送り返す。もちろん、ストアバッファ２の中に読み出し
たいデータがなければ、読出しアドレスをキャッシュメ
モリ３に与えて読み出したデータを演算処理装置に送り
返す。

次に、演算処理装置が主記憶４からデータを読み出すと
きは、まずアドレスレジスタに読み出しアドレスをセッ
トすると、比較器６によって、ストアバッファ２の中に
読み出したいアドレスを含むブロックに対する書き込み
があるかどうかチエツクする。もしあれば、主記憶４に
、ストアバッファ２に貯えられているデータとそのアド
レスとを、格納されている順番で供給する。読み出した
いアドレスを含むブロックに対する書込みがなくなれば
読出しアドレスを主記憶４に供給して、読み出されたブ
ロックをキャッシュメモリ３に転送した後、読み出しア
ドレスをキャッシュメモリ３に供給して読出されたデー
タを演算処理装置に送り返す。

〔発明の効果〕

以上説明したように本発明は、ストアバッファにブロッ
ク単位のアドレス比較手段を設けて主記憶からキャッシ
ュメモリにブロックを転送する際にストアバッファ内に
同じブロックへの書込み要求があればブロック転送をそ
の書込みのあとに行なう機能を持つことにより、ストア
バッファからキャッシュメモリへの書込みを、必らずし
も主記憶への書込みと同時かそれ以降に限る必要がなく
、先にキャッシュメモリへ書込みが終わって主記憶への
書込みが保留されている状態でブロック転送を行なおう
としても、同一ブロックへの書込みがあればそれが終わ
るまでブロック転送が待たされるため転送されたブロッ
クにはそのデータが書込まれていることになる。

このように本発明は、ストアバッファからキャッシュメ
モリへの書込みは主記憶へ書込みが行なわれるかどうか
にかかわらずにできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の主要部の詳細図である。 １・・・アドレスレジスタ、２・・・ストアバッファ、
３・・・キャッシュメモリ、４・・・主記憶、５・６・
・・比較回路。

Claims (1)

1. 【特許請求の範囲】 演算処理装置から出力される演算結果とそのストアアド
   レスを一時的に格納した後、キュッシュメモリと主記憶
   とに供給するストアバッファを有するキャッシュ記憶装
   置のストアバッファ装置において、前記演算処理装置か
   ら供給される読出しアドレスを保持するアドレス回路と
   、前記読出しアドレスが供給されると読出したデータを
   前記演算処理装置へ送り前記ストアバッファの出力が供
   給されると書込み動作を行なうキャッシュメモリと、前
   記読出しアドレスが供給されると該アドレスを含む複数
   アドレスのデータから成るブロックをキャッシュメモリ
   に転送し前記ストアバッファの出力が供給されると書込
   み動作を行なう主記憶と、前記読出しアドレスと前記ス
   トアバッファに貯えられた全てのアドレスとをブロック
   単位で比較する比較手段とを含み、 前記読出しアドレスを含むブロックが前記キャッシュメ
   モリ上になく前記主記憶から前記キャッシュメモリに該
   ブロックを転送する際前記比較手段によって一致するア
   ドレスがないときは前記読出しアドレスを前記主記憶に
   供給し、前記比較手段によって一致するアドレスがある
   ときは一致するアドレスがなくなるまで前記ストアバッ
   ファの出力を格納された順番に前記主記憶に供給した後
   、前記読出しアドレスを前記主記憶に供給することによ
   って前記ストアバッファ中にあった該ブロックに対する
   書込みが終了しているブロックを前記キャッシュメモリ
   に転送して成ることを特徴とするストアバッファ装置。