JPH03132858A - バッファ制御方式 - Google Patents
バッファ制御方式Info
- Publication number
- JPH03132858A JPH03132858A JP1270243A JP27024389A JPH03132858A JP H03132858 A JPH03132858 A JP H03132858A JP 1270243 A JP1270243 A JP 1270243A JP 27024389 A JP27024389 A JP 27024389A JP H03132858 A JPH03132858 A JP H03132858A
- Authority
- JP
- Japan
- Prior art keywords
- block
- storage device
- buffer storage
- sub
- management table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 18
- 230000010365 information processing Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 41
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、主記憶装置と複数の中央処理装置とこれら
の中央処理装置にそれぞれ接続されたバッファ記憶装置
とを有する情報処理装置において、該当バッファ記憶装
置に取り込まれている主記憶装置のデータの写しを管理
するためのバッファ制御方式に関するものである。
の中央処理装置にそれぞれ接続されたバッファ記憶装置
とを有する情報処理装置において、該当バッファ記憶装
置に取り込まれている主記憶装置のデータの写しを管理
するためのバッファ制御方式に関するものである。
第３図はこの種の情報処理装置の構成を示すブロック図
である。図において、４はデータを格納する主記憶装置
、■は主記憶装置４を共有してデータ処理に必要な演算
・制御を行う複数の中央処理装置、２は複数の中央処理
装置１にそれぞれ対応し主記憶装置４のデータの一部の
写しを格納する複数のバッファ記憶装置である。バッフ
ァ記憶装置２内にはバッファ記憶制御回路８とデータ部
９とブロック管理表１０とが設けられている。ブロック
管理表１０はバッファ記憶装置２に格納されているブロ
ックの状態をそのブロック内に含まれる複数のサブブロ
ック毎に管理するためのちのである。５は中央処理装置
１とバッファ記憶装置２とを接続するデータ／制御線、
３はバッファ記憶装置２と主記憶装置４とを接続するバ
スである。
である。図において、４はデータを格納する主記憶装置
、■は主記憶装置４を共有してデータ処理に必要な演算
・制御を行う複数の中央処理装置、２は複数の中央処理
装置１にそれぞれ対応し主記憶装置４のデータの一部の
写しを格納する複数のバッファ記憶装置である。バッフ
ァ記憶装置２内にはバッファ記憶制御回路８とデータ部
９とブロック管理表１０とが設けられている。ブロック
管理表１０はバッファ記憶装置２に格納されているブロ
ックの状態をそのブロック内に含まれる複数のサブブロ
ック毎に管理するためのちのである。５は中央処理装置
１とバッファ記憶装置２とを接続するデータ／制御線、
３はバッファ記憶装置２と主記憶装置４とを接続するバ
スである。
第４図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表１０を用いライトスルー型の
制御を行う場合のブロック管理表１０の一つのエントリ
を示し、図において、１１はブロックの番地を示すキー
１２は該当ブロックが有効か否かを示す状態ビットで
ある。
憶装置２のブロック管理表１０を用いライトスルー型の
制御を行う場合のブロック管理表１０の一つのエントリ
を示し、図において、１１はブロックの番地を示すキー
１２は該当ブロックが有効か否かを示す状態ビットで
ある。
第５図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表１Ｏを用いコピーバンク型の
制御を行う場合のブロック管理表１０の一つのエントリ
を示し、図において、１１はブロックの番地を示すキー
１３〜１４は該当ブロックが有効か否か、有効な場合
はさらに該当ブロックが自中央処理装置１だけで専有さ
れているか否か、および該当ブロックを主記憶装置４に
書き戻す必要があるか否か等を示す複数の状態ビットＪ
１〜Ｊ２である。
憶装置２のブロック管理表１Ｏを用いコピーバンク型の
制御を行う場合のブロック管理表１０の一つのエントリ
を示し、図において、１１はブロックの番地を示すキー
１３〜１４は該当ブロックが有効か否か、有効な場合
はさらに該当ブロックが自中央処理装置１だけで専有さ
れているか否か、および該当ブロックを主記憶装置４に
書き戻す必要があるか否か等を示す複数の状態ビットＪ
１〜Ｊ２である。
第６図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表１０を用いライトスルー型の
制御を４つのサブブロック単位に行えるように拡張した
場合のブロック管理表１０の一つのエントリを示し、図
において、１１はブロックの番地を示すキー、１５〜１
８はそれぞれの該当サブブロックが有効か否かを示す状
態ビットのＵ１〜Ｕ４である。
憶装置２のブロック管理表１０を用いライトスルー型の
制御を４つのサブブロック単位に行えるように拡張した
場合のブロック管理表１０の一つのエントリを示し、図
において、１１はブロックの番地を示すキー、１５〜１
８はそれぞれの該当サブブロックが有効か否かを示す状
態ビットのＵ１〜Ｕ４である。
第７図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表１０を用いコピーバンク型の
制御を４つのサブブロック単位に行えるように拡張した
場合のブロック管理表１０の一つのエントリを示し、図
において、１１はブロックの番地を示すキー、１９〜２
６はそれぞれの該当サブブロックが有効か否か、有効な
場合はさらに該当ブロックが自中央処理装置１だけで専
有されているか否か、および該当ブロックを主記憶装置
４に書き戻す必要があるか否か等を示す複数の状態ビッ
ト （Ｓｌｌ、５１２）〜（Ｓ４１゜５４２）である。
憶装置２のブロック管理表１０を用いコピーバンク型の
制御を４つのサブブロック単位に行えるように拡張した
場合のブロック管理表１０の一つのエントリを示し、図
において、１１はブロックの番地を示すキー、１９〜２
６はそれぞれの該当サブブロックが有効か否か、有効な
場合はさらに該当ブロックが自中央処理装置１だけで専
有されているか否か、および該当ブロックを主記憶装置
４に書き戻す必要があるか否か等を示す複数の状態ビッ
ト （Ｓｌｌ、５１２）〜（Ｓ４１゜５４２）である。
次に、動作について説明する。バッファ記憶装置２のブ
ロック管理表１０を用いライトスルー型の制御を行う場
合のブロック管理表１０の一つのエントリは、ブロック
の番地を示すキー１１と該当ブロックが有効か否かを示
す状態ビット１２で構成され、中央処理装置ｌが主記憶
装置４の参照をした場合に、もし該当番地を含むブロッ
クがバッファ記憶装置２のデータ部９に存在する場合に
は、ブロック管理表１０の該当エントリのキー１１にブ
ロックの番地を、また該当ブロックが有効か否かを示す
状態ビット１２には有効を示すフラグがセットされる。
ロック管理表１０を用いライトスルー型の制御を行う場
合のブロック管理表１０の一つのエントリは、ブロック
の番地を示すキー１１と該当ブロックが有効か否かを示
す状態ビット１２で構成され、中央処理装置ｌが主記憶
装置４の参照をした場合に、もし該当番地を含むブロッ
クがバッファ記憶装置２のデータ部９に存在する場合に
は、ブロック管理表１０の該当エントリのキー１１にブ
ロックの番地を、また該当ブロックが有効か否かを示す
状態ビット１２には有効を示すフラグがセットされる。
ライトスルー型の制御を行う場合の書き込みでは、常に
主記憶装置４の該当データの更新も行うため状態ビット
１２は１ビツトでよい。
主記憶装置４の該当データの更新も行うため状態ビット
１２は１ビツトでよい。
一方、コピーバック型の制御を行う場合のブロック管理
表１０の一つのエントリは、ブロックの番地を示すキー
１１と該当ブロックが有効か否か、有効な場合は該当ブ
ロックを主記憶装置４に書き戻す必要があるか否か、さ
らに書き込み時の効率を良くするために該当ブロックの
写しを自中央処理装置１だけが専有しているか否か等の
状態を示す複数の状態ビットＪｌ（１３）〜Ｊ２（１４
）から構成され、中央処理装置１が主記憶装置４を参照
すると、ブロック管理表１０の該当エントリのキー１１
にはブロックの番地が格納され、もし参照が書き込みの
場合には、該当ブロックが有効であることを示す状態の
他に、該当ブロックを主記憶装置４に書き戻す必要があ
ることを示すことを示す状態、さらに書き込み時の効率
を良くするために該当ブロックが自中央処理装置１だけ
で専有されている状態を示すように状態ピッ）Ｊｌ（１
３）〜Ｊ２（１４）がセットされる。
表１０の一つのエントリは、ブロックの番地を示すキー
１１と該当ブロックが有効か否か、有効な場合は該当ブ
ロックを主記憶装置４に書き戻す必要があるか否か、さ
らに書き込み時の効率を良くするために該当ブロックの
写しを自中央処理装置１だけが専有しているか否か等の
状態を示す複数の状態ビットＪｌ（１３）〜Ｊ２（１４
）から構成され、中央処理装置１が主記憶装置４を参照
すると、ブロック管理表１０の該当エントリのキー１１
にはブロックの番地が格納され、もし参照が書き込みの
場合には、該当ブロックが有効であることを示す状態の
他に、該当ブロックを主記憶装置４に書き戻す必要があ
ることを示すことを示す状態、さらに書き込み時の効率
を良くするために該当ブロックが自中央処理装置１だけ
で専有されている状態を示すように状態ピッ）Ｊｌ（１
３）〜Ｊ２（１４）がセットされる。
コピーバック型の制御を行う方式はライトスルー型の制
御を行う方式と比べ、一般に該当ブロックの主記憶装置
４への書き戻し時期を遅らせることができ、その結果と
してバス３の使用率を低くできるため、より多くの中央
処理袋Ｗ１とバッファ記憶装置２の組を一つのバス３に
接続できる利点がある。
御を行う方式と比べ、一般に該当ブロックの主記憶装置
４への書き戻し時期を遅らせることができ、その結果と
してバス３の使用率を低くできるため、より多くの中央
処理袋Ｗ１とバッファ記憶装置２の組を一つのバス３に
接続できる利点がある。
バッファ記憶装置２のブロック管理表１０の容量の増加
を最小限に抑えて、より多くのブロックの管理をする方
法として、ビット数の多いキ１１はブロック毎に持つが
、ビット数の少ない状態はブロック内の複数のサブブロ
ック毎に管理する方法がある。例えばライトスルー型の
制御でサブブロックを用いた管理方式では、ブロック管
理表１０の一つのエントリの内、状態ビットに比べてビ
ット数の多いキー１１一つに対して複数のサブブロック
の状態ビットＵｌ（１５）〜Ｕ４（１８）を管理する。
を最小限に抑えて、より多くのブロックの管理をする方
法として、ビット数の多いキ１１はブロック毎に持つが
、ビット数の少ない状態はブロック内の複数のサブブロ
ック毎に管理する方法がある。例えばライトスルー型の
制御でサブブロックを用いた管理方式では、ブロック管
理表１０の一つのエントリの内、状態ビットに比べてビ
ット数の多いキー１１一つに対して複数のサブブロック
の状態ビットＵｌ（１５）〜Ｕ４（１８）を管理する。
従来のバッファ制御方式は以上のような処理を行うので
、例えばコピーバック型の制御に、サブブロック単位の
管理方式を導入すると、第６図に示すように各サブブロ
ック毎に複数の状態ビット（Ｓｌｌ （１９）、Ｓ１
２ （２０））〜（Ｓ４１（２５）、Ｓ４２ （２
６）’）が必要であり、ブロック管理表１０の総容量が
かなり増加するという問題点があった。
、例えばコピーバック型の制御に、サブブロック単位の
管理方式を導入すると、第６図に示すように各サブブロ
ック毎に複数の状態ビット（Ｓｌｌ （１９）、Ｓ１
２ （２０））〜（Ｓ４１（２５）、Ｓ４２ （２
６）’）が必要であり、ブロック管理表１０の総容量が
かなり増加するという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、バッファ記憶装置のコピーバック型の制御に
サブブロック単位の管理方式を採用した場合に、状態ビ
ットのビット数の増加を抑えることができるバッファ制
御方式を提供することを目的とする。
たもので、バッファ記憶装置のコピーバック型の制御に
サブブロック単位の管理方式を採用した場合に、状態ビ
ットのビット数の増加を抑えることができるバッファ制
御方式を提供することを目的とする。
この発明に係るバッファ制御方式は、バッファ記憶装置
２に格納されているブロックの状態をそのブロック内に
含まれる複数のサブブロック毎に管理するためのブロッ
ク管理表１０における各エントリの状態ビット２６〜３
１を、ブロック全体に共通な部分と、サブブロック毎に
独自な部分とに分け、これらの分けられた状態ビットに
よってバッファ記憶装置２に取り込まれている主記憶装
置４のデータの写しを管理するように制御することを特
徴とするものである。
２に格納されているブロックの状態をそのブロック内に
含まれる複数のサブブロック毎に管理するためのブロッ
ク管理表１０における各エントリの状態ビット２６〜３
１を、ブロック全体に共通な部分と、サブブロック毎に
独自な部分とに分け、これらの分けられた状態ビットに
よってバッファ記憶装置２に取り込まれている主記憶装
置４のデータの写しを管理するように制御することを特
徴とするものである。
ブロック管理表１０の各エントリの状態ビット２６〜３
１は、バッファ記憶装置２に格納されているブロック全
体に共通な部分と、サブブロック毎に独自な部分とに分
けられる。したがって、バッファ記憶装置２に取り込ま
れている主記憶装置４のデータの写しは上記の分かれた
状態ビットにより管理される。
１は、バッファ記憶装置２に格納されているブロック全
体に共通な部分と、サブブロック毎に独自な部分とに分
けられる。したがって、バッファ記憶装置２に取り込ま
れている主記憶装置４のデータの写しは上記の分かれた
状態ビットにより管理される。
第１図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図である。この実施例に係る情報処理装置の構
成は第３図に示したものと同じである。第１図において
、工１はバッファ記憶装置２ （第３図参照）に格納さ
れているブロックの番地を示すキー、２６〜２７は該当
ブロックに共通な複数の状態ピッ）Ｓｌ−Ｓ２．２８〜
３１は該当ブロックに含まれる各サブブロックに独自な
１ビツトの状態ビット■１〜Ｖ４を示す。
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図である。この実施例に係る情報処理装置の構
成は第３図に示したものと同じである。第１図において
、工１はバッファ記憶装置２ （第３図参照）に格納さ
れているブロックの番地を示すキー、２６〜２７は該当
ブロックに共通な複数の状態ピッ）Ｓｌ−Ｓ２．２８〜
３１は該当ブロックに含まれる各サブブロックに独自な
１ビツトの状態ビット■１〜Ｖ４を示す。
第２図はこの実施例においてデータを自バッファ記憶装
置２に読み込むスワップインのアルゴリズムを示すフロ
ーチャートである。ステップＳ１では、該当サブブロッ
クは無効だが該当ブロックは存在するかどうかを判定す
る。ステップＳ２では、ステップＳ１で「はい」の場合
において該当サブブロックの有効な他のバッファ記憶装
置が存在するかどうかを判定する。ステップｓ３では、
ステップ３１で「いいえ」の場合において該当サブブロ
ックの有効な他のバッファ記憶装置が存在するかどうか
を判定する。ステップＳ４では、ステップＳ２で「はい
」の場合において８亥当サブブロツクだけを他のバッフ
ァ記憶装置から転送する。
置２に読み込むスワップインのアルゴリズムを示すフロ
ーチャートである。ステップＳ１では、該当サブブロッ
クは無効だが該当ブロックは存在するかどうかを判定す
る。ステップＳ２では、ステップＳ１で「はい」の場合
において該当サブブロックの有効な他のバッファ記憶装
置が存在するかどうかを判定する。ステップｓ３では、
ステップ３１で「いいえ」の場合において該当サブブロ
ックの有効な他のバッファ記憶装置が存在するかどうか
を判定する。ステップＳ４では、ステップＳ２で「はい
」の場合において８亥当サブブロツクだけを他のバッフ
ァ記憶装置から転送する。
ステップＳ５では、ステップＳ２で「いいえ」の場合に
おいて該当サブブロックだけを主記憶装置４から転送す
る。ステップＳ６では、ステップＳ３で「はい」の場合
において該当ブロック全体を他のバッファ記憶装置から
転送する。ステップＳ７では、ステップＳ３で「いいえ
」の場合において該当ブロック全体を主記憶装置４から
転送する。
おいて該当サブブロックだけを主記憶装置４から転送す
る。ステップＳ６では、ステップＳ３で「はい」の場合
において該当ブロック全体を他のバッファ記憶装置から
転送する。ステップＳ７では、ステップＳ３で「いいえ
」の場合において該当ブロック全体を主記憶装置４から
転送する。
次にこの実施例の全体的な動作について説明する。コピ
ーバック型の制御でサブブロックを用いた管理方式のブ
ロック管理表１０の一つのエントリは、ブロックの番地
を示すキー１１と、該当ブロックに共通な状態である該
当ブロックを主記憶装置４に書き戻す必要があるか否か
を示す状態、さらに書き込み時の効率を良くするために
該当ブロックが自中央処理装置１だけで専有されている
か否か等の状態を示す状態ピッ）Ｓｌ （２６）〜５
２（２７）、およびそれぞれのサブブロックが有効か否
かを示す状態ピッ）Ｖｌ （２８）〜ｖ４（３１）か
ら構成される。
ーバック型の制御でサブブロックを用いた管理方式のブ
ロック管理表１０の一つのエントリは、ブロックの番地
を示すキー１１と、該当ブロックに共通な状態である該
当ブロックを主記憶装置４に書き戻す必要があるか否か
を示す状態、さらに書き込み時の効率を良くするために
該当ブロックが自中央処理装置１だけで専有されている
か否か等の状態を示す状態ピッ）Ｓｌ （２６）〜５
２（２７）、およびそれぞれのサブブロックが有効か否
かを示す状態ピッ）Ｖｌ （２８）〜ｖ４（３１）か
ら構成される。
中央処理装置１がデータを参照すると、バッファ記憶装
置２のバッファ制御回路８は以下の制御を行う。
置２のバッファ制御回路８は以下の制御を行う。
（ａｌ参照が読み込みで該当サブブロックが自バッファ
記憶装置２に存在する場合には、データ部９からデータ
を読み出す。この場合にはブロックの状態ビット５ｔ（
２６）〜５２（２７）、およびサブブロックの状態ビッ
トＶｌ （２８）〜■４（３１）の値は変わらない。
記憶装置２に存在する場合には、データ部９からデータ
を読み出す。この場合にはブロックの状態ビット５ｔ（
２６）〜５２（２７）、およびサブブロックの状態ビッ
トＶｌ （２８）〜■４（３１）の値は変わらない。
（ｂｌ参照が読み込みで該当サブブロックが自バッファ
記憶装Ｗ２に存在しない場合には、第２図に示すアルゴ
リズムでデータが自バッファ記憶装置２に読み込む。該
当サブブロックを含むブロックのエントリは存在するが
対応するサブブロックの状態ビットＶｌ （２８）
〜Ｖ４ （３１）が無効状態の場合には該当サブブロッ
クだけの読み込みを行い、該当サブブロックを含むブロ
ックのエントリが存在しない場合には該当ブロック全体
の読み込みを行い、いずれの場合も有効であるサブブロ
ックの状態ビットＶｌ （２８） 〜Ｖ４ （３１）
を全てセントする。該当ブロックを存する他のバッファ
記憶装置２が存在すれば共有を示す状態、存在しなけれ
ば自バッファ記憶装Ｍ２だけが専有している状態に、ブ
ロックの状態ビット５ｔ（２６）〜５２（２７）にセッ
トする。
記憶装Ｗ２に存在しない場合には、第２図に示すアルゴ
リズムでデータが自バッファ記憶装置２に読み込む。該
当サブブロックを含むブロックのエントリは存在するが
対応するサブブロックの状態ビットＶｌ （２８）
〜Ｖ４ （３１）が無効状態の場合には該当サブブロッ
クだけの読み込みを行い、該当サブブロックを含むブロ
ックのエントリが存在しない場合には該当ブロック全体
の読み込みを行い、いずれの場合も有効であるサブブロ
ックの状態ビットＶｌ （２８） 〜Ｖ４ （３１）
を全てセントする。該当ブロックを存する他のバッファ
記憶装置２が存在すれば共有を示す状態、存在しなけれ
ば自バッファ記憶装Ｍ２だけが専有している状態に、ブ
ロックの状態ビット５ｔ（２６）〜５２（２７）にセッ
トする。
（Ｃ）参照が書き込みで該当サブブロックが自バッファ
記憶装置２に存在する場合にはデータの書き込みに先立
ち、もし他のバッファ記憶装置にも該当サブブロックの
写しが存在すればそれらのサブブロックの対応する状態
ピントＶｌ （２８）〜Ｖ４（３１）を全て無効化す
るためにリセットし、自バッファ記憶装置２の対応する
サブブロックの状態ピントＶｌ （２８）〜Ｖ４（３
１）だけはセットする。自バッファ記憶装置２の該当ブ
ロックの状態ビット５ｌ（２６）〜Ｓ２ （２７）は主
記憶装置４に書き戻す必要がある状態にセットする。
記憶装置２に存在する場合にはデータの書き込みに先立
ち、もし他のバッファ記憶装置にも該当サブブロックの
写しが存在すればそれらのサブブロックの対応する状態
ピントＶｌ （２８）〜Ｖ４（３１）を全て無効化す
るためにリセットし、自バッファ記憶装置２の対応する
サブブロックの状態ピントＶｌ （２８）〜Ｖ４（３
１）だけはセットする。自バッファ記憶装置２の該当ブ
ロックの状態ビット５ｌ（２６）〜Ｓ２ （２７）は主
記憶装置４に書き戻す必要がある状態にセットする。
（ｄｌ参照が書き込みで該当サブブロックが自バフファ
記憶装置２に存在しない場合には書き込みに先立ち、前
記（ｂｌと同様な読み込み処理を行うフェッチオンライ
トの処理を行うと同時に、もし他のバッファ記憶装置に
も該当サブブロックの写しが存在すればそれらのサブブ
ロックの対応する状態ビットＶｌ（２８）〜Ｖ４（３１
）を全て無効化するためにリセットし、自バッファ記憶
装置２の対応するサブブロックの状態ビットＶｌ（２８
）〜Ｖ４（３１）だけはセットする。自バッファ記憶装
置２の該当ブロックの状態ピッ）Ｓｌ （２６）〜５
２（２７）は、もし該当ブロックの写しを有する他のバ
ッファ記憶装置２が存在すれば共有を示す状態、存在し
なければ自バッファ記憶装置２だけが専有している状態
で、いずれの場合も主記憶装置４に書き戻す必要がある
状態であることを合わせてセントする。
記憶装置２に存在しない場合には書き込みに先立ち、前
記（ｂｌと同様な読み込み処理を行うフェッチオンライ
トの処理を行うと同時に、もし他のバッファ記憶装置に
も該当サブブロックの写しが存在すればそれらのサブブ
ロックの対応する状態ビットＶｌ（２８）〜Ｖ４（３１
）を全て無効化するためにリセットし、自バッファ記憶
装置２の対応するサブブロックの状態ビットＶｌ（２８
）〜Ｖ４（３１）だけはセットする。自バッファ記憶装
置２の該当ブロックの状態ピッ）Ｓｌ （２６）〜５
２（２７）は、もし該当ブロックの写しを有する他のバ
ッファ記憶装置２が存在すれば共有を示す状態、存在し
なければ自バッファ記憶装置２だけが専有している状態
で、いずれの場合も主記憶装置４に書き戻す必要がある
状態であることを合わせてセントする。
上記実施例によれば、バッファ記憶装置でコピーバック
型の制御を行い、且つサブブロック管理方式を行った場
合の状態ビットを、ブロックに共通な部分と、該当ブロ
ックに含まれる複数のサブブロック毎に独自な部分に分
け、且つサブブロック毎に必要な状態ビットは必要最小
限の１ビツトにしたので、バッファ記憶装置のブロック
管理表の大きさを小さくでき、装置を安価にできる効果
がある。
型の制御を行い、且つサブブロック管理方式を行った場
合の状態ビットを、ブロックに共通な部分と、該当ブロ
ックに含まれる複数のサブブロック毎に独自な部分に分
け、且つサブブロック毎に必要な状態ビットは必要最小
限の１ビツトにしたので、バッファ記憶装置のブロック
管理表の大きさを小さくでき、装置を安価にできる効果
がある。
なお、上記実施例ではブロック内のサブブロックの数を
４つとしたが、ブロック内のサブブロックの数は４つで
なくても同様な効果を奏する。
４つとしたが、ブロック内のサブブロックの数は４つで
なくても同様な効果を奏する。
以上のように本発明によれば、バッファ記憶装置のブロ
ック管理表の各エントリの状態ビットを、ブロック全体
に共通な部分と、サブブロック毎に独自な部分とに分け
ることにより、バッファ記憶装置に取り込まれている主
記憶装置のデータの写しを管理するようにしたので、状
態ビットをすべてサブブロック毎に設けた場合に比べて
状態ビットの総数が削減でき、これにより例えばバッフ
ァ記憶装置のコピーバック型の制御にサブブロック単位
の管理方式を採用した場合に、状態ビットのビット数の
増加が抑えられ、したがってブロック管理表の総容量を
小さくでき、情報処理装置の低価格化が図れるという効
果が得られる。
ック管理表の各エントリの状態ビットを、ブロック全体
に共通な部分と、サブブロック毎に独自な部分とに分け
ることにより、バッファ記憶装置に取り込まれている主
記憶装置のデータの写しを管理するようにしたので、状
態ビットをすべてサブブロック毎に設けた場合に比べて
状態ビットの総数が削減でき、これにより例えばバッフ
ァ記憶装置のコピーバック型の制御にサブブロック単位
の管理方式を採用した場合に、状態ビットのビット数の
増加が抑えられ、したがってブロック管理表の総容量を
小さくでき、情報処理装置の低価格化が図れるという効
果が得られる。
第１図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図、第２図はこの実施例においてデータを自バ
ッファ記憶装置に読み込むスワップイン処理のアルゴリ
ズムを示すフローチャート、第３図はこの実施例及び従
来例に係る情報処理装置の構成を示すブロック図、第４
図は従来のバッファ制御方式においてバッファ記憶装置
のブロック管理表を用いライトスルー型の制御を行う場
合のブロック管理表の一つのエントリを示す図、第５図
は従来のバッファ制御方式においてバッファ記憶装置の
ブロック管理表を用いコピーバック型の制御を行う場合
のブロック管理表の一つのエントリを示す図、第６図は
従来のバッファ制御方式においてバッファ記憶装置のブ
ロック管理表を用いライトスルー型の制御を４つのサブ
ブロック単位に行えるように拡張した場合のブロック管
理表の一つのエン］〜りを示す図、第７図は従来のバッ
ファ制御方式においてバッファ記憶装置のブロック管理
表を用いコピーバック型の制御を４つのサブブロック単
位に行えるように拡張した場合のブロック管理表の一つ
のエントリを示す図である。 １・・・中央処理装置、２・・・バッファ記憶装置、４
・・・主記憶装置、１０・・・ブロック管理表、２６〜
２７・・・ブロックの状態ビット、２８〜３１・・・サ
ブブロックの状態ビット。
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図、第２図はこの実施例においてデータを自バ
ッファ記憶装置に読み込むスワップイン処理のアルゴリ
ズムを示すフローチャート、第３図はこの実施例及び従
来例に係る情報処理装置の構成を示すブロック図、第４
図は従来のバッファ制御方式においてバッファ記憶装置
のブロック管理表を用いライトスルー型の制御を行う場
合のブロック管理表の一つのエントリを示す図、第５図
は従来のバッファ制御方式においてバッファ記憶装置の
ブロック管理表を用いコピーバック型の制御を行う場合
のブロック管理表の一つのエントリを示す図、第６図は
従来のバッファ制御方式においてバッファ記憶装置のブ
ロック管理表を用いライトスルー型の制御を４つのサブ
ブロック単位に行えるように拡張した場合のブロック管
理表の一つのエン］〜りを示す図、第７図は従来のバッ
ファ制御方式においてバッファ記憶装置のブロック管理
表を用いコピーバック型の制御を４つのサブブロック単
位に行えるように拡張した場合のブロック管理表の一つ
のエントリを示す図である。 １・・・中央処理装置、２・・・バッファ記憶装置、４
・・・主記憶装置、１０・・・ブロック管理表、２６〜
２７・・・ブロックの状態ビット、２８〜３１・・・サ
ブブロックの状態ビット。
Claims (1)
- データを格納する主記憶装置と、この主記憶装置を共
有してデータ処理に必要な演算・制御を行う複数の中央
処理装置と、これらの中央処理装置にそれぞれ対応し上
記主記憶装置のデータの一部の写しを格納する複数のバ
ッファ記憶装置とを備えた情報処理装置において、上記
バッファ記憶装置に格納されているブロックの状態をそ
のブロック内に含まれる複数のサブブロック毎に管理す
るためのブロック管理表における各エントリの状態ビッ
トを、ブロック全体に共通な部分と、サブブロック毎に
独自な部分とに分け、これらの分けられた状態ビットに
よって上記バッファ記憶装置に取り込まれている上記主
記憶装置のデータの写しを管理するように制御すること
を特徴とするバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270243A JPH077357B2 (ja) | 1989-10-19 | 1989-10-19 | バッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270243A JPH077357B2 (ja) | 1989-10-19 | 1989-10-19 | バッファ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132858A true JPH03132858A (ja) | 1991-06-06 |
| JPH077357B2 JPH077357B2 (ja) | 1995-01-30 |
Family
ID=17483544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270243A Expired - Lifetime JPH077357B2 (ja) | 1989-10-19 | 1989-10-19 | バッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077357B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022047008A (ja) * | 2020-09-11 | 2022-03-24 | 株式会社東芝 | ライトバックキャッシュ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167188A (en) * | 1981-04-06 | 1982-10-14 | Nippon Telegr & Teleph Corp <Ntt> | Buffer memory controlling system |
| JPH01237835A (ja) * | 1988-01-20 | 1989-09-22 | Advanced Micro Devicds Inc | 集積キャッシュユニットおよびその内部でキャッシュ機能を実現するための方法 |
-
1989
- 1989-10-19 JP JP1270243A patent/JPH077357B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167188A (en) * | 1981-04-06 | 1982-10-14 | Nippon Telegr & Teleph Corp <Ntt> | Buffer memory controlling system |
| JPH01237835A (ja) * | 1988-01-20 | 1989-09-22 | Advanced Micro Devicds Inc | 集積キャッシュユニットおよびその内部でキャッシュ機能を実現するための方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022047008A (ja) * | 2020-09-11 | 2022-03-24 | 株式会社東芝 | ライトバックキャッシュ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077357B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100445965C (zh) | 信息处理设备和信息处理设备的数据控制方法 | |
| US10216645B2 (en) | Memory data transfer method and system | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| US7114054B2 (en) | Systems and methods for increasing transaction entries in a hardware queue | |
| JP2008282345A (ja) | ストレージシステム及びストレージ装置 | |
| JPH03132858A (ja) | バッファ制御方式 | |
| USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
| JP2710580B2 (ja) | キャッシュメモリ装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP3273799B2 (ja) | 拡張記憶装置用キャッシュメモリ | |
| JPH05100926A (ja) | 入出力管理方式 | |
| JPH01205250A (ja) | キャッシュメモリの制御方法 | |
| JPH04170651A (ja) | 拡張記憶転送制御方式 | |
| JPH02188849A (ja) | キャッシュメモリ方式 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| JP4841314B2 (ja) | データ転送回路 | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPH06309229A (ja) | データ処理装置 | |
| JPH05216836A (ja) | 処理装置間通信方式 | |
| JP2001154914A (ja) | キャッシュバイパス時のデータ転送装置と方法 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS63216144A (ja) | キヤツシユ・メモリ制御方式 | |
| JPH03257555A (ja) | ストアバッファ装置 | |
| JPH10275113A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |