JPS6394358A - Ｄｍａ転送システム - Google Patents
Ｄｍａ転送システムInfo
- Publication number
- JPS6394358A JPS6394358A JP23981986A JP23981986A JPS6394358A JP S6394358 A JPS6394358 A JP S6394358A JP 23981986 A JP23981986 A JP 23981986A JP 23981986 A JP23981986 A JP 23981986A JP S6394358 A JPS6394358 A JP S6394358A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- transfer
- memory
- data
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 11
- 238000013500 data storage Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤＭＡ転送システムに係り、第１のメモリと第
２のメモリ又は入出力装置との間で直接データを転送す
るＤＭＡ転送システムに関する。
２のメモリ又は入出力装置との間で直接データを転送す
るＤＭＡ転送システムに関する。
従来の技術
従来より、ＣＰＵを介さずメモリと、メモリ又は入出内
装にとの間で、直接かつ、ワード単位でデータを転送す
るＤＭＡ （ダイレクト・メモリ・アクセス）転送が行
なわれている。
装にとの間で、直接かつ、ワード単位でデータを転送す
るＤＭＡ （ダイレクト・メモリ・アクセス）転送が行
なわれている。
上記のＤＭＡ転送はＤＭＡコントローラの制御によって
行なわれる。ＤＭＡコントローラはＣＰＵよりのＤＭＡ
転送命令に応じて例えば転送元のメモリのアドレスの３
！Ｉ！続する領域のデータを順次読み出し、読み出され
たデータを転送先のメモリのアドレスのＭ続する領域に
順次書き込む。
行なわれる。ＤＭＡコントローラはＣＰＵよりのＤＭＡ
転送命令に応じて例えば転送元のメモリのアドレスの３
！Ｉ！続する領域のデータを順次読み出し、読み出され
たデータを転送先のメモリのアドレスのＭ続する領域に
順次書き込む。
発明が解決しようとする問題点
例えばマルチウィンドの画像処理等においては、転送先
のメモリの転送領域内の一部分の画像データを残して、
その他の転送領域内の画像データをｔＳ速によき換える
ような場合が多々ある。
のメモリの転送領域内の一部分の画像データを残して、
その他の転送領域内の画像データをｔＳ速によき換える
ような場合が多々ある。
しかし、従来のＤＭＡ転送システムにおては、転送先の
メモリの転送領域内に残しておきたいデータがあったと
してもこのデータはＤＭＡ転送によって書き換えられて
しまう。
メモリの転送領域内に残しておきたいデータがあったと
してもこのデータはＤＭＡ転送によって書き換えられて
しまう。
従って、従来、転送先のメモリの転送領域の一部データ
を残すような場合には、ＤＭＡ転送を行なうことはでき
ず、ＣＰＵの制御によりデータ転送を行なっており、デ
ータ転送に要する特開が長く、ＣＰ Ｕがデータ転送の
制御を行なうためにＣＰｔＪの処理効率が悪いという問
題点があった。
を残すような場合には、ＤＭＡ転送を行なうことはでき
ず、ＣＰＵの制御によりデータ転送を行なっており、デ
ータ転送に要する特開が長く、ＣＰ Ｕがデータ転送の
制御を行なうためにＣＰｔＪの処理効率が悪いという問
題点があった。
本発明は上記の点に鑑みてなされたものであり、転送先
のデータを必要に応じて残してＤＭＡ転送を行なうＤＭ
Ａ転送システムを提供することを目的とする。
のデータを必要に応じて残してＤＭＡ転送を行なうＤＭ
Ａ転送システムを提供することを目的とする。
問題点を解決するための手段
本発明においては、第１のメモリに設けられたプライオ
リティ記憶手段は、各アドレスのワード中位のデータ夫
々と対応したプライオリティを記憶する。
リティ記憶手段は、各アドレスのワード中位のデータ夫
々と対応したプライオリティを記憶する。
ＤＭＡコントローラに設けられた比較制御手段は、第１
のメモリのプライオリティ記憶手段の各アドレスより読
み出されたプライオリティと転送命令に付された転送プ
ライオリティとを比較し、その比較結果に応じてワード
皇位でデータ転送の可否を指示する。
のメモリのプライオリティ記憶手段の各アドレスより読
み出されたプライオリティと転送命令に付された転送プ
ライオリティとを比較し、その比較結果に応じてワード
皇位でデータ転送の可否を指示する。
作用
本発明においては第１のメモリに記憶されたプライオリ
ティが転送プライオリティと比較されて転送の可否が決
定され、転送先である第１のメモリ又は第２のメモリ又
は入出力装置等のデータのプライオリティが転送される
データのプライオリティより大であれば、その転送先の
データは残される。
ティが転送プライオリティと比較されて転送の可否が決
定され、転送先である第１のメモリ又は第２のメモリ又
は入出力装置等のデータのプライオリティが転送される
データのプライオリティより大であれば、その転送先の
データは残される。
実施例
第１図は本発明システムの一実施例のシステム構成図を
示す。同図中、１０はＣＰＵであり、システム全体を制
御する。ＣＰＵｌ０は外部バス１１を介してＤＭＡコン
トーラ１２、第１のメモリであるメモリ１３、第２のメ
モリであるメモリ１４夫々と接続されている。
示す。同図中、１０はＣＰＵであり、システム全体を制
御する。ＣＰＵｌ０は外部バス１１を介してＤＭＡコン
トーラ１２、第１のメモリであるメモリ１３、第２のメ
モリであるメモリ１４夫々と接続されている。
メモリ１３は１アドレスにつきｎ十ｉビットがアクセス
されるもので、各アドレスのｎビットの部分がデータ記
憶領域１３ａ、各アドレスのｉビットの部分がプライオ
リティ記憶領域１３ｂとされている。データ記憶領域１
３ａへのデー’ｌよ外部バス１１より入出力され、プラ
イオリティ記憶領域１３ｂへのデータはＤＭＡコントロ
ーラ１２に接続されたプライオリティバス１５より入出
力される。
されるもので、各アドレスのｎビットの部分がデータ記
憶領域１３ａ、各アドレスのｉビットの部分がプライオ
リティ記憶領域１３ｂとされている。データ記憶領域１
３ａへのデー’ｌよ外部バス１１より入出力され、プラ
イオリティ記憶領域１３ｂへのデータはＤＭＡコントロ
ーラ１２に接続されたプライオリティバス１５より入出
力される。
メモリ１４は１アドレスにつきｎビットがアクセスされ
るもので全体がデータ記憶領域の通常のメモリである。
るもので全体がデータ記憶領域の通常のメモリである。
ＤＭＡコントローラ１２は第２図に示づ如き構成でプラ
イオリティバッファ２０．プライオリテイ比較器２１、
プライオリティレジスタ２２を右している。ＣＰＵ１０
の出力するＤＭＡ転送は外部バス１１を介してデータバ
ッファ２３に供給される。このＤＭＡ転送命令は転送開
始アドレス。
イオリティバッファ２０．プライオリテイ比較器２１、
プライオリティレジスタ２２を右している。ＣＰＵ１０
の出力するＤＭＡ転送は外部バス１１を介してデータバ
ッファ２３に供給される。このＤＭＡ転送命令は転送開
始アドレス。
転送ワード数、転送先アドレス、転送プライオリティ等
の情報を右するコマンドである。上記のＤＭＡ転送命令
は内部バス２４を介してコマンドコントローラ２５に供
給されここでデコードされる。
の情報を右するコマンドである。上記のＤＭＡ転送命令
は内部バス２４を介してコマンドコントローラ２５に供
給されここでデコードされる。
コマンドコントローラ２５はＤＭＡ転送命令を受取ると
タイミングコントローラ２６に応答信号を出力させ、こ
の応答信号が外部バス１１よりＣＰＵ１０に供給されて
ＣＰＬＪｌｏは外部バス１１より切り離される。これと
共にＤＭＡ転送命令の転送プライオリティがプライオリ
ティレジスタ２２にセットされ、転送開始アドレス及び
転送先アドレスがアドレスカウンタ２７にセットされる
。
タイミングコントローラ２６に応答信号を出力させ、こ
の応答信号が外部バス１１よりＣＰＵ１０に供給されて
ＣＰＬＪｌｏは外部バス１１より切り離される。これと
共にＤＭＡ転送命令の転送プライオリティがプライオリ
ティレジスタ２２にセットされ、転送開始アドレス及び
転送先アドレスがアドレスカウンタ２７にセットされる
。
上記のＤＭＡ転送命令がメモリ１４よりメモリ１３への
データ転送を指示するものとする。この場合、タイミン
グコントローラ２６の制御によりアドレスカウンタ２７
の転送先アドレスが内部バス１１よりアドレスバッファ
２８に供給され、ここから更に外部バス１１に送出され
る。これによってメモリ１３がアクセスされ、プライオ
リティ記憶領域１３ｂから読み出されたｉビットのプラ
イオリティがプライオリティバス１５を介してプライオ
リティバッファ２０に供給される。プライオリティ比較
器２１はブライオリティバツフ７２０のプライオリティ
をプライオリティバッファ２２の転送プライオリティと
比較し、その比較結果をタイミングコントローラ２６に
供給する。
データ転送を指示するものとする。この場合、タイミン
グコントローラ２６の制御によりアドレスカウンタ２７
の転送先アドレスが内部バス１１よりアドレスバッファ
２８に供給され、ここから更に外部バス１１に送出され
る。これによってメモリ１３がアクセスされ、プライオ
リティ記憶領域１３ｂから読み出されたｉビットのプラ
イオリティがプライオリティバス１５を介してプライオ
リティバッファ２０に供給される。プライオリティ比較
器２１はブライオリティバツフ７２０のプライオリティ
をプライオリティバッファ２２の転送プライオリティと
比較し、その比較結果をタイミングコントローラ２６に
供給する。
次にコマンドコントローラ２５はアドレスカウンタ２７
の転送開始アドレスを内部バス２４及びアドレスバッフ
ァ２８を介して外部バス１１に送出させ、これによって
メモリ１４から読み出されたｎビットのデータがデータ
バッファ２３に格納される。この後コマンドコントロー
ラ２５の１ＩＩｔＩＩによりアドレスカウンタ２７の転
送先アドレスが外部バス２８中のアドレスバスに送出さ
れると共にデータバッファ２３のデータが外部バス中の
データバスに送出され、更にプライオリティレジスタ２
２の転送プライオリティがプライオリティバッファ２０
を介してプライオリティバス１５に送出される。これと
同時にタイミングコントローラ２６はメモリ１３のプラ
イオリティが転送プライオリティより小であるという比
較結果が得られた場合にのみライトイネーブル信号を生
成して外部バス１１中の制御ラインに送出する。これに
よってメモリ１３のプライオリティが転送プライオリテ
ィより小なるときのみメモリ１４よりのデータ。
の転送開始アドレスを内部バス２４及びアドレスバッフ
ァ２８を介して外部バス１１に送出させ、これによって
メモリ１４から読み出されたｎビットのデータがデータ
バッファ２３に格納される。この後コマンドコントロー
ラ２５の１ＩＩｔＩＩによりアドレスカウンタ２７の転
送先アドレスが外部バス２８中のアドレスバスに送出さ
れると共にデータバッファ２３のデータが外部バス中の
データバスに送出され、更にプライオリティレジスタ２
２の転送プライオリティがプライオリティバッファ２０
を介してプライオリティバス１５に送出される。これと
同時にタイミングコントローラ２６はメモリ１３のプラ
イオリティが転送プライオリティより小であるという比
較結果が得られた場合にのみライトイネーブル信号を生
成して外部バス１１中の制御ラインに送出する。これに
よってメモリ１３のプライオリティが転送プライオリテ
ィより小なるときのみメモリ１４よりのデータ。
転送プライオリティ夫々がメモリ１３のデータ記憶領域
１３ａ１プライオリテイ記憶領域１３ｂ夫々に書き込ま
れ、メモリ１３のプライオリティが転送プライオリティ
より大なるときはメモリ１３のデータ及びプライオリテ
ィはそのまま残される。
１３ａ１プライオリテイ記憶領域１３ｂ夫々に書き込ま
れ、メモリ１３のプライオリティが転送プライオリティ
より大なるときはメモリ１３のデータ及びプライオリテ
ィはそのまま残される。
つまりプライオリティ比較器２１とタイミングコントロ
ーラ２６とで比較制御手段が構成されている。
ーラ２６とで比較制御手段が構成されている。
この後、アドレスカウンタ２７の転送開始アドレス、転
送先アドレス夫々が１だけインクリメントされ、転送ワ
ード数が１だけデクリメントされ、この後転送ワード数
が零となるまで上記の動作が繰り返される。
送先アドレス夫々が１だけインクリメントされ、転送ワ
ード数が１だけデクリメントされ、この後転送ワード数
が零となるまで上記の動作が繰り返される。
例えば、第３図（Ａ）に示すメモリ１４のアドレスａ１
〜ａ２のデータＡを転送プライオリティ「１」として、
第３図（Ｂ）に示すメモリ１３のアドレスｂ２〜ｂ４に
ＤＭＡ転送する。この場合、メモリ１３のアドレスｂ２
〜ｂ３のプライオリティは「０」であるので、ここには
データＡが書き込まれる。しかし、メモリ１３のアドレ
スｂ３〜ｂ５のプライオリティは「２」であるため、メ
モリ１３のアドレスｂ３〜ｂ４にはデータＡが書き込ま
れず、データＢ３がそのまま残される。このため、ＤＭ
Ａ転送終了後のメモリ１３のデータ記憶状態は第３図（
Ｃ）に示す如くなる。
〜ａ２のデータＡを転送プライオリティ「１」として、
第３図（Ｂ）に示すメモリ１３のアドレスｂ２〜ｂ４に
ＤＭＡ転送する。この場合、メモリ１３のアドレスｂ２
〜ｂ３のプライオリティは「０」であるので、ここには
データＡが書き込まれる。しかし、メモリ１３のアドレ
スｂ３〜ｂ５のプライオリティは「２」であるため、メ
モリ１３のアドレスｂ３〜ｂ４にはデータＡが書き込ま
れず、データＢ３がそのまま残される。このため、ＤＭ
Ａ転送終了後のメモリ１３のデータ記憶状態は第３図（
Ｃ）に示す如くなる。
メモリ１３からメモリ１４へのデータ転送の際にも上記
と同様にメモリ１３のプライオリティが読み出されて転
送プライオリティと比較され、メモリ１３のプライオリ
ティが大である場合にのみメモリ１３のデータがメモリ
１４に書き込まれる。
と同様にメモリ１３のプライオリティが読み出されて転
送プライオリティと比較され、メモリ１３のプライオリ
ティが大である場合にのみメモリ１３のデータがメモリ
１４に書き込まれる。
このようにして、転送先のメモリの転送領域の一部のデ
ータを必要に応じて残しながらＤＭＡ転送を行なうこと
ができる。従って、ＣＰ Ｌｌ ｉ制御によるデータ転
送に比して高速のデータ転送を行なうことができ、この
間ＣＰＵは他の処理をできるのでその処理効率が向上す
る。
ータを必要に応じて残しながらＤＭＡ転送を行なうこと
ができる。従って、ＣＰ Ｌｌ ｉ制御によるデータ転
送に比して高速のデータ転送を行なうことができ、この
間ＣＰＵは他の処理をできるのでその処理効率が向上す
る。
発明の効果
上述の如く、本発明になるＤＭＡ転送システムは、ＤＭ
Ａ転送の際に転送時のメモリ又は入出力装置の転送領域
の一部のデータを必要に応じてそのまま残すことができ
、高速のデータ転送を行なうことができ、ＣＰＬＪの処
理効率が向上する等の特長を有している。
Ａ転送の際に転送時のメモリ又は入出力装置の転送領域
の一部のデータを必要に応じてそのまま残すことができ
、高速のデータ転送を行なうことができ、ＣＰＬＪの処
理効率が向上する等の特長を有している。
第１図は本発明システムの一実施例のシステム構成図、
第２図は第１図示のＤＭＡコントローラの一実施例のブ
ロック系統図、第３図はメモリの記憶状態を説明するた
めの図である。 １０・・・ＣＰｔＪ、１２・・・ＤＭＡコントローラ、
１３．１４・・・メモリ、１３ａ・・・データ記憶領域
、１３ｂ・・・プライオリティ記憶領域、２１・・・プ
ライオリティ比較器、２５・・・コマンドコントローラ
、２６・・・タイミングコントローラ、２７・・・アド
レスカウンタ。 第３図 手続補正病 昭和６１年１１月１７日 昭和６１年 特許願 第２３９８１９号２、発明の名称 ＤＭＡ転送システム ３、補正をする者 事件との関係 特許出願人 住所 〒２２１ 神奈川県横浜市神祭用区守尾町３丁
目１２？！地名称 （４３２） 日本ビクター株式会
社代表者 取締役社長 垣 木 邦 夫 ４、代理人 住所 〒１０２ 東京都千代田区麹町５丁目７番地自
発補正 ６、 補正の対像 明細書の発明の詳細な説明の欄。 ７、補正の内容 （１）明細書中、第３頁５行乃至７行記載の「ＤＭＡ・
・・おり、」をｒＤＭＡ転送を数回から数百回に分けて
行っており、］と補正する。 ■ 同、第３頁８行記載の「ために」を「ために制御が
複雑になり、」と補正する。 ■ 同、第６頁５行乃至６行記載のｒｃｐｕｌｏは・・
・離される。」をｒｃＰＵｌ ０は外部バス１１を開放
する。」と補正する。
第２図は第１図示のＤＭＡコントローラの一実施例のブ
ロック系統図、第３図はメモリの記憶状態を説明するた
めの図である。 １０・・・ＣＰｔＪ、１２・・・ＤＭＡコントローラ、
１３．１４・・・メモリ、１３ａ・・・データ記憶領域
、１３ｂ・・・プライオリティ記憶領域、２１・・・プ
ライオリティ比較器、２５・・・コマンドコントローラ
、２６・・・タイミングコントローラ、２７・・・アド
レスカウンタ。 第３図 手続補正病 昭和６１年１１月１７日 昭和６１年 特許願 第２３９８１９号２、発明の名称 ＤＭＡ転送システム ３、補正をする者 事件との関係 特許出願人 住所 〒２２１ 神奈川県横浜市神祭用区守尾町３丁
目１２？！地名称 （４３２） 日本ビクター株式会
社代表者 取締役社長 垣 木 邦 夫 ４、代理人 住所 〒１０２ 東京都千代田区麹町５丁目７番地自
発補正 ６、 補正の対像 明細書の発明の詳細な説明の欄。 ７、補正の内容 （１）明細書中、第３頁５行乃至７行記載の「ＤＭＡ・
・・おり、」をｒＤＭＡ転送を数回から数百回に分けて
行っており、］と補正する。 ■ 同、第３頁８行記載の「ために」を「ために制御が
複雑になり、」と補正する。 ■ 同、第６頁５行乃至６行記載のｒｃｐｕｌｏは・・
・離される。」をｒｃＰＵｌ ０は外部バス１１を開放
する。」と補正する。
Claims (1)
- 【特許請求の範囲】 転送命令に応じたＤＭＡコントーラの制御により第１の
メモリと第２のメモリ又は入出力装置との間で直接かつ
ワード単位で連続したデータ転送を行なうＤＭＡ転送シ
ステムにおいて、 該第１のメモリに、各アドレスのワード単位のデータ夫
々と対応したプライオリティを記憶するプライオリティ
記憶手段を設け、 該ＤＭＡコントローラに、該第１のメモリのプライオリ
ティ記憶手段の各アドレスより読み出された該プライオ
リティと該転送命令に付された転送プライオリティとを
比較し、その比較結果に応じてワード単位でデータ転送
の可否を指示する比較制御手段を設けたことを特徴とす
るＤＭＡ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23981986A JPS6394358A (ja) | 1986-10-08 | 1986-10-08 | Ｄｍａ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23981986A JPS6394358A (ja) | 1986-10-08 | 1986-10-08 | Ｄｍａ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6394358A true JPS6394358A (ja) | 1988-04-25 |
Family
ID=17050317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23981986A Pending JPS6394358A (ja) | 1986-10-08 | 1986-10-08 | Ｄｍａ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5694545A (en) * | 1991-12-30 | 1997-12-02 | Apple Computer, Inc. | System for providing control of data transmission by destination node using stream values transmitted from plural source nodes |
-
1986
- 1986-10-08 JP JP23981986A patent/JPS6394358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5694545A (en) * | 1991-12-30 | 1997-12-02 | Apple Computer, Inc. | System for providing control of data transmission by destination node using stream values transmitted from plural source nodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| KR970029014A (ko) | 데이타 프로세싱 시스템 및 방법 | |
| US7165126B2 (en) | Direct memory access device | |
| US6008823A (en) | Method and apparatus for enhancing access to a shared memory | |
| JPH03189843A (ja) | データ処理システムおよび方法 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2000029767A (ja) | デ―タ処理装置における書き込みバッファ | |
| JPS6394358A (ja) | Ｄｍａ転送システム | |
| JP2617252B2 (ja) | プリンタ | |
| JP3480963B2 (ja) | Ｄｍａ転送システム | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS5854478A (ja) | 主記憶制御方法 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPH02293957A (ja) | データ選択転送方式 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JP2003150534A (ja) | チェインブロック転送方法及び通信制御装置 | |
| JPH06332851A (ja) | データ転送方式 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH06332413A (ja) | ダブルバッファ制御方法および制御システム | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPH04346150A (ja) | データ転送処理システム | |
| JPS60189043A (ja) | プロセツサ |