JPH0793243A - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPH0793243A JPH0793243A JP5239401A JP23940193A JPH0793243A JP H0793243 A JPH0793243 A JP H0793243A JP 5239401 A JP5239401 A JP 5239401A JP 23940193 A JP23940193 A JP 23940193A JP H0793243 A JPH0793243 A JP H0793243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- external storage
- check code
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】 外部記憶装置との間のデータ転送時の中央演
算処理装置によるデータコンペアチェックを不要とし、
主記憶装置に対するアクセス回数を削減して主記憶装置
を有効活用する。 【構成】 チェックコード生成回路１２は主記憶装置２
から外部記憶装置５にデータを書込む際に、書込みバッ
ファ１１に保持されたデータに対してデータチェックコ
ードを生成する。チェックコード生成回路１２で生成さ
れたデータチェックコードはセレクタ１５及び読出しバ
ッファ１６を介して主記憶装置２に当該データに対応付
けられて格納される。チェック回路１８は主記憶装置２
から読出されたデータチェックコードを基に、外部記憶
装置５から読出されたデータの正当性をチェックし、そ
の結果を制御回路１７に通知する。
算処理装置によるデータコンペアチェックを不要とし、
主記憶装置に対するアクセス回数を削減して主記憶装置
を有効活用する。 【構成】 チェックコード生成回路１２は主記憶装置２
から外部記憶装置５にデータを書込む際に、書込みバッ
ファ１１に保持されたデータに対してデータチェックコ
ードを生成する。チェックコード生成回路１２で生成さ
れたデータチェックコードはセレクタ１５及び読出しバ
ッファ１６を介して主記憶装置２に当該データに対応付
けられて格納される。チェック回路１８は主記憶装置２
から読出されたデータチェックコードを基に、外部記憶
装置５から読出されたデータの正当性をチェックし、そ
の結果を制御回路１７に通知する。
Description
【０００１】
【産業上の利用分野】本発明はチャネル装置に関し、特
に情報処理システムのチャネル装置によって制御される
主記憶装置と外部記憶装置との間のデータ転送における
外部記憶装置からの読出しデータのチェック方法に関す
る。
に情報処理システムのチャネル装置によって制御される
主記憶装置と外部記憶装置との間のデータ転送における
外部記憶装置からの読出しデータのチェック方法に関す
る。
【０００２】
【従来の技術】従来、この種のデータチェック方法にお
いては、主記憶装置から外部記憶装置へのデータの書込
みが正しく行われたかを確かめるために、外部記憶装置
から当該データを読出して主記憶装置に格納し、中央演
算処理装置で主記憶装置の元のデータ（以下原始データ
とする）と外部記憶装置からのデータとのコンペアチェ
ックを行っている。
いては、主記憶装置から外部記憶装置へのデータの書込
みが正しく行われたかを確かめるために、外部記憶装置
から当該データを読出して主記憶装置に格納し、中央演
算処理装置で主記憶装置の元のデータ（以下原始データ
とする）と外部記憶装置からのデータとのコンペアチェ
ックを行っている。
【０００３】すなわち、図３及び図４に示すように、チ
ャネル装置６の制御回路６５は中央演算処理装置３から
データ書込み指示を受取ると（図４ステップ４１）、主
記憶装置２からデータを取出し、当該データを磁気ディ
スク装置や磁気テープ装置等の外部記憶装置５に書込む
（図４ステップ４２）。
ャネル装置６の制御回路６５は中央演算処理装置３から
データ書込み指示を受取ると（図４ステップ４１）、主
記憶装置２からデータを取出し、当該データを磁気ディ
スク装置や磁気テープ装置等の外部記憶装置５に書込む
（図４ステップ４２）。
【０００４】この場合、チャネル装置６の制御回路６５
は中央演算処理装置３の指示にしたがって主記憶装置２
からデータを読出し、当該データを書込みバッファ６１
に保持する。制御回路６５は書込みバッファ６１に保持
したデータを出力レジスタ６２を介して外部記憶装置５
に出力し、当該データを外部記憶装置５に書込む。
は中央演算処理装置３の指示にしたがって主記憶装置２
からデータを読出し、当該データを書込みバッファ６１
に保持する。制御回路６５は書込みバッファ６１に保持
したデータを出力レジスタ６２を介して外部記憶装置５
に出力し、当該データを外部記憶装置５に書込む。
【０００５】制御回路６５は中央演算処理装置３から指
示されたデータを全て外部記憶装置５に書込んだかをチ
ェックし（図４ステップ４３）、全て外部記憶装置５に
書込んでいればデータ終了と判定して中央演算処理装置
３に終了報告を出力する（図４ステップ４４）。
示されたデータを全て外部記憶装置５に書込んだかをチ
ェックし（図４ステップ４３）、全て外部記憶装置５に
書込んでいればデータ終了と判定して中央演算処理装置
３に終了報告を出力する（図４ステップ４４）。
【０００６】当該データの外部記憶装置５への書込みが
終了すると、中央演算処理装置３は外部記憶装置５に書
込んだデータに対するデータ読出し指示を出力する。制
御回路６５はこのデータ読出し指示を受取ると（図４ス
テップ４５）、外部記憶装置５に書込んだデータを読出
し、当該データを入力レジスタ６３で受信して読出しバ
ッファ６４に保持する。
終了すると、中央演算処理装置３は外部記憶装置５に書
込んだデータに対するデータ読出し指示を出力する。制
御回路６５はこのデータ読出し指示を受取ると（図４ス
テップ４５）、外部記憶装置５に書込んだデータを読出
し、当該データを入力レジスタ６３で受信して読出しバ
ッファ６４に保持する。
【０００７】制御回路６５は読出しバッファ６４に保持
したデータをバス４を介して主記憶装置２に出力し、当
該データを主記憶装置２に書込む（図４ステップ４
６）。制御回路６５は中央演算処理装置３から指示され
たデータを全て外部記憶装置５から読出して主記憶装置
２に書込んだかをチェックし（図４ステップ４７）、全
て主記憶装置２に書込んでいればデータ終了と判定して
中央演算処理装置３に終了報告を出力する（図４ステッ
プ４８）。
したデータをバス４を介して主記憶装置２に出力し、当
該データを主記憶装置２に書込む（図４ステップ４
６）。制御回路６５は中央演算処理装置３から指示され
たデータを全て外部記憶装置５から読出して主記憶装置
２に書込んだかをチェックし（図４ステップ４７）、全
て主記憶装置２に書込んでいればデータ終了と判定して
中央演算処理装置３に終了報告を出力する（図４ステッ
プ４８）。
【０００８】中央演算処理装置３はチャネル装置６から
の終了報告を受取ると、外部記憶装置５から読出して主
記憶装置２に書込んだデータ（以下２次データとする）
と、当該データに対応する原始データとを主記憶装置２
から読出す。その後、中央演算処理装置３は主記憶装置
２から読出した２次データ及び原始データのコンペアチ
ェックを行う（図４ステップ４９）。
の終了報告を受取ると、外部記憶装置５から読出して主
記憶装置２に書込んだデータ（以下２次データとする）
と、当該データに対応する原始データとを主記憶装置２
から読出す。その後、中央演算処理装置３は主記憶装置
２から読出した２次データ及び原始データのコンペアチ
ェックを行う（図４ステップ４９）。
【０００９】
【発明が解決しようとする課題】上述した従来のデータ
チェック方法では、主記憶装置から読出したデータを外
部記憶装置に書込んだ後に、そのデータを外部記憶装置
から読出して主記憶装置に書込み、原始データと２次デ
ータとのコンペアチェックを中央演算処理装置で行って
いるので、主記憶装置に２次データを格納するための容
量を確保しなければならない。
チェック方法では、主記憶装置から読出したデータを外
部記憶装置に書込んだ後に、そのデータを外部記憶装置
から読出して主記憶装置に書込み、原始データと２次デ
ータとのコンペアチェックを中央演算処理装置で行って
いるので、主記憶装置に２次データを格納するための容
量を確保しなければならない。
【００１０】また、チャネル装置による主記憶装置から
のデータの読出しと、チャネル装置による主記憶装置へ
のデータの書込みと、中央演算処理装置による主記憶装
置からの原始データ及び２次データの読出しとを行わな
ければならないので、主記憶装置に対するアクセス回数
が増大するとともに、中央演算処理装置によるデータの
コンペアチェックに多大な時間を要する。
のデータの読出しと、チャネル装置による主記憶装置へ
のデータの書込みと、中央演算処理装置による主記憶装
置からの原始データ及び２次データの読出しとを行わな
ければならないので、主記憶装置に対するアクセス回数
が増大するとともに、中央演算処理装置によるデータの
コンペアチェックに多大な時間を要する。
【００１１】そこで、本発明の目的は上記問題点を解消
し、外部記憶装置との間のデータ転送時の中央演算処理
装置によるデータコンペアチェックを不要とすることが
でき、主記憶装置に対するアクセス回数を削減して主記
憶装置を有効活用することができるチャネル装置を提供
することにある。
し、外部記憶装置との間のデータ転送時の中央演算処理
装置によるデータコンペアチェックを不要とすることが
でき、主記憶装置に対するアクセス回数を削減して主記
憶装置を有効活用することができるチャネル装置を提供
することにある。
【００１２】
【課題を解決するための手段】本発明によるチャネル装
置は、外部記憶装置へのデータ転送を行うチャネル装置
であって、前記外部記憶装置に書込むデータのチェック
コードを生成する生成手段と、前記チェックコードを当
該データに対応付けて保持する保持手段と、前記外部記
憶装置から読出されたデータの正当性を当該データに対
応するチェックコードを基に判定する手段とを備えてい
る。
置は、外部記憶装置へのデータ転送を行うチャネル装置
であって、前記外部記憶装置に書込むデータのチェック
コードを生成する生成手段と、前記チェックコードを当
該データに対応付けて保持する保持手段と、前記外部記
憶装置から読出されたデータの正当性を当該データに対
応するチェックコードを基に判定する手段とを備えてい
る。
【００１３】本発明による他のチャネル装置は、主記憶
装置と外部記憶装置との間でデータ転送を行うチャネル
装置であって、前記主記憶装置から読出されて前記外部
記憶装置に書込まれるデータのチェックコードを生成す
る生成手段と、前記チェックコードを当該データに対応
付けて前記主記憶装置に書込む書込み手段と、前記外部
記憶装置からのデータ読出し時に前記外部記憶装置から
読出されるデータに対応するチェックコードを前記主記
憶装置から読出す読出し手段と、前記主記憶装置から読
出されたチェックコードを基に前記外部記憶装置から読
出されたデータの正当性を判定する手段とを備えてい
る。
装置と外部記憶装置との間でデータ転送を行うチャネル
装置であって、前記主記憶装置から読出されて前記外部
記憶装置に書込まれるデータのチェックコードを生成す
る生成手段と、前記チェックコードを当該データに対応
付けて前記主記憶装置に書込む書込み手段と、前記外部
記憶装置からのデータ読出し時に前記外部記憶装置から
読出されるデータに対応するチェックコードを前記主記
憶装置から読出す読出し手段と、前記主記憶装置から読
出されたチェックコードを基に前記外部記憶装置から読
出されたデータの正当性を判定する手段とを備えてい
る。
【００１４】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１５】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、チャネル装置１はバス４を
介して主記憶装置２及び中央演算処理装置３に接続され
ており、中央演算処理装置３の指示にしたがって主記憶
装置２と磁気ディスク装置や磁気テープ装置等の外部記
憶装置５との間のデータ転送を行う。
ック図である。図において、チャネル装置１はバス４を
介して主記憶装置２及び中央演算処理装置３に接続され
ており、中央演算処理装置３の指示にしたがって主記憶
装置２と磁気ディスク装置や磁気テープ装置等の外部記
憶装置５との間のデータ転送を行う。
【００１６】チャネル装置１の書込みバッファ１１は主
記憶装置２から外部記憶装置５に書込むデータを保持す
る。書込みバッファ１１に保持されたデータは出力レジ
スタ１３を介して外部記憶装置５に送出される。
記憶装置２から外部記憶装置５に書込むデータを保持す
る。書込みバッファ１１に保持されたデータは出力レジ
スタ１３を介して外部記憶装置５に送出される。
【００１７】また、チェックコード生成回路１２は主記
憶装置２から外部記憶装置５にデータを書込む際に、書
込みバッファ１１に保持されたデータに対してＣＲＣ
（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）等
のデータチェックコードを生成し、当該データチェック
コードをセレクタ１５に出力する。
憶装置２から外部記憶装置５にデータを書込む際に、書
込みバッファ１１に保持されたデータに対してＣＲＣ
（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）等
のデータチェックコードを生成し、当該データチェック
コードをセレクタ１５に出力する。
【００１８】入力レジスタ１４は外部記憶装置５からの
データを受信し、当該データをセレクタ１５に出力す
る。セレクタ１５はチェックコード生成回路１２からの
データチェックコードと入力レジスタ１４からのデータ
とのうち一方を選択して読出しバッファ１６に出力す
る。
データを受信し、当該データをセレクタ１５に出力す
る。セレクタ１５はチェックコード生成回路１２からの
データチェックコードと入力レジスタ１４からのデータ
とのうち一方を選択して読出しバッファ１６に出力す
る。
【００１９】読出しバッファ１６はセレクタ１５で選択
されたデータを保持し、当該データを主記憶装置２及び
チェック回路１８に出力する。ここで、セレクタ１５で
データチェックコードが選択された場合、読出しバッフ
ァ１６はそのデータチェックコードを主記憶装置２に出
力する。また、セレクタ１５で外部記憶装置５からのデ
ータが選択された場合、読出しバッファ１６はそのデー
タをチェック回路１８に出力する。
されたデータを保持し、当該データを主記憶装置２及び
チェック回路１８に出力する。ここで、セレクタ１５で
データチェックコードが選択された場合、読出しバッフ
ァ１６はそのデータチェックコードを主記憶装置２に出
力する。また、セレクタ１５で外部記憶装置５からのデ
ータが選択された場合、読出しバッファ１６はそのデー
タをチェック回路１８に出力する。
【００２０】チェック回路１８は主記憶装置２から読出
されたデータチェックコードを基に、外部記憶装置５か
ら読出されたデータの正当性をチェックし、その結果を
制御回路１７に通知する。制御回路１７は中央演算処理
装置３からの指示に従って上記の各回路を制御し、主記
憶装置２と外部記憶装置５との間のデータ転送を行う。
されたデータチェックコードを基に、外部記憶装置５か
ら読出されたデータの正当性をチェックし、その結果を
制御回路１７に通知する。制御回路１７は中央演算処理
装置３からの指示に従って上記の各回路を制御し、主記
憶装置２と外部記憶装置５との間のデータ転送を行う。
【００２１】図２は本発明の一実施例の動作を示すフロ
ーチャートである。これら図１及び図２を用いて本発明
の一実施例による主記憶装置２と外部記憶装置５との間
のデータ転送時のデータチェックについて説明する。
ーチャートである。これら図１及び図２を用いて本発明
の一実施例による主記憶装置２と外部記憶装置５との間
のデータ転送時のデータチェックについて説明する。
【００２２】チャネル装置１の制御回路１７は中央演算
処理装置３からのデータ書込み＆チェックコード生成指
示を受取ると（図２ステップ２１）、主記憶装置２から
データを取出し、当該データを外部記憶装置５に書込む
（図２ステップ２２）。
処理装置３からのデータ書込み＆チェックコード生成指
示を受取ると（図２ステップ２１）、主記憶装置２から
データを取出し、当該データを外部記憶装置５に書込む
（図２ステップ２２）。
【００２３】この場合、チャネル装置１の制御回路１７
は中央演算処理装置３の指示にしたがって主記憶装置２
からデータを読出し、当該データを書込みバッファ１１
に保持する。制御回路１７は書込みバッファ１１に保持
したデータを出力レジスタ１３を介して外部記憶装置５
に出力し、当該データを外部記憶装置５に書込む。
は中央演算処理装置３の指示にしたがって主記憶装置２
からデータを読出し、当該データを書込みバッファ１１
に保持する。制御回路１７は書込みバッファ１１に保持
したデータを出力レジスタ１３を介して外部記憶装置５
に出力し、当該データを外部記憶装置５に書込む。
【００２４】同時に、制御回路１７は中央演算処理装置
３の指示にしたがってチェックコード生成回路１２で書
込みバッファ１１に保持したデータのデータチェックコ
ードを生成し、当該データチェックコードをセレクタ１
５と読出しバッファ１６とバス４とを介して主記憶装置
２に格納する（図２ステップ２３）。このデータチェッ
クコードは主記憶装置２に格納されるとき、書込みバッ
ファ１１に保持したデータに対応付けられている。
３の指示にしたがってチェックコード生成回路１２で書
込みバッファ１１に保持したデータのデータチェックコ
ードを生成し、当該データチェックコードをセレクタ１
５と読出しバッファ１６とバス４とを介して主記憶装置
２に格納する（図２ステップ２３）。このデータチェッ
クコードは主記憶装置２に格納されるとき、書込みバッ
ファ１１に保持したデータに対応付けられている。
【００２５】制御回路１７は中央演算処理装置３から指
示されたデータを全て外部記憶装置５に書込んだかをチ
ェックし（図２ステップ２４）、全て外部記憶装置５に
書込んでいればデータ終了と判定して中央演算処理装置
３に終了報告を出力する（図２ステップ２５）。
示されたデータを全て外部記憶装置５に書込んだかをチ
ェックし（図２ステップ２４）、全て外部記憶装置５に
書込んでいればデータ終了と判定して中央演算処理装置
３に終了報告を出力する（図２ステップ２５）。
【００２６】当該データの外部記憶装置５への書込みが
終了すると、中央演算処理装置３は外部記憶装置５に書
込んだデータに対するデータ読出しコンペア指示を出力
する。制御回路１７はこのデータ読出しコンペア指示を
受取ると（図２ステップ２６）、外部記憶装置５に書込
んだデータを読出す（図２ステップ２７）。制御回路１
７は外部記憶装置５から読出したデータを入力レジスタ
１４とセレクタ１５とを介して読出しバッファ１６に保
持する。
終了すると、中央演算処理装置３は外部記憶装置５に書
込んだデータに対するデータ読出しコンペア指示を出力
する。制御回路１７はこのデータ読出しコンペア指示を
受取ると（図２ステップ２６）、外部記憶装置５に書込
んだデータを読出す（図２ステップ２７）。制御回路１
７は外部記憶装置５から読出したデータを入力レジスタ
１４とセレクタ１５とを介して読出しバッファ１６に保
持する。
【００２７】同時に、制御回路１７は中央演算処理装置
３から指示されたデータに対応するデータチェックコー
ドを主記憶装置２から読出し（図２ステップ２８）、当
該データチェックコードを書込みバッファ１１に保持す
る。
３から指示されたデータに対応するデータチェックコー
ドを主記憶装置２から読出し（図２ステップ２８）、当
該データチェックコードを書込みバッファ１１に保持す
る。
【００２８】制御回路１７は読出しバッファ１６に保持
したデータをチェック回路１８に出力するとともに、書
込みバッファ１１に保持したデータチェックコードをチ
ェック回路１８に出力する。チェック回路１８は書込み
バッファ１１に保持したデータチェックコードを基に読
出しバッファ１６に保持したデータのチェックを行う
（図２ステップ２９）。
したデータをチェック回路１８に出力するとともに、書
込みバッファ１１に保持したデータチェックコードをチ
ェック回路１８に出力する。チェック回路１８は書込み
バッファ１１に保持したデータチェックコードを基に読
出しバッファ１６に保持したデータのチェックを行う
（図２ステップ２９）。
【００２９】制御回路１７はこのチェックによってデー
タエラーを検出すると（図２ステップ３０）、処理を終
了して中央演算処理装置３に終了報告を出力する（図２
ステップ３２）。
タエラーを検出すると（図２ステップ３０）、処理を終
了して中央演算処理装置３に終了報告を出力する（図２
ステップ３２）。
【００３０】また、制御回路１７はこのチェックによっ
てデータエラーを検出しなければ（図２ステップ３
０）、中央演算処理装置３から指示されたデータ全ての
チェックが終了したかを判定し（図２ステップ３１）、
指示されたデータ全てのチェックが行われればデータ終
了と判定して中央演算処理装置３に終了報告を出力する
（図２ステップ３２）。
てデータエラーを検出しなければ（図２ステップ３
０）、中央演算処理装置３から指示されたデータ全ての
チェックが終了したかを判定し（図２ステップ３１）、
指示されたデータ全てのチェックが行われればデータ終
了と判定して中央演算処理装置３に終了報告を出力する
（図２ステップ３２）。
【００３１】上述した例では、主記憶装置２から外部記
憶装置５にデータを書込む場合について述べたが、他の
装置から外部記憶装置５にデータを書込む場合にも上記
のデータチェック方法を適用することができる。
憶装置５にデータを書込む場合について述べたが、他の
装置から外部記憶装置５にデータを書込む場合にも上記
のデータチェック方法を適用することができる。
【００３２】また、主記憶装置２から外部記憶装置５に
書込むデータのデータチェックコードを主記憶装置２に
格納しているが、当該データチェックコードを他の記憶
回路に格納するようにしてもよい。
書込むデータのデータチェックコードを主記憶装置２に
格納しているが、当該データチェックコードを他の記憶
回路に格納するようにしてもよい。
【００３３】このように、主記憶装置２から外部記憶装
置５にデータを書込む際に、チャネル装置１で当該デー
タのデータチェックコードを生成し、このデータチェッ
クコードで外部記憶装置５からのデータの正当性をチェ
ックすることによって、外部記憶装置５との間のデータ
転送時の中央演算処理装置３による外部記憶装置５から
のデータのコンペアチェックが不要となり、外部記憶装
置５からのデータを主記憶装置２に格納する必要がなく
なる。
置５にデータを書込む際に、チャネル装置１で当該デー
タのデータチェックコードを生成し、このデータチェッ
クコードで外部記憶装置５からのデータの正当性をチェ
ックすることによって、外部記憶装置５との間のデータ
転送時の中央演算処理装置３による外部記憶装置５から
のデータのコンペアチェックが不要となり、外部記憶装
置５からのデータを主記憶装置２に格納する必要がなく
なる。
【００３４】よって、外部記憶装置５との間のデータ転
送時において、主記憶装置２に対するアクセス回数を削
減することができるとともに、主記憶装置２を有効活用
することができる。また、中央演算処理装置３において
も外部記憶装置５からのデータのコンペアチェックが不
要となるので、中央演算処理装置３を有効活用すること
ができる。
送時において、主記憶装置２に対するアクセス回数を削
減することができるとともに、主記憶装置２を有効活用
することができる。また、中央演算処理装置３において
も外部記憶装置５からのデータのコンペアチェックが不
要となるので、中央演算処理装置３を有効活用すること
ができる。
【００３５】
【発明の効果】以上説明したように本発明によれば、外
部記憶装置へのデータ転送時に、外部記憶装置に書込む
データのチェックコードを生成して保持しておき、この
チェックコードを基に外部記憶装置から読出されたデー
タの正当性を判定することによって、外部記憶装置との
間のデータ転送時の中央演算処理装置によるデータコン
ペアチェックを不要とすることができ、主記憶装置に対
するアクセス回数を削減して主記憶装置を有効活用する
ことができるという効果がある。
部記憶装置へのデータ転送時に、外部記憶装置に書込む
データのチェックコードを生成して保持しておき、この
チェックコードを基に外部記憶装置から読出されたデー
タの正当性を判定することによって、外部記憶装置との
間のデータ転送時の中央演算処理装置によるデータコン
ペアチェックを不要とすることができ、主記憶装置に対
するアクセス回数を削減して主記憶装置を有効活用する
ことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すフローチャート
である。
である。
【図３】従来例の構成を示すブロック図である。
【図４】従来例の動作を示すフローチャートである。
１ チャネル装置 ２ 主記憶装置 ３ 中央演算処理装置 ５ 外部記憶装置 １１ 書込みバッファ １２ チェックコード生成回路 １５ セレクタ １６ 読出しバッファ １７ 制御回路 １８ チェック回路
Claims (2)
- 【請求項１】 外部記憶装置へのデータ転送を行うチャ
ネル装置であって、前記外部記憶装置に書込むデータの
チェックコードを生成する生成手段と、前記チェックコ
ードを当該データに対応付けて保持する保持手段と、前
記外部記憶装置から読出されたデータの正当性を当該デ
ータに対応するチェックコードを基に判定する手段とを
有することを特徴とするチャネル装置。 - 【請求項２】 主記憶装置と外部記憶装置との間でデー
タ転送を行うチャネル装置であって、前記主記憶装置か
ら読出されて前記外部記憶装置に書込まれるデータのチ
ェックコードを生成する生成手段と、前記チェックコー
ドを当該データに対応付けて前記主記憶装置に書込む書
込み手段と、前記外部記憶装置からのデータ読出し時に
前記外部記憶装置から読出されるデータに対応するチェ
ックコードを前記主記憶装置から読出す読出し手段と、
前記主記憶装置から読出されたチェックコードを基に前
記外部記憶装置から読出されたデータの正当性を判定す
る手段とを有することを特徴とするチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239401A JPH0793243A (ja) | 1993-09-27 | 1993-09-27 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239401A JPH0793243A (ja) | 1993-09-27 | 1993-09-27 | チャネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0793243A true JPH0793243A (ja) | 1995-04-07 |
Family
ID=17044229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5239401A Withdrawn JPH0793243A (ja) | 1993-09-27 | 1993-09-27 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002183072A (ja) * | 2000-12-13 | 2002-06-28 | Hitachi Ltd | インタフェース制御装置 |
-
1993
- 1993-09-27 JP JP5239401A patent/JPH0793243A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002183072A (ja) * | 2000-12-13 | 2002-06-28 | Hitachi Ltd | インタフェース制御装置 |
| JP4615122B2 (ja) * | 2000-12-13 | 2011-01-19 | 株式会社日立製作所 | インタフェース制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282688B1 (en) | Recording apparatus | |
| JPH0793243A (ja) | チャネル装置 | |
| JPH0444136A (ja) | メモリアクセス制御装置 | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JP3114177B2 (ja) | エラー訂正回路 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH01224851A (ja) | データ処理装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPS6191751A (ja) | デ−タバツフア出力制御方式 | |
| US20030120862A1 (en) | Controlling method of storage apparatus, and storage apparatus, disk array device, and disk controller used in the method thereof | |
| JPS58169398A (ja) | メモリ・システム | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH02202655A (ja) | 記憶装置 | |
| JPS63174139A (ja) | 読み出しデ−タチエツク方式 | |
| JPS6278625A (ja) | 磁気デイスク制御装置 | |
| JPH0635620A (ja) | 記憶装置の制御方式 | |
| JPS5937787B2 (ja) | 集積回路試験装置 | |
| JPS6152759A (ja) | 制御記憶読出検査方式 | |
| JPH02195443A (ja) | 出力装置の照合記録方式 | |
| JPS6051940A (ja) | バッファメモリ制御方式 | |
| JPH0273442A (ja) | データ処理装置 | |
| JPS59119586A (ja) | バブルメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |