JP2833782B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2833782B2 JP2833782B2 JP1148384A JP14838489A JP2833782B2 JP 2833782 B2 JP2833782 B2 JP 2833782B2 JP 1148384 A JP1148384 A JP 1148384A JP 14838489 A JP14838489 A JP 14838489A JP 2833782 B2 JP2833782 B2 JP 2833782B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- channel command
- signal line
- transmission
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，通信制御装置に関する。
［従来の技術］ 従来，この種の通信制御装置は，送受信データを格納
するバッファメモリと，バッファの確保及び解放を管理
するバッファ管理部とチャネルコマンドの制御を行なう
チャネルコマンド制御部と，伝送制御を行う回線制御部
からなっている。
するバッファメモリと，バッファの確保及び解放を管理
するバッファ管理部とチャネルコマンドの制御を行なう
チャネルコマンド制御部と，伝送制御を行う回線制御部
からなっている。
このような通信制御装置が中央処理装置からの指示に
より主記憶装置内に記憶されているデータをバッファメ
モリへ転送する場合，チャネルコマンド制御部は送信バ
ッファを確保して，送信データを該バッファへ転送し，
正常終了の報告を中央処理装置へ行なう。
より主記憶装置内に記憶されているデータをバッファメ
モリへ転送する場合，チャネルコマンド制御部は送信バ
ッファを確保して，送信データを該バッファへ転送し，
正常終了の報告を中央処理装置へ行なう。
また，バッファメモリに空がない場合には，バッファ
メモリへの転送は行なわれないか，送信バッファを確保
できなくなった時点で打ち切られ，異常終了の報告を中
央処理装置へ行なう。
メモリへの転送は行なわれないか，送信バッファを確保
できなくなった時点で打ち切られ，異常終了の報告を中
央処理装置へ行なう。
［発明が解決しようとする課題］ 上述した従来の通信制御装置は，バッファメモリ上に
送信バッファが確保できなかった場合，転送は行なわれ
ないか，送信バッファを確保できなくなった時点で打ち
切られるので，中央処理装置のソフトウェアは一定時間
後に，再度，主記憶装置からバッファメモリへの転送を
行なうためのチャネルコマンドを通信制御装置へ発行す
る必要があり，ソフトウェアのオーバーヘッドが増大す
るという欠点があった。
送信バッファが確保できなかった場合，転送は行なわれ
ないか，送信バッファを確保できなくなった時点で打ち
切られるので，中央処理装置のソフトウェアは一定時間
後に，再度，主記憶装置からバッファメモリへの転送を
行なうためのチャネルコマンドを通信制御装置へ発行す
る必要があり，ソフトウェアのオーバーヘッドが増大す
るという欠点があった。
［課題を解決するための手段］ 本発明によれば、中央処理装置からの指示によりチャ
ネルコマンドの実行制御を行なうチャネルコマンド制御
手段と、送受信データを格納するバッファメモリ手段
と、該バッファメモリ手段上に用意される送信バッファ
の先頭アドレス及び個数を管理するバッファ管理手段
と、伝送制御手順の制御を行う回線制御手段とを備え、
前記中央処理装置から前記バッファメモリ手段上の送信
バッファへのデータ転送を行う場合に、前記チャネルコ
マンド制御手段がデータ転送の正常終了または異常終了
を前記中央処理装置へ通知する通信制御装置において、
前記チャネルコマンド制御手段にタイマ手段を接続し、
前記チャネルコマンド制御手段が主記憶装置からバッフ
ァメモリ手段上の送信バッファへのデータ転送を行なう
チャネルコマンドを受領した時に前記バッファメモリ手
段上に送信バッファが確保できなかった場合は、前記チ
ャネルコマンド制御手段は、前記タイマ手段を起動して
該タイマ手段にて定められた時間だけ前記異常終了の通
知を見合わせ、前記時間内に送信バッファが確保できた
ときには該送信バッファへのデータ転送を開始して、デ
ータ転送が完了すれば正常終了の通知を行い、データ転
送が完了することなく前記時間が経過した場合は異常終
了の通知を行うようにしたことを特徴とする通信制御装
置が得られる。
ネルコマンドの実行制御を行なうチャネルコマンド制御
手段と、送受信データを格納するバッファメモリ手段
と、該バッファメモリ手段上に用意される送信バッファ
の先頭アドレス及び個数を管理するバッファ管理手段
と、伝送制御手順の制御を行う回線制御手段とを備え、
前記中央処理装置から前記バッファメモリ手段上の送信
バッファへのデータ転送を行う場合に、前記チャネルコ
マンド制御手段がデータ転送の正常終了または異常終了
を前記中央処理装置へ通知する通信制御装置において、
前記チャネルコマンド制御手段にタイマ手段を接続し、
前記チャネルコマンド制御手段が主記憶装置からバッフ
ァメモリ手段上の送信バッファへのデータ転送を行なう
チャネルコマンドを受領した時に前記バッファメモリ手
段上に送信バッファが確保できなかった場合は、前記チ
ャネルコマンド制御手段は、前記タイマ手段を起動して
該タイマ手段にて定められた時間だけ前記異常終了の通
知を見合わせ、前記時間内に送信バッファが確保できた
ときには該送信バッファへのデータ転送を開始して、デ
ータ転送が完了すれば正常終了の通知を行い、データ転
送が完了することなく前記時間が経過した場合は異常終
了の通知を行うようにしたことを特徴とする通信制御装
置が得られる。
［実施例］ 次に，本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例である通信制御装置のブロ
ック構成図である。
ック構成図である。
チャネルコマンド制御手段２は，主記憶装置上にある
チャネルコマンドを中央処理装置の指示により，フェッ
チ解読し実行を行なう機能を有している。このチャネル
コマンド制御手段２は，信号線11を介して中央処理装置
と接続され，信号線12を介して主記憶装置と接続され，
信号線13を介してバッファメモリ１と接続されている。
また，チャネルコマンド制御手段２はバッファ空有り信
号線21,バッファ確保信号線22,バッファ解放信号線23,
及びバッファアドレス信号線24を介してバッファ管理手
段３と接続されている。更にチャネルコマンド制御手段
２はタイマセット信号線25,タイマリセット信号線26,及
びタイムオーバー信号線27を介してタイマ手段５と接続
されている。
チャネルコマンドを中央処理装置の指示により，フェッ
チ解読し実行を行なう機能を有している。このチャネル
コマンド制御手段２は，信号線11を介して中央処理装置
と接続され，信号線12を介して主記憶装置と接続され，
信号線13を介してバッファメモリ１と接続されている。
また，チャネルコマンド制御手段２はバッファ空有り信
号線21,バッファ確保信号線22,バッファ解放信号線23,
及びバッファアドレス信号線24を介してバッファ管理手
段３と接続されている。更にチャネルコマンド制御手段
２はタイマセット信号線25,タイマリセット信号線26,及
びタイムオーバー信号線27を介してタイマ手段５と接続
されている。
バッファメモリ１は，送信データ／受信データを格納
するメモリであり，信号線13を介してチャネルコマンド
制御手段２と接続され，信号線14を介して回線制御手段
４と接続されている。
するメモリであり，信号線13を介してチャネルコマンド
制御手段２と接続され，信号線14を介して回線制御手段
４と接続されている。
バッファ管理手段３は，送信データバッファ／受信デ
ータバッファの先頭アドレス，個数を管理する機能を有
している。このバッファ管理手段３はバッファ空有り信
号線21,バッファ確保信号線22,バッファ解放信号線23,
及びバッファアドレス信号線24を介してチャネルコマン
ド制御手段２及び回線制御手段４に接続されている。
ータバッファの先頭アドレス，個数を管理する機能を有
している。このバッファ管理手段３はバッファ空有り信
号線21,バッファ確保信号線22,バッファ解放信号線23,
及びバッファアドレス信号線24を介してチャネルコマン
ド制御手段２及び回線制御手段４に接続されている。
タイマ手段５は，チャネルコマンド制御手段２からの
信号に従って予め定められた時間，計時を行う。このタ
イマ手段５はタイマセット信号線25,タイマリセット信
号線26,及びタイムオーバー信号線27を介してチャネル
コマンド制御手段２と接続される。
信号に従って予め定められた時間，計時を行う。このタ
イマ手段５はタイマセット信号線25,タイマリセット信
号線26,及びタイムオーバー信号線27を介してチャネル
コマンド制御手段２と接続される。
回線制御手段４は，回線の伝送制御手順の制御を行
う。この回線制御手段４は信号線14を介してバッファメ
モリ１と接続されている。また，バッファ空有り信号線
21,バッファ確保信号線22,バッファ解放信号線23,及び
バッファアドレス信号線24を介してバッファ管理手段３
と接続されている。
う。この回線制御手段４は信号線14を介してバッファメ
モリ１と接続されている。また，バッファ空有り信号線
21,バッファ確保信号線22,バッファ解放信号線23,及び
バッファアドレス信号線24を介してバッファ管理手段３
と接続されている。
第２図は，第１図のバッファ管理手段３の詳細ブロッ
ク図である。
ク図である。
アドレススタック41は，送信バッファ／受信バッファ
の先頭アドレスを格納しておくスタックである。アドレ
ススタック41はバッファアドレス信号線24を介してチャ
ネルコマンド制御手段２及び回線制御手段４に接続され
ている。
の先頭アドレスを格納しておくスタックである。アドレ
ススタック41はバッファアドレス信号線24を介してチャ
ネルコマンド制御手段２及び回線制御手段４に接続され
ている。
また，アドレススタック41は読出しポインタ信号線53
（ａ）を介して読出しポインタ44に接続され，書込みポ
インタ信号線54（ａ）を介して書込みポインタ43に接続
されている。
（ａ）を介して読出しポインタ44に接続され，書込みポ
インタ信号線54（ａ）を介して書込みポインタ43に接続
されている。
バッファ制御回路42は，バッファ管理手段３の制御を
行なう回路である。バッファ制御回路42はバッファ確保
信号線22及びバッファ解放信号線23を介して，チャネル
コマンド制御手段２と接続されている。また，バッファ
制御回路42は読出し制御信号線51を介して読出しポイン
タ44と接続され，書込み制御信号線52を介して書込みポ
インタ43に接続される。
行なう回路である。バッファ制御回路42はバッファ確保
信号線22及びバッファ解放信号線23を介して，チャネル
コマンド制御手段２と接続されている。また，バッファ
制御回路42は読出し制御信号線51を介して読出しポイン
タ44と接続され，書込み制御信号線52を介して書込みポ
インタ43に接続される。
書込みポインタ43は，書込み制御信号線52を介してバ
ッファ制御回路42と接続されている。また，書込みポイ
ンタ43は書込みポインタ信号線54（ａ），（ｂ）を介し
てアドレススタック41及び比較器45に接続されている。
ッファ制御回路42と接続されている。また，書込みポイ
ンタ43は書込みポインタ信号線54（ａ），（ｂ）を介し
てアドレススタック41及び比較器45に接続されている。
読出しポインタ44は，読出し制御信号51を介してバッ
ファ制御回路42と接続されている。また，読出しポイン
タ44は読出しポインタ信号53（ａ），（ｂ）を介してア
ドレススタック41及び比較器45に接続されている。
ファ制御回路42と接続されている。また，読出しポイン
タ44は読出しポインタ信号53（ａ），（ｂ）を介してア
ドレススタック41及び比較器45に接続されている。
チャネルコマンド制御手段２または回線制御手段４か
らバッファ確保信号がバッファ確保信号線22を介してバ
ッファ管理手段に送られると，読出しポインタ44で示さ
れるアドレススタック41の内容をバッファアドレス信号
としてバッファアドレス信号線24に出力し，読出しポイ
ンタ44を更新する。同様に，チャネルコマンド制御手段
２または回線制御手段４からバッファ解放信号23が送ら
れると，書込みポインタ43で示されるアドレススタック
41へバッファアドレス信号線24からのバッファアドレス
信号の内容を書込み，書込みポインタ43を更新する。
らバッファ確保信号がバッファ確保信号線22を介してバ
ッファ管理手段に送られると，読出しポインタ44で示さ
れるアドレススタック41の内容をバッファアドレス信号
としてバッファアドレス信号線24に出力し，読出しポイ
ンタ44を更新する。同様に，チャネルコマンド制御手段
２または回線制御手段４からバッファ解放信号23が送ら
れると，書込みポインタ43で示されるアドレススタック
41へバッファアドレス信号線24からのバッファアドレス
信号の内容を書込み，書込みポインタ43を更新する。
比較器45は書込みポインタ43と読出しポインタ44の内
容を比較し，不一致の場合にはバッファ空有りを示す信
号41をバッファ空有信号線21を介してチャネルコマンド
制御手段２及び回線制御手段４へ出力する。
容を比較し，不一致の場合にはバッファ空有りを示す信
号41をバッファ空有信号線21を介してチャネルコマンド
制御手段２及び回線制御手段４へ出力する。
次に，第１図の通信制御装置の動作について説明す
る。
る。
チャネルコマンド制御手段２は，信号線11を介して中
央処理装置からの起動を受け付ける。この時，バッファ
空有り信号線21からの信号がバッファ空有りの状態を示
している場合は，バッファ確保信号線23にバッファ確保
信号を出力する。バッファ管理部３手段はバッファ確保
信号を受けるとバッファアドレス信号線24を介して送信
バッファ先頭番地をチャネルコマンド制御手段２へ出力
する。チャネルコマンド手段２は送信バッファ先頭番地
を受けとると信号線12,13を介して主記憶装置から送信
データをバッファメモリ１へ転送する。その後，チャネ
ルコマンド手段２は中央処理装置へ正常終了の報告を行
う。
央処理装置からの起動を受け付ける。この時，バッファ
空有り信号線21からの信号がバッファ空有りの状態を示
している場合は，バッファ確保信号線23にバッファ確保
信号を出力する。バッファ管理部３手段はバッファ確保
信号を受けるとバッファアドレス信号線24を介して送信
バッファ先頭番地をチャネルコマンド制御手段２へ出力
する。チャネルコマンド手段２は送信バッファ先頭番地
を受けとると信号線12,13を介して主記憶装置から送信
データをバッファメモリ１へ転送する。その後，チャネ
ルコマンド手段２は中央処理装置へ正常終了の報告を行
う。
バッファ空有り信号線21からの信号がバッファ空無し
の状態を示している場合は，チャネルコマンド制御手段
２はタイマセット信号線25を介してタイマ手段５を起動
し，所定時間の待ち合わせ状態に入る。
の状態を示している場合は，チャネルコマンド制御手段
２はタイマセット信号線25を介してタイマ手段５を起動
し，所定時間の待ち合わせ状態に入る。
所定時間経過後までにバッファ管理手段３からバッフ
ァ空信号が出力された時は，チャネルコマンド制御手段
２はタイマリセット信号線26を介してリセット信号を出
力しタイマ５をリセットする。その後，上述同様信号線
12,13を介して送信データをバッファメモリ１へ転送
し，中央処理装置へ正常終了の報告を行う。
ァ空信号が出力された時は，チャネルコマンド制御手段
２はタイマリセット信号線26を介してリセット信号を出
力しタイマ５をリセットする。その後，上述同様信号線
12,13を介して送信データをバッファメモリ１へ転送
し，中央処理装置へ正常終了の報告を行う。
所定時間が経過するまでに，送信バッファの確保がで
きなかった時は，タイマ手段５はタイムオーバー信号線
27を介してタイムオーバーをチャネルコマンド制御手段
２へ通知する。チャネルコマンド制御手段２は転送動作
は実行せず，中央処理装置へ異常終了の報告を行なう。
きなかった時は，タイマ手段５はタイムオーバー信号線
27を介してタイムオーバーをチャネルコマンド制御手段
２へ通知する。チャネルコマンド制御手段２は転送動作
は実行せず，中央処理装置へ異常終了の報告を行なう。
送信バッファは回線制御手段４が，回線上へこのデー
タを送信し相手局から受信正常を表わす応答を受け取っ
た時点で解放される。
タを送信し相手局から受信正常を表わす応答を受け取っ
た時点で解放される。
従って，所定時間データの転送を見合せることによっ
て送信バッファの空を見つけることが可能である。
て送信バッファの空を見つけることが可能である。
尚，以上の説明はデータ転送開始時にバッファ確保が
出来なかった場合の実施例であるが，データ転送途中で
バッファ確保が出来なかった場合でも同様である。
出来なかった場合の実施例であるが，データ転送途中で
バッファ確保が出来なかった場合でも同様である。
［発明の効果］ 以上説明したように本発明は，チャネルコマンド制御
装置にタイマを接続し，チャネルコマンド実行時，バッ
ファメモリ上に送信バッファが確保できない場合，所定
時間異常終了の報告を見合わせることによって，主記憶
装置からバッファメモリへの転送を行なわせることがで
き，ソフトウェアによるチャネルコマンドの再試行によ
って生じるオーバーヘッドをなくせるという効果があ
る。
装置にタイマを接続し，チャネルコマンド実行時，バッ
ファメモリ上に送信バッファが確保できない場合，所定
時間異常終了の報告を見合わせることによって，主記憶
装置からバッファメモリへの転送を行なわせることがで
き，ソフトウェアによるチャネルコマンドの再試行によ
って生じるオーバーヘッドをなくせるという効果があ
る。
また、所定時間異常終了の報告を見合わせるようにし
たことで、異常終了の報告があった場合には、何らかの
障害、故障が発生していると判断することができるとい
う効果もある。
たことで、異常終了の報告があった場合には、何らかの
障害、故障が発生していると判断することができるとい
う効果もある。
第１図は本発明の実施例のブロック構成図，第２図は第
１図のバッファ管理手段３の詳細ブロック図である。 １……バッファメモリ,2……チャネルコマンド制御手
段,3……バッファ管理手段,4……回線制御手段,5……タ
イマ,11,12,13,14,15……信号線,21……バッファ空有り
信号線,22……バッファ確保信号線,23……バッファ解放
信号線,24……バッファアドレス信号線,25……タイマセ
ット信号線,26……タイマリセット信号線,27……タイム
オーバー信号線,41……アドレススタック,42……バッフ
ァ制御回路,43……書込みポインタ,44……読出しポイン
タ,45……比較器,51……読出し制御信号線,52……書込
み制御信号線,53（ａ）,53（ｂ）……読出しポインタ信
号線,54（ａ）,54（ｂ）……書込みポインタ信号線。
１図のバッファ管理手段３の詳細ブロック図である。 １……バッファメモリ,2……チャネルコマンド制御手
段,3……バッファ管理手段,4……回線制御手段,5……タ
イマ,11,12,13,14,15……信号線,21……バッファ空有り
信号線,22……バッファ確保信号線,23……バッファ解放
信号線,24……バッファアドレス信号線,25……タイマセ
ット信号線,26……タイマリセット信号線,27……タイム
オーバー信号線,41……アドレススタック,42……バッフ
ァ制御回路,43……書込みポインタ,44……読出しポイン
タ,45……比較器,51……読出し制御信号線,52……書込
み制御信号線,53（ａ）,53（ｂ）……読出しポインタ信
号線,54（ａ）,54（ｂ）……書込みポインタ信号線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−128455（ＪＰ，Ａ) 特開 昭59−158426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/00 G06F 13/12 G06F 13/38 G06F 12/02
Claims (1)
- 【請求項１】中央処理装置からの指示によりチャネルコ
マンドの実行制御を行なうチャネルコマンド制御手段
と、送受信データを格納するバッファメモリ手段と、該
バッファメモリ手段上に用意される送信バッファの先頭
アドレス及び個数を管理するバッファ管理手段と、伝送
制御手順の制御を行う回線制御手段とを備え、前記中央
処理装置から前記バッファメモリ手段上の送信バッファ
へのデータ転送を行う場合に、前記チャネルコマンド制
御手段がデータ転送の正常終了または異常終了を前記中
央処理装置へ通知する通信制御装置において、 前記チャネルコマンド制御手段にタイマ手段を接続し、
前記チャネルコマンド制御手段が主記憶装置からバッフ
ァメモリ手段上の送信バッファへのデータ転送を行なう
チャネルコマンドを受領した時に前記バッファメモリ手
段上に送信バッファが確保できなかった場合は、前記チ
ャネルコマンド制御手段は、前記タイマ手段を起動して
該タイマ手段にて定められた時間だけ前記異常終了の通
知を見合わせ、前記時間内に送信バッファが確保できた
ときには該送信バッファへのデータ転送を開始して、デ
ータ転送が完了すれば正常終了の通知を行い、データ転
送が完了することなく前記時間が経過した場合は異常終
了の通知を行うようにしたことを特徴とする通信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148384A JP2833782B2 (ja) | 1989-06-13 | 1989-06-13 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148384A JP2833782B2 (ja) | 1989-06-13 | 1989-06-13 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0314055A JPH0314055A (ja) | 1991-01-22 |
| JP2833782B2 true JP2833782B2 (ja) | 1998-12-09 |
Family
ID=15451563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148384A Expired - Lifetime JP2833782B2 (ja) | 1989-06-13 | 1989-06-13 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833782B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107741A (en) * | 1976-03-08 | 1977-09-09 | Hitachi Ltd | Peripheral control unit |
| JPS63128455A (ja) * | 1986-11-19 | 1988-06-01 | Fujitsu Ltd | 伝送フロ−制御方式 |
| JPH01120646A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 計算機システム監視装置 |
-
1989
- 1989-06-13 JP JP1148384A patent/JP2833782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314055A (ja) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0141742A2 (en) | Buffer system for input/output portion of digital data processing system | |
| US5724609A (en) | Apparatus for transfer-controlling data by direct memory access | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| USRE41010E1 (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| JP2833782B2 (ja) | 通信制御装置 | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
| JPS6126706B2 (ja) | ||
| JP2679440B2 (ja) | 情報処理装置 | |
| JP3364751B2 (ja) | データ転送システム | |
| JP3293635B2 (ja) | チャネル装置 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JPH0623967B2 (ja) | デバイス切断方法 | |
| JPS5916036A (ja) | 入出力制御装置 | |
| JPS605367A (ja) | 通信制御処理装置 | |
| JPH10214247A (ja) | 外部記憶装置インタフェース | |
| JPS61250758A (ja) | 通信制御装置 | |
| JP2595321B2 (ja) | 計算機システム | |
| JPS6027427B2 (ja) | デ−タ・バツフア制御方式 | |
| JPS60181863A (ja) | デ−タ処理装置 | |
| JPS58186830A (ja) | デ−タ転送装置 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPS634210B2 (ja) | ||
| JPS6378257A (ja) | 入出力制御装置 | |
| JPS5922462A (ja) | 通信制御方式 |