JPS5916036A - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JPS5916036A
JPS5916036A JP12432582A JP12432582A JPS5916036A JP S5916036 A JPS5916036 A JP S5916036A JP 12432582 A JP12432582 A JP 12432582A JP 12432582 A JP12432582 A JP 12432582A JP S5916036 A JPS5916036 A JP S5916036A
Authority
JP
Japan
Prior art keywords
data
address
input
magnetic drum
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12432582A
Other languages
English (en)
Inventor
Takeshi Masuda
健 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12432582A priority Critical patent/JPS5916036A/ja
Publication of JPS5916036A publication Critical patent/JPS5916036A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、入出力制御装置に関する。
入出力制御装置は、上位のプロセッサ(CPU)と入出
力装置との間に介在する。入出力制御装置はCPUと入
出力装置との間の情報転送及び両者の間の各種のタイミ
ング制御を行う。1個のCPUと複数の入出力装置との
間で情報転送を行いたい場合がある。この場合には、各
入出力装置対応に入出力制御装置を設け、各入出力制御
装置と1個のCPUとの間に1個のデータチャネル装置
を設ける。
データチャネル装置は、】個のCPUと複数の入出力制
御装置との時分割結合をはかる機能會持つ。
この結合は、通常インターフェイスと呼び、このインタ
ーフェイスは、特定のシーケンスのもとになされる。特
定のシーケンスとは、起動シーケンス→入出力制御起動
シーケンス−転送シーケンスより成る、 第1図VC以上の構成全図示する。CPU 1は主記憶
装置2のソフトウェアにより所定の処理ケ行う。
複数の入出力装置50 、51 、52と複数の入出力
制御装置40 、41 、42とは相互に対応する。デ
ータチャネル装置3はCPUと複数の入出力制御装置4
0,41゜42との間に介在し、CPUと複数の入出力
制御装置40 、41 、42との選択的結合をはかる
。この選択的結合とは時分割によってなされる。データ
転送に際しては、CPU1を介することなく、主記憶装
置2とデータチャネル装置3との間でDMA転送を行1
う。
第2図に、CPUと複数の入出力制御装置40,41゜
42、複数の入出力装置50 、51 、52とデータ
チャネル装置3とのインク・−フェースのタイミングの
一例を示す。入出力制御装置40(入出力装置50)が
起動シーケンスに入り所定のインターフェイスを形成後
、インターフェイスは一旦解除さf]、る。この解除後
、他の入出力制御装置4] (51)が起動シーケンス
に入り、その解除後、先の入出力制御装置40 (50
)が入出力制御起動シーケンス及び転送シーケンス用の
インターフェイスに入り、所定のシーケンス処理を行う
。転送シーケンス後そのインターフェイスは解除され、
その間に他の入出力制御装置42(52)が起動シーケ
ンスに入る。以下、同様に各シーケンスが時分割に選択
全骨け、複数の入出力制御装置が時分割にデータチャネ
ル装置とインターフェイス全行う。これにより、1個の
CPUと複数の入出力装置との間で必要なデータ転送が
行われる。
尚、第2図のシーケンスは一例であり、要は時分割にシ
ーケンスが選ばれること、どのシーケンスが選ばれるか
は優先度やデータ転送状況、シフトウェア等によって決
まる。
入出力装置を磁気ドラム装置とする事例で説明する。こ
の際、人出力制御装置は磁気ドラム制御装置と呼ばれる
〔起動シーケンス〕。磁気ドラム制御装置では、一般の
入出力制御装置と同様に、CPUのソ乙トウエア力1ら
の入出力命令に基づくデータチャネル装置力・らの起動
を受ける。この起動により磁気ドラム制御装置とデータ
チャネル装置とのインターフェイス全結合し、先ず、磁
気ドラム制御装置に対する機器番号(複数の人出カ装置
に対しで一貫機器番号が予じめ附されている)及び指令
の正当性等を制御データの送受信により相互に確認する
起動シーケンスにより正当性を確認すると、磁気ドラム
制御装置は、データチャネル装置とのインターフェイス
を一旦解放する。一方、磁気ドラム制御装置は磁気ドラ
ム装置の回転位置情報(アドレス情報)全磁気ドラム装
置から読取り、予じめデータチャネル装置から受取り保
持しているデータ転送開始アドレス情報と回転位置情報
との比較照合を行う。回転位置情報は磁気ドラムの回転
と同期して逐次更新されてゆき、従ってその更新毎に比
較照合を行う。
〔入出力制御起動シーケンス〕。前記アドレス情報と回
転位置情報の一致を検出すると、ドラム制御装置は、デ
ータチャネル装置に対し、データ転送全開始するだめの
インターフェイス結合要求信号を送出する。この要求に
対し、データチャネル装置は、要求受付可能であれば、
インターフェイス全結合し、磁気ドラム制御装置から磁
気ドラム制御装置用の機器番号を受信する。次いでデー
タチャネル装置は機器対応のデータ転送制御用情報に基
づき、データ転送の準備全行い、準備完了を示す制御信
号を磁気ドラム制御装置へ送信する。
〔転送シーケンス〕。データ転送動作には、データ方向
性から見て、磁気ドラム制御装置への書込み及び読出し
動作があるか、基本的制御機能は同一であるので、以下
では書込み動作について説明する。
磁気ドラム制御装置は入出力制御起動シーケンス終了後
、データチャネル装置に対しデータ要求信号を送出する
。データチャネル装置は、データ要求信号を受信すると
、転送データをデータバスに乗せ、データ送出信号を送
出する。磁気ドラム制御装置はデータ送出信号を受信す
ると、データバス上のデータを取込んだ後データチャネ
ル装置に対し、データ受信完了信号を送出する。データ
チャネル装置は、データ受信完了信号全受信するとデー
タ送出完了信号を送出する。以上の制御信号のシーケン
スにより1単位データ(本例では1バイト)の送受信が
行われ、このシーケンスは、データチャネル装置が磁気
ドラム制御装置にデータ転送終了を指示するか、磁気ド
ラム制御装置がデータチャネル装置にデータ転送終了を
要求するまで繰返される。
一方、磁気ドラム装置は、装置固有の転送速度を有して
おり、例えは転送速度が200にバイト7秒の場合、転
送シーケンスにおいて、5マイクロ秒毎に1回、データ
要求信号からデータ送出完了信号まで全終了しなげれば
ならない。
通常の転送制御を実行する限りにおいては、この制限時
間範囲内でデータチャネル装置は動作するが、一時的に
制限時間を越える場合(これ全オーバーランと呼ぶ)が
発生し得る。例えはデータチャネル装置から読出そうと
した際、主記憶装置が他のデータ処理装置に専有されて
おり、主記憶装置が開放されるのを待合せる時間が、前
記制限時間全越える場合等である。この場合、磁気ドラ
ム制御装置は、磁気ドラムの正規の記憶領域へのアクセ
ス(本例ではデータの書込み)が不可となるため、一般
に制御装置内に前記規定時間の超過を検出する手段を設
けており、超過を検出すると、制御装置側力・ら終了し
、データチャネル装置とのインターフェイス全解放する
この後、磁気ドラ今制御装置は、再度、入出力制御起動
シーケンスにより、データチャネル装置とインターフェ
イスを結合し、データ転送が、異常終了したことを、機
器状態情報等によりデータチャネル装置さらにU CP
Uのソフトウェアに通知する。ソフトウェアは本異常終
了の通知を受けると、該当入出力命令を再実行するが又
は、磁気ドアA装置の障害と判断しデータ処理システム
から切離す。
以上の奸く、従来例では、オーバーランが発生すると入
出力制御装置が異常終了’k CPUのソフトウェアに
jI¥1知し、ソフトウェアは異常処理プログラム全実
行するため、システムの処理能力低下を招く。また、異
常処理プログラムの判断結果として入出力命令を再実行
する場合、データチャネル装置は起動シーケンスからデ
ータ転送ケ再開せねばならず、正常にデータ転送を終了
する場合の2倍程度の時間を要すため、システムの処理
能力はさらに低下することになる。
本発明の目的は、オーバーラン発生時にi/ スfムに
与える処理能力低下全軽減せしめてなる入出力制御ii
′fj:提供するものである。
本発明の要旨は、オーバーランを検出する手段を設け、
オーバーラン検出時、データ転送中断点を一時的に記憶
し、然る後読中断点よりデータ転送?再開せしめた点に
ある。
以下、図面により本発明全詳述する。
第3図は、本発明を磁気ドラム制御装置に適用1〜た場
合の実施例である。磁気ドラム制御装置100はデータ
チャネル装置と磁気ドラム装置との間に介在する。磁気
ドラム制御装置100は、王制a 部1(’l、バッフ
ァレジスタ11.アドレスレジスタ12、アドレスバッ
ファレジスタ13、カウンタ14、−数枚出回路15、
アンドグー)16.17.オアゲート18、セーブレジ
スタ19、ノクス30 、31より成る。
主制御部】0は、データチャネル装置及び磁気ドラム装
置とのインターフェイスを制御する。・f゛ソフアレジ
スタ11、データチャネル装置と磁気ドラム装置との間
の転送データ及びデータチャネル装置から受信する各種
制御データ全一時保持する0アドレスレジスタ12はデ
ータチャネル装置又は磁気ドラム装置から受信する磁気
ドラム装置のアドレスデータケ一時保持する。アドレス
ツク゛ソファレジスタ13は磁気ドラム装置から受信す
る磁気ドラム装置のアドレスデータ全一時格納する。
カウンタ14は、データ要求信号2DKよって起動され
、データチャネル装置からのデータ送出完了信号nによ
って、初期状態にリセットされる。−数枚出回路15は
、アドレスレジスタ12とアドレスバッファレジスタ1
3の各内容の一致の有無をチェックし、一致時に一致検
出信号35を発生する。
アンドゲート16と17とはアドレスレジスタ12に転
送するデータの選択用ケ゛−トであり、信号32の発生
時にケ”−)16i開き、バス30の磁気ドラム装置か
らのアドレス會転送する。信号33の発生時にr−ト1
7w開き、パス31のデータチャネル装置からのデータ
全転送する。信号32、信号33は主制御部10が発生
する。セーブレジスタ19fiオーバーラン発生時にバ
ッファレジスタ11117:格納された転送データを一
時退避する。
信号21はデータ受信完了信号であり、主制御部10か
らデータチャネル装置に送られる。信号22はデータ送
出信号であり、データチャネル装置から主制御部10に
送られる。信号34は、カウンタ14が磁気ドラム装置
固有の転送速度から規定される1単位データ転送許谷時
間を越えた場合にカウンタ14〃・ら出力するオーパフ
、ロー信号であり、主制御部10に送られる。信号nは
データ送出完了信号であり、データチャネル装置から主
制御部1(lに送られる。信号26は、データチャネル
装置と磁気ドラム制御装置間のインターフェイス制御信
号群のうち、信号加〜′23を除いた残りの信号群であ
る。
以上の構成を、磁気ドラム装置への書込みの事例に即し
て説明する。先ず、薔込みタイムミング及びドラムのア
ドレスの設定の仕方全説明する。
第3図は磁気ドラム装置への書込み時のタイムチャート
ラ示す。データ要求信号20は5μ秒毎に主制御部10
がデータチャネル装置へ送出する。この要求信号10ヲ
受けてデータチャネル装置は主制御部]0ヘデータ送送
信号22ヲ送る。このデータ送出信号22と共にパス5
に書込みデー27乗せバッファレジスタ11はこのデー
タ全取込みデータ確定する。この確定と共に、バッファ
レジスタ11の内容は書込みデータとしてパラ−シリ変
換され磁気ドラム装置に送られヘッドを介して書込まれ
る。
尚、第4図でデータ確定後若干の遅れをもって書込みタ
イミングが開始している理由ニ、ノやラージ11変換時
間による遅れ時間による。
バッファレジスタIノでのデータ確定完了を待って主制
御部10はデータ受信完了信号2】を発生し、この信号
を受信してデータチャネル装置はデータ送出完了信号2
3全主制御部1oに送る、以上のシーケンスを持ってデ
ータ按求がらデータ送出完了までの一連の処理が終了す
る。以上のシーケンスはデータ要求信号側が発生する毎
に行われる。“第5図で磁気ドラム本体部6oでのアド
レス付は全説明する。磁気ドラム本体部ωは図示しない
回転駆動部によって定速回転を行う。磁気ドラム本体部
60はトラック毎にヘッド61が固定して設置されてい
る。各トラックはセクタ単位ではなくロケーション形式
でアドレス化している。従って、ドラム装置のアドレス
は、トラックアドレスTAトロケーションアドレスLA
との組合せによって指定できる。
次に、CPU’(r含めたシステムとしての上記アドレ
スへの畳込みの手/flit k示す。先ず、CPU側
のソフトウェアはデータチャネル装置を介し、予じめア
クセス先頭アト1/スを示すトラックアドレス及びロケ
ーションアドレスより成るアト9レスをドラム制御装置
100に送る、ドラム制御装置]00は上記了ドレスを
保持する。更に、CPU側のソフトウェアに書込み指令
をドラム制御装置100に送る。
ドラム制御装置は、ロケーショントラックのデータを読
出し、先に内部保持したロケーションアドレスとの一致
ケ検出すると、トラックアドレスで指定されたヘッドよ
り書込み全シリアルに開始する。尚、以上の過程で、ト
ラックアドレスとロケ−i/ヨンアドレスは、アドレス
1/・ソスタ12に保持され、ロケーションアドレスは
レジスタ13に保持される。また、アドレスはシーケン
シャルアクセスであるため、先頭アドレスだけが指定さ
れ、データチャネル装置がソフトウェアの指定語数分連
続に転送される。
さて、■:込み動作を行うに際して、起動シーケンス及
び転送シーケンスに入る前の入出力制御起動シーケンス
までの動作は従来技術と同様である故、説明は省略する
入出力制御起動シーケンスに入り、磁気ドラム制御装置
の主制御部10は、データチャネル装置に対しデータ要
求信号20を送出すると同時にカウンタ14’(i−起
動し、カウンタ14は計数を開始する。データチャネル
装置はデータ要求信号2o全受信すると、゛転送データ
全データバス25に乗せ且つデータ送出信号22ヲ送出
する。磁気ディスク制御装置100はデータ送出信号を
受取るとデータバスδ上のデータを取込んだ後、データ
受信完了信+j21を送出する。データチャネル装置は
、この応答としてデータ送出完了信号23ヲ送出し、磁
気ドラム制御装置100では、これによりカウンタ14
をリセットする。これまでの計数時間が1単位データ転
送許容時間を越えていなければ、主制御部10は引続き
転送制御全継続する。然るに、1単位データ転送許容時
間を越えた場合は、カウンタ14はオーバーフロー信号
34ヲ生起し、主制御部1oはオーバーフロー信号34
を取込み選択信号32 、33を発生する。−選択信号
32によりケ゛−)16を開きこの時の磁気ドラムのア
ドレス情報全データ・ぐス艶から取込みアドレスレジス
タ12に一時記憶する。更vc、クー)17全開きデー
タチャネル装置が指定した先頭アドレスをレジスタ12
VC一時記憶する。オーツ9−ラン発生時のドラム装置
のアドレスは、上記先頭アドレスとオーバーラン発生時
の/(ス30から得るその時のドラム装置のアドレスで
あるロケーションアドレスとで特定される。ここで、先
頭アドレスとは、データチャネル装置から与えられるも
のであり、データチャネル装置は書込みアドレスの先頭
のアドレスを先頭アドレスとして与えると共に、その先
頭アドレスからどこまでのアドレスに至るまでとのアド
レス指定は行わず、誉−込むべきデータ長としてアドレ
スに取って代らせている。従って、オーバーラン発生時
のアドレスとは、先に与えられた先頭アドレスとそのオ
ーバ−ラン発生時に読゛出して得られるその時のログ−
ジョンアドレスとの2つのアドレス捷で特定できること
になる。
尚、前述の1単位データとは1バイト長のデータ全天う
、更に、磁気ドラム制御装置300とデータチャネル装
置間の制御信号26の送受信によりデータチャネル装置
とのインターフェースヲ開放する。この後、主制御部は
アドレスレジスタ12に格納されたデータを、通常時に
データチャネル装置から予じめ受信しているデータ転送
開始アドレス情報とみなす。
一方、磁気ドラム装置はその後も回転しており、ヘッド
を介して、逐次、磁気ドラム装置の回転位置情報(アド
レス情報)を読取っている。このアドレス情報はバス3
0ヲ介してアドレスバッファレジスタ13に一時格納さ
れる。一致比較回路15は、レジスタ12と次々に書込
まれるレジスタ13の内容との一致比較を行う。この際
のアドレスは、前述したトラックアドレスとロケーショ
ンアドレスとの組合せより成るアドレスである。
一致回路15で一致信号が得られると、その時の読出し
アドレスは、先のオーバーラン発生時のアドレスと々る
。このアドレスは、オーバーラン発生から磁気ドラム装
置の回゛転体が1回転した時点即ち磁気ドラム回転の次
周期である。従って、このアドレスに先に格納したセー
ブレジスタ19の1単位データの内容全磁気ドラム装置
に送り書込みを行う。更に、データチャネル装置に入出
力制御起動シーケンスを要求する。データチャネル装置
は入出力制御起動シーケンスによりオーツマー9フ発生
以降の転送データを主記憶装置から読出しデータ転送を
継続する。
以上の例では、磁気ドラム装置への簀込み動作について
説明したが、読出し動作にすし・ても転送データの方向
が逆になるだけで基本的な動作は同一である。
以上説明した通り本発明によれば、従来技術で問題とさ
れるデータチャネル装置入出力制御装置間のオーバーラ
ン発生によるデータ処理システムの処理能力低下に対し
、ソフトウェア側の関与なしにオーバーラン発生後のデ
ータのみ、ノ1−ドウヱア側で継続して転送可能となり
、処理能力低下を軽減できる。本発明の応用として、オ
ー・ぐ−ラン発生時、データチャネル装置、入出力制御
装置の間のインターフェースを結合したママ1.オーバ
ーラン発生後のデータ転送再開条件を待合せる方式も容
易に類推されるが、この場合、該データチャネル装置が
、オーバーランの発生した入出力装置とくくり付けにな
るため、データチャネル装置に収容されている他の入出
力制御装置が動作不可となり、これによる処理能力低下
が大きい。
また、本発明の実施例では、入出力装置のアドレス情報
を入出力装置自体に保持している磁気ドラム制御装置に
ついて説明したが、一般の磁気バブル制御装置のように
入出力装置のアドレス情報を制御装置側で保持している
入出力制御装置にも適用可能である。
一方、本発明を適用した装置において、オーバーランが
固定的に発生する様なハードウェア障害が発生した場合
、オーバーラン発生、転送の中断。
ioc起動シーケンスによる転送の再開、オーバーラン
発生・・・という無限ループに入ることが考えられるが
、これに対しては、一般にソフトウェアで行われている
入出力命令起動後のデータチャネル装置の割り込み時間
監視による方法、あるいは、入出力制御装置側にオーバ
ーラン発生回数全計数し、規定回数を越えた場合、異常
終了ケデータチ5ヤネル装置に報告する手段ケ設ける方
法等により容易に回避可能である。
【図面の簡単な説明】
第1図はデータ処Jqjシステムを示す図、第2図はそ
の動作タイムチ1/−ト、第3図は本発明の実10施例
図、第4図は州、込みタイムチャート、第5図は磁気ド
ラム装置のアドレス説明図である。 10・・・主制御部、11”・バツファレノスタ、13
・・・アドレスバッファレジスタ、14・・・カウンタ
、15・・・−数構出回路、19・・・セーブレジスタ
、100・・・伍気ト1′・ラム制御装置。 代理人弁理士  秋 本 正  実 弟 1 図 第2図 411’51)   脛       肢ヒ起1 42(52>               −226
− 第3図 00

Claims (1)

    【特許請求の範囲】
  1. データチャネル装置と入出力装置との間のデータ転送を
    制御する入出力制御装置に於いて、該入出力制御装置の
    データ転送要求信号に対する。データチャネル装置から
    のデータ送出完了信号までの応答時間を計数する手段と
    、該手段による計数応答時間が規定される待合せ許容時
    間を越えた場合、データチャネル装置と該入出力装置と
    の結合を一時解除し、データ転送中断点を記憶する手段
    と、データ転送中断点からデータ転送全再開する手段と
    より成る入出力制御装置。
JP12432582A 1982-07-19 1982-07-19 入出力制御装置 Pending JPS5916036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12432582A JPS5916036A (ja) 1982-07-19 1982-07-19 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12432582A JPS5916036A (ja) 1982-07-19 1982-07-19 入出力制御装置

Publications (1)

Publication Number Publication Date
JPS5916036A true JPS5916036A (ja) 1984-01-27

Family

ID=14882540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12432582A Pending JPS5916036A (ja) 1982-07-19 1982-07-19 入出力制御装置

Country Status (1)

Country Link
JP (1) JPS5916036A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200748A (ja) * 2012-03-26 2013-10-03 Nec Corp データ転送チャネル、データ転送制御装置、テータ転送制御方法、及び、データ転送制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200748A (ja) * 2012-03-26 2013-10-03 Nec Corp データ転送チャネル、データ転送制御装置、テータ転送制御方法、及び、データ転送制御プログラム

Similar Documents

Publication Publication Date Title
US5687393A (en) System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters
US5129072A (en) System for minimizing initiator processor interrupts by protocol controller in a computer bus system
US5089953A (en) Control and arbitration unit
EP0055623B1 (en) Direct memory-access mode for a high-speed memory system
JPS5916036A (ja) 入出力制御装置
JP3283928B2 (ja) ディスク制御装置
JPS5936773B2 (ja) ロ−カルバ−スト転送制御方式
JP2833782B2 (ja) 通信制御装置
JPS597971B2 (ja) 入出力装置の制御方式
JPS599927B2 (ja) デ−タ転送制御方式
JP2679440B2 (ja) 情報処理装置
JP2941005B2 (ja) 記憶制御装置
JPH11212904A (ja) データ転送システム
JP3298550B2 (ja) 多重化プロセッサシステム
JP3012402B2 (ja) 情報処理システム
JPH0822441A (ja) 情報処理装置およびその通信エラー検出方法
JPH0399337A (ja) データ処理ユニットの診断方法、データ処理ユニット、データ処理システム
JPS5820058B2 (ja) デ−タ先行読出し方式
JPS6118032A (ja) 外部メモリ制御装置
JPS59173867A (ja) デイスクキヤツシユデ−タ転送制御方式
JPS61180326A (ja) ストリ−ミング磁気テ−プ装置の制御方式
JPS63282852A (ja) 2重化処理システムにおける予備系診断方式
JPS634210B2 (ja)
JPH06295268A (ja) バスインタフェース回路
JPH0215353A (ja) 特定アドレス時異常設定方式