JPS61180326A - ストリ−ミング磁気テ−プ装置の制御方式 - Google Patents
ストリ−ミング磁気テ−プ装置の制御方式Info
- Publication number
- JPS61180326A JPS61180326A JP60019990A JP1999085A JPS61180326A JP S61180326 A JPS61180326 A JP S61180326A JP 60019990 A JP60019990 A JP 60019990A JP 1999085 A JP1999085 A JP 1999085A JP S61180326 A JPS61180326 A JP S61180326A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic tape
- instruction
- tape device
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明ｆｉ磁気テープ装置に系シ、％Ｋ、比較的小形、
低速のシステムに使用するに好適なストリーミング磁気
テープ装置の制一方式に関する。
低速のシステムに使用するに好適なストリーミング磁気
テープ装置の制一方式に関する。
ストリーミング磁気テープ装置とは、アンリツテクニカ
ル（４６号）貞７５〜７６に記載のように、従来のスタ
ートストップ方式が、磁気テープ上の１プａツク毎に走
行・停止をするのに対し、リインストラクト時間（命令
再発行時間）内に次のコマンドを与えることにより、停
止することなく高速連続走行を行うことができる小形低
価格の磁気テープ装置である。しかしながら、この装置
は、起動、停止時間が大キク、更に、リインストラクト
時間内に欠の命令を与えられないとりボジショニｙ ！
動作ｆ行うため、スタートストップ式に比べて啄めて長
い処理時間を必要とし、かえって速度的に遅くなる。ｆ
ＨＭ社８８０９凪開ＥＴＩＣＴＡＰＥ ＵＮＩＴ
ＤＥＳＣＲＩＰＴＯＮ （１９７９）５頁にス） ＩＪ
−ミング磁気テープ装置の適用について論じられてい
る嫌に、ソフトウェア処理に時間を要し次シ、入出力装
置が多く競合の多いシステムには向かないとされている
５高速ストリ一ミング動作させるためのりインストラク
トタイム内、２７〜４． Ｏｍ Ｓ（１１３Ｇ ＝ ０
．６インチ）が、一般的であるが、低速システムのため
に時間を延長させる一方法トシテ、１８Ｍ社８８０９
ｍＡＧＮＥＴ Ｉ ＣＪ’ＡＰＥＤＥＳＣｄ、ＩＰＴＩ
ＯＮ １４頁では、Ｉ ＢＧｔ−長くする方法がとられ
ている。また同様にｉＢＧを長くする方法が、アンリノ
テクニカル（４６号）７６頁に論じられている。この手
段では、ギャップが長くなるため、テープ−巻の記録容
量が減る（特にブロックサイズが通常の２〜４にバイト
では、半減する。）。さらに、この技術は、諸規格（Ｊ
ＩＳ、ＩＳＯ等）に従って、情報交換用テープにて行う
際、ｉＢＧ長け、公称０．６インチ、最少０．５インチ
で記録されておシ、書き込みはできても、読出しに問題
がある。
ル（４６号）貞７５〜７６に記載のように、従来のスタ
ートストップ方式が、磁気テープ上の１プａツク毎に走
行・停止をするのに対し、リインストラクト時間（命令
再発行時間）内に次のコマンドを与えることにより、停
止することなく高速連続走行を行うことができる小形低
価格の磁気テープ装置である。しかしながら、この装置
は、起動、停止時間が大キク、更に、リインストラクト
時間内に欠の命令を与えられないとりボジショニｙ ！
動作ｆ行うため、スタートストップ式に比べて啄めて長
い処理時間を必要とし、かえって速度的に遅くなる。ｆ
ＨＭ社８８０９凪開ＥＴＩＣＴＡＰＥ ＵＮＩＴ
ＤＥＳＣＲＩＰＴＯＮ （１９７９）５頁にス） ＩＪ
−ミング磁気テープ装置の適用について論じられてい
る嫌に、ソフトウェア処理に時間を要し次シ、入出力装
置が多く競合の多いシステムには向かないとされている
５高速ストリ一ミング動作させるためのりインストラク
トタイム内、２７〜４． Ｏｍ Ｓ（１１３Ｇ ＝ ０
．６インチ）が、一般的であるが、低速システムのため
に時間を延長させる一方法トシテ、１８Ｍ社８８０９
ｍＡＧＮＥＴ Ｉ ＣＪ’ＡＰＥＤＥＳＣｄ、ＩＰＴＩ
ＯＮ １４頁では、Ｉ ＢＧｔ−長くする方法がとられ
ている。また同様にｉＢＧを長くする方法が、アンリノ
テクニカル（４６号）７６頁に論じられている。この手
段では、ギャップが長くなるため、テープ−巻の記録容
量が減る（特にブロックサイズが通常の２〜４にバイト
では、半減する。）。さらに、この技術は、諸規格（Ｊ
ＩＳ、ＩＳＯ等）に従って、情報交換用テープにて行う
際、ｉＢＧ長け、公称０．６インチ、最少０．５インチ
で記録されておシ、書き込みはできても、読出しに問題
がある。
また、時間を延長させる他の方法として、アンリツテク
ニカル７１頁に記載されている低速モードを使うことも
できるが、これでは、速度が落ちて、ストリーミング動
作の性能を十分に発揮できない。
ニカル７１頁に記載されている低速モードを使うことも
できるが、これでは、速度が落ちて、ストリーミング動
作の性能を十分に発揮できない。
一万、大形システムとの間で、清報交換を、高速で行い
たいというニーズは、他に簡便な手段がなく、多い。し
かし、小形低速のシステムでは、割込待ち時間、ノブド
ウエアオーバーヘッドが大キく、前述のりインストラク
トタイム内に命令を再発行する事は、動乍終了浸、割込
を発し、新たに起動を受ける従来の方式では、不可能で
ある。
たいというニーズは、他に簡便な手段がなく、多い。し
かし、小形低速のシステムでは、割込待ち時間、ノブド
ウエアオーバーヘッドが大キく、前述のりインストラク
トタイム内に命令を再発行する事は、動乍終了浸、割込
を発し、新たに起動を受ける従来の方式では、不可能で
ある。
高速でスタートストップ可能なバキューム方式の装置は
両路が５〜１０倍と経済的に不利である。
両路が５〜１０倍と経済的に不利である。
本発明の目的は、ストリーミング磁気テープ装置に対す
る命令を先取シすることにより、良好な動作制御＃倉行
わせる制一方式を提供するにある。
る命令を先取シすることにより、良好な動作制御＃倉行
わせる制一方式を提供するにある。
１ブロック毎に起動命令受付−動作−終了処理を行うが
、Ｎ番目の命令起動に先立って、Ｎ＋１番目の次の命令
の起動情報をあらかじめ先取りすることにより、Ｎ番目
の命令が動作完了時点で動作が正常ならば、終了処理−
Ｎ＋１番目起動命令受付を待たず、ストリーミング磁気
テープ装置に対して、めらかしめ先取りした起動情報を
もとに命令を発行する。これにより終了処理→Ｎ＋１番
目起動の割込待ちやソフトウェアオーバーヘッドによる
ロス時間をなくシ、リインストラクトタイム内にＮ＋１
番目の命令発行を確実に行いうるようにし、前述のロス
時間の影響を最小とし、ストリーミング高速動作を行わ
せるようにしたものである。データーについても同様に
先取りを行う。
、Ｎ番目の命令起動に先立って、Ｎ＋１番目の次の命令
の起動情報をあらかじめ先取りすることにより、Ｎ番目
の命令が動作完了時点で動作が正常ならば、終了処理−
Ｎ＋１番目起動命令受付を待たず、ストリーミング磁気
テープ装置に対して、めらかしめ先取りした起動情報を
もとに命令を発行する。これにより終了処理→Ｎ＋１番
目起動の割込待ちやソフトウェアオーバーヘッドによる
ロス時間をなくシ、リインストラクトタイム内にＮ＋１
番目の命令発行を確実に行いうるようにし、前述のロス
時間の影響を最小とし、ストリーミング高速動作を行わ
せるようにしたものである。データーについても同様に
先取りを行う。
以下、図に従い本発明の一実施例を説明する。
４２図において、ストＩＪ −ミング磁気テープ装置４
は、インターフェース制御回路３を介して入出力ＢＵＳ
６に接続され、パスコンドロー２５の制御のもとで、
プロセッサ２の命令を受け、メモリ１との間でダイレク
ト・メモリ・アクセス（Ｊ）ＭＡ： Ｄ第１ＬＥＣＴ
ＭＥＭＯＦＬＹ ＡＣＣＥＳＳ）により、データの入出
力を行う。Ｊ１図に本発明の一実施例を示す。第１図に
おいて、１３Ｕｓインターフエースには、切替回路９が
接続され、この出力にはコントロールレジスタ（ＯＣＲ
，）７．７’が設けられている。また、ＢＵＳＫは、送
受信回路１４が接続され、切替回路１９を介して、デー
タバッファ８．９に接続され、この出力は切替回路１３
を介して、送受信回路１４により、Ｍ／Ｔドライブに接
続される。データバッファには、バッファモニタ回路１
０が接続され、起動判定回路１１ｔ−介してＭ／Ｔ起動
制御回路１２へ接続される。バスとのＤ Ｍ Ａ ？ｌ
１ｌＪ御を行うための、ＤＭＡタイミング制御回路２０
．転送語数カウンタ１５．転送アドレスカウンタ１６が
設けられ、更にコントロールレジスタ監視回路１７は、
切替制御回路１８に接続され、これは、切替回路１９へ
接続される。ＢＵＳには、起−命令受付回路２１１割込
制御回路３０が設置される。デバイスとの転送バイト数
を計数する送受信カウンタ２２は、ブロックエンド検出
１、ｇｌｉ！５２３へ接続され、Ｍ／Ｔからの転送タイ
ミング制御回路２４へ更に接続される。ブロックエン
゛ド検出回路２３の出カバ、エラー判定回路２６へ接
続されＭ／Ｔからのエラー、及びステータス信号ラッチ
２５がさらにエラー判定回路２６へ接続される。エラー
判定回路の出力はオアゲート２９を介して割込ＭｉｌＪ
ｆｌＪ回路３０へ接続される。同時に、コントロール
レジスタ判定回路２７．切替制御回路２８を介して、切
替回路１３およびＭ／Ｔ起動起動回倒回路１２続され、
その出力はＭ／Ｔドライブへ接続される。本実施例では
、コントロールレジスタおよびバッフアバ２１固の場合
について、説明するが、容易に複数個に拡張される４は
、自明である。
は、インターフェース制御回路３を介して入出力ＢＵＳ
６に接続され、パスコンドロー２５の制御のもとで、
プロセッサ２の命令を受け、メモリ１との間でダイレク
ト・メモリ・アクセス（Ｊ）ＭＡ： Ｄ第１ＬＥＣＴ
ＭＥＭＯＦＬＹ ＡＣＣＥＳＳ）により、データの入出
力を行う。Ｊ１図に本発明の一実施例を示す。第１図に
おいて、１３Ｕｓインターフエースには、切替回路９が
接続され、この出力にはコントロールレジスタ（ＯＣＲ
，）７．７’が設けられている。また、ＢＵＳＫは、送
受信回路１４が接続され、切替回路１９を介して、デー
タバッファ８．９に接続され、この出力は切替回路１３
を介して、送受信回路１４により、Ｍ／Ｔドライブに接
続される。データバッファには、バッファモニタ回路１
０が接続され、起動判定回路１１ｔ−介してＭ／Ｔ起動
制御回路１２へ接続される。バスとのＤ Ｍ Ａ ？ｌ
１ｌＪ御を行うための、ＤＭＡタイミング制御回路２０
．転送語数カウンタ１５．転送アドレスカウンタ１６が
設けられ、更にコントロールレジスタ監視回路１７は、
切替制御回路１８に接続され、これは、切替回路１９へ
接続される。ＢＵＳには、起−命令受付回路２１１割込
制御回路３０が設置される。デバイスとの転送バイト数
を計数する送受信カウンタ２２は、ブロックエンド検出
１、ｇｌｉ！５２３へ接続され、Ｍ／Ｔからの転送タイ
ミング制御回路２４へ更に接続される。ブロックエン
゛ド検出回路２３の出カバ、エラー判定回路２６へ接
続されＭ／Ｔからのエラー、及びステータス信号ラッチ
２５がさらにエラー判定回路２６へ接続される。エラー
判定回路の出力はオアゲート２９を介して割込ＭｉｌＪ
ｆｌＪ回路３０へ接続される。同時に、コントロール
レジスタ判定回路２７．切替制御回路２８を介して、切
替回路１３およびＭ／Ｔ起動起動回倒回路１２続され、
その出力はＭ／Ｔドライブへ接続される。本実施例では
、コントロールレジスタおよびバッフアバ２１固の場合
について、説明するが、容易に複数個に拡張される４は
、自明である。
本実施例の動作を第３図により説明する。第３図は本発
明の制御方式の動作手順を時系列に、ソフトウェアのタ
スク、ＯＳレベル、インターフェース制御回路、Ｍ／Ｔ
の各システム構成要素に分割し、示したものである。ま
ず、タスクレベルでマクロ命令１０を発行するっＯ８は
コントロールレジスタ（ＯＣＲ）７．７’にＤＭＡ転送
に必要な制御清報（Ｊ）Ａ、データー格納先頭アドレス
。
明の制御方式の動作手順を時系列に、ソフトウェアのタ
スク、ＯＳレベル、インターフェース制御回路、Ｍ／Ｔ
の各システム構成要素に分割し、示したものである。ま
ず、タスクレベルでマクロ命令１０を発行するっＯ８は
コントロールレジスタ（ＯＣＲ）７．７’にＤＭＡ転送
に必要な制御清報（Ｊ）Ａ、データー格納先頭アドレス
。
Ｌ）Ｃデーター転送語数、デバイスコマンド種類Ｗｆｔ
ＩＴＥ、あるいは（七ＥＡＤ等）を書き込む。ここｆ
ＣＣｌ（１に格納された命令を・磁気テープ上のＮ番目
の命令とすると、ＣＣＲ２に格納された命令は次のＮ＋
１番目のブロックに対する命令であり、今実行しようと
するのは、Ｎ番目のブロックに対する命令でらることか
ら、命令を先取りしたことになる。ここでＯＳレベルで
起動命令を発行（Ｚｏｏ）するとＭ／Ｔドライブを起動
（２００）すると共に、ＤＭＡ制−回路は、０ＣＲＩの
起動情報にもとづき、データバッファ１（８）との間で
データーを転送する。−語転送する毎に、転送語数カウ
ンタ１５は−１し、転送アドレスカウンタは＋１を計数
し、転送語数カウンタが０になると、切替制御回路１８
は、コントロールレジスタ監視回路１７の出力が有効で
あれば、あらかじめ先取シしたＣＣＦＬ２の起動１１ｖ
報にもとづき、データバッファ２（９）にチェンジし、
転送語数カウンタと転送アドレスカウンタｔｉ新し、引
つづき、データバッファ２との間で、次の起動命令（１
５０）を寺つことなく、データを転送する。一方、デー
タバッファ１（８）に蓄えられるデータは磁気テープの
走行と共に発生する転送タイミング信号により、送受信
回路１４を介しＭ／Ｔとの間で送受信される。１バイト
転送する毎に送受言語数カウンタ２２け−１を計数し０
になると転送タイミング制御回路２４から発生するタイ
ミングにより、ブロックエンド検出回路、２３は、Ｎ番
目のブロックの終了全演出する。このときエラーの有無
を判定（１６０）Ｌ、正常であれば、ＯＣＲ，２の有無
を判定し、命令が有効であれば、先取すした制御清報Ｃ
ＣＲ２の内容にもとづき、次の起動命令発行（１５０）
ｔ−待つことなく、引きつづきＭ／Ｔを起動（２１０）
する。同時に、転送語数カウンタ２２の内容を（新し、
切替制御回路２８は、データバッファ２に切替え、蓄え
られるデータｔ−Ｍ／Ｔとの間で送受信する。また同時
に終了割込を発する。刷込処理ハードウェアにより、ス
テタスを報告（１２０）Ｌ、終了処理ソフトウェア（１
’３０）を介し、タスクへリターンし次のマクロ命令発
行（２０）により正常ならＯＣＲ１に次のｉｌＪ 却情
報を書込み、次の命令を先取りさせる。次に起動命令を
発行（１５０）することにより、ＯＣＲ１の内容にもと
づき、データバッファ１にデータを蓄える。以下同様の
手順を繰返す。また、ブロックエンドを検出したときエ
ラーであるか、次のコマンドがない場合は、バッファを
切替えずＭ／Ｔへの起動も行わない。従ってテープは、
概当ブロック終了状態で停止する。この状態にて終了割
込を発し、ステータスをチェック結果エラー報告を受け
ると、０８Ｖｉ、エラー発生ブロックを巻戻し、リトラ
イする処理を行うためのコマンドと発行する。
ＩＴＥ、あるいは（七ＥＡＤ等）を書き込む。ここｆ
ＣＣｌ（１に格納された命令を・磁気テープ上のＮ番目
の命令とすると、ＣＣＲ２に格納された命令は次のＮ＋
１番目のブロックに対する命令であり、今実行しようと
するのは、Ｎ番目のブロックに対する命令でらることか
ら、命令を先取りしたことになる。ここでＯＳレベルで
起動命令を発行（Ｚｏｏ）するとＭ／Ｔドライブを起動
（２００）すると共に、ＤＭＡ制−回路は、０ＣＲＩの
起動情報にもとづき、データバッファ１（８）との間で
データーを転送する。−語転送する毎に、転送語数カウ
ンタ１５は−１し、転送アドレスカウンタは＋１を計数
し、転送語数カウンタが０になると、切替制御回路１８
は、コントロールレジスタ監視回路１７の出力が有効で
あれば、あらかじめ先取シしたＣＣＦＬ２の起動１１ｖ
報にもとづき、データバッファ２（９）にチェンジし、
転送語数カウンタと転送アドレスカウンタｔｉ新し、引
つづき、データバッファ２との間で、次の起動命令（１
５０）を寺つことなく、データを転送する。一方、デー
タバッファ１（８）に蓄えられるデータは磁気テープの
走行と共に発生する転送タイミング信号により、送受信
回路１４を介しＭ／Ｔとの間で送受信される。１バイト
転送する毎に送受言語数カウンタ２２け−１を計数し０
になると転送タイミング制御回路２４から発生するタイ
ミングにより、ブロックエンド検出回路、２３は、Ｎ番
目のブロックの終了全演出する。このときエラーの有無
を判定（１６０）Ｌ、正常であれば、ＯＣＲ，２の有無
を判定し、命令が有効であれば、先取すした制御清報Ｃ
ＣＲ２の内容にもとづき、次の起動命令発行（１５０）
ｔ−待つことなく、引きつづきＭ／Ｔを起動（２１０）
する。同時に、転送語数カウンタ２２の内容を（新し、
切替制御回路２８は、データバッファ２に切替え、蓄え
られるデータｔ−Ｍ／Ｔとの間で送受信する。また同時
に終了割込を発する。刷込処理ハードウェアにより、ス
テタスを報告（１２０）Ｌ、終了処理ソフトウェア（１
’３０）を介し、タスクへリターンし次のマクロ命令発
行（２０）により正常ならＯＣＲ１に次のｉｌＪ 却情
報を書込み、次の命令を先取りさせる。次に起動命令を
発行（１５０）することにより、ＯＣＲ１の内容にもと
づき、データバッファ１にデータを蓄える。以下同様の
手順を繰返す。また、ブロックエンドを検出したときエ
ラーであるか、次のコマンドがない場合は、バッファを
切替えずＭ／Ｔへの起動も行わない。従ってテープは、
概当ブロック終了状態で停止する。この状態にて終了割
込を発し、ステータスをチェック結果エラー報告を受け
ると、０８Ｖｉ、エラー発生ブロックを巻戻し、リトラ
イする処理を行うためのコマンドと発行する。
本方式によれば、エラー発生せず正常な限多コマンドリ
インストラクトタイム最小にて、ストリーミングｌ磁気
テープ装置に対し命令を発行できる。
インストラクトタイム最小にて、ストリーミングｌ磁気
テープ装置に対し命令を発行できる。
また、データ、コマンドの先＠＃）ハ、してもテープの
物理的ブロック位置とノアトウエアの管理ブロックとは
対応させることができる。従って従来のスタートろドッ
グモードにおけるソフトウェアはほとんど変更する必要
がないという効果がある。
物理的ブロック位置とノアトウエアの管理ブロックとは
対応させることができる。従って従来のスタートろドッ
グモードにおけるソフトウェアはほとんど変更する必要
がないという効果がある。
本実施例では、ハードウェアによる構成例を示したが、
マイクログロ七ツナを用いて、プログラムによシ制御す
る構成でも可能なことは、もちろんである。
マイクログロ七ツナを用いて、プログラムによシ制御す
る構成でも可能なことは、もちろんである。
本発明によれば、コマンドリインストラクトタイムを最
小にできるので、ストリーミング磁気テープ装置ｉｔ′
ｔ−１高速に動作させることができ、良好な動作を行な
わせることができる。ま九、ギャップ長を長くする必要
はなく、経済的である。また、清報交換時も高速ａ取シ
が可能となった。具体的には、ハード割込待ち時間＋Ｏ
８＋ノットオーバーヘッドの合計にて、１ブロック動咋
完了後、２．７〜４． Ｑ ｍ ｓ以内に発行する必要
があったが、本発明の方式ではｌブロック長の走行時間
程度（すなわち、１ａＫＢ／ブロックでは、９９．２ｍ
ｓ、４ＫＢ／ブロックでも２４．８ｍ５）と１桁以上長
くできるようになった。
小にできるので、ストリーミング磁気テープ装置ｉｔ′
ｔ−１高速に動作させることができ、良好な動作を行な
わせることができる。ま九、ギャップ長を長くする必要
はなく、経済的である。また、清報交換時も高速ａ取シ
が可能となった。具体的には、ハード割込待ち時間＋Ｏ
８＋ノットオーバーヘッドの合計にて、１ブロック動咋
完了後、２．７〜４． Ｑ ｍ ｓ以内に発行する必要
があったが、本発明の方式ではｌブロック長の走行時間
程度（すなわち、１ａＫＢ／ブロックでは、９９．２ｍ
ｓ、４ＫＢ／ブロックでも２４．８ｍ５）と１桁以上長
くできるようになった。
第１図は本発明の一実施例を示す図、第２図は全体構成
図、第３図は本発明の動作手順を示す図である。 ７、 ７’・・・コントロール・レジスタ、８． ９・
・・データバッファ、１８・・・切替制御回路、２３・
・・ブロックエンド検出回路、２６・・・エラー判定回
路、２７・・・コントロールレジスタ判定回路、２８・
・・切替制御回路、１２・・・Ｍ／Ｔ起動制御回路。
図、第３図は本発明の動作手順を示す図である。 ７、 ７’・・・コントロール・レジスタ、８． ９・
・・データバッファ、１８・・・切替制御回路、２３・
・・ブロックエンド検出回路、２６・・・エラー判定回
路、２７・・・コントロールレジスタ判定回路、２８・
・・切替制御回路、１２・・・Ｍ／Ｔ起動制御回路。
Claims (1)
- 【特許請求の範囲】 １、ダイレクト・メモリ・アクセス転送制御回路、およ
びそのに制御情報を格納するレジスタとデータを格納す
るバッファとを各々複数個有し、サポートソフトウェア
下で動作するストリーミング磁気テープ装置のインター
フェース制御回路において、現在実行中のブロックの終
了検出時点で割込を発し、この割込による次のブロック
の起動に先立ち現在終了したブロックの２ブロック先の
制御情報をインターフェース回路が受信する様にソフト
ウェアで制御し、常に、現在実行中のブロックの１つ先
のブロックの制御情報およびデータをあらかじめインタ
ーフェース回路内のレジスタに格納し、当該ブロック終
了検出時点でエラーチェックを行い、正常であれば、あ
らかじめ格納された次に実行すべき制御情報により、ソ
フトウェアからの起動を待たず、即時、磁気テープ装置
に対し命令を発行するようにした事を特徴とするストリ
ーミング磁気テープ装置の制御方式。 ２、特許請求の範囲第１項において、ブロック終了検出
時点でエラーであれば、磁気テープ装置に対して命令再
発行を行わないようにした事を特徴とする磁気テープ装
置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019990A JPS61180326A (ja) | 1985-02-06 | 1985-02-06 | ストリ−ミング磁気テ−プ装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019990A JPS61180326A (ja) | 1985-02-06 | 1985-02-06 | ストリ−ミング磁気テ−プ装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61180326A true JPS61180326A (ja) | 1986-08-13 |
Family
ID=12014607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60019990A Pending JPS61180326A (ja) | 1985-02-06 | 1985-02-06 | ストリ−ミング磁気テ−プ装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61180326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7561372B2 (en) | 2005-09-06 | 2009-07-14 | International Business Machines Corporation | System and method for writing data to magnetic tape |
-
1985
- 1985-02-06 JP JP60019990A patent/JPS61180326A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7561372B2 (en) | 2005-09-06 | 2009-07-14 | International Business Machines Corporation | System and method for writing data to magnetic tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| US5201053A (en) | Dynamic polling of devices for nonsynchronous channel connection | |
| JPH04290150A (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPS6252655A (ja) | 共用割込みシステム | |
| JPS6138507B2 (ja) | ||
| JP3027843B2 (ja) | バススヌ−プ方法 | |
| US4987532A (en) | Electronic computer system with means for issuing a non-store request before executing state transition prosecution | |
| JPS61180326A (ja) | ストリ−ミング磁気テ−プ装置の制御方式 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPH02135562A (ja) | キュー・バッファの制御方式 | |
| US5581458A (en) | Bufered intelligent digital tape controller with onboard ECC and featuring global control variables | |
| JP2835844B2 (ja) | 磁気テープ装置 | |
| JPS61237145A (ja) | ストアバツフアの制御方式 | |
| JPH02291039A (ja) | メモリ制御システム | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JP2941005B2 (ja) | 記憶制御装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0721767B2 (ja) | エミュレーション方式 | |
| JPH1153291A (ja) | 高速データ転送システム | |
| JPH06290059A (ja) | タスク管理システム | |
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JPH0567040A (ja) | 周辺装置制御回路 | |
| JPS62128341A (ja) | ２ポ−トメモリへのアクセス制御方式 | |
| JPH09305536A (ja) | バス転送方法及びそのための情報処理装置 | |
| JPS61160143A (ja) | エミユレ−シヨン方式 |