JPH1153291A - 高速データ転送システム - Google Patents
高速データ転送システムInfo
- Publication number
- JPH1153291A JPH1153291A JP20436697A JP20436697A JPH1153291A JP H1153291 A JPH1153291 A JP H1153291A JP 20436697 A JP20436697 A JP 20436697A JP 20436697 A JP20436697 A JP 20436697A JP H1153291 A JPH1153291 A JP H1153291A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- input
- data
- output control
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ソフトウェアのダイナミックステップを減ら
し、更に、メモリを介さない分メモリのバンクビジー率
とシステムバスの負荷を低減することである。 【解決手段】 データ転送のためソフトウェアの指示で
演算処理部１は記憶部２にチャネルプログラムを書き込
む。入出力制御部５はこのチャネルプログラムを自分の
入出力バッファ９に読み込む。このチャネルプログラム
に従い、送信元入出力制御部５と送信先入出力制御部４
は記憶部２の起動フラグを介してデータ転送のタイミン
グを制御する。送信元入出力制御部５と送信先入出力制
御部４が直接データ転送を実行した後、演算処理部１に
割り込みを上げる。
し、更に、メモリを介さない分メモリのバンクビジー率
とシステムバスの負荷を低減することである。 【解決手段】 データ転送のためソフトウェアの指示で
演算処理部１は記憶部２にチャネルプログラムを書き込
む。入出力制御部５はこのチャネルプログラムを自分の
入出力バッファ９に読み込む。このチャネルプログラム
に従い、送信元入出力制御部５と送信先入出力制御部４
は記憶部２の起動フラグを介してデータ転送のタイミン
グを制御する。送信元入出力制御部５と送信先入出力制
御部４が直接データ転送を実行した後、演算処理部１に
割り込みを上げる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置に関
し、特に高速データ転送システムに関するものである。
し、特に高速データ転送システムに関するものである。
【０００２】
【従来の技術】従来の情報処理装置は、デバイス間のデ
ータ転送する場合、演算処理部が転送元の入出力制御部
に指示し、該転送元の入出力制御部が配下につながった
デバイスから記憶部にデータ転送し、割り込みで演算処
理部に転送終了を報告する。これを契機に前記演算処理
部は割り込みの処理を行い、次に転送先の入出力制御部
に指示し、該転送先の入出力制御部が前記記憶部から配
下につながったデバイスへデータ転送し、割り込みで前
記演算処理部に転送終了を報告する。これを契機に前記
演算処理部は後処理を行い一連の動作が終了する。
ータ転送する場合、演算処理部が転送元の入出力制御部
に指示し、該転送元の入出力制御部が配下につながった
デバイスから記憶部にデータ転送し、割り込みで演算処
理部に転送終了を報告する。これを契機に前記演算処理
部は割り込みの処理を行い、次に転送先の入出力制御部
に指示し、該転送先の入出力制御部が前記記憶部から配
下につながったデバイスへデータ転送し、割り込みで前
記演算処理部に転送終了を報告する。これを契機に前記
演算処理部は後処理を行い一連の動作が終了する。
【０００３】
【発明が解決しようとする課題】上記した従来技術は、
あるデバイスから別のデバイスへのデータ加工しない単
なるコピーでも、デバイスと記憶部で２回の転送が行わ
れる。更に、これらの処理を実行するために演算処理部
に２度の割り込みの後処理をしなければならない。言い
換えれば演算処理部が実行しなければならないソフトウ
ェアのダイナミックステップが増える。これはＯＴＬＰ
やＶＯＤの様な大量なデータを高速に転送しなければな
らない情報処理装置では極めて無駄な処理であり、性能
のデメリットに他ならない。
あるデバイスから別のデバイスへのデータ加工しない単
なるコピーでも、デバイスと記憶部で２回の転送が行わ
れる。更に、これらの処理を実行するために演算処理部
に２度の割り込みの後処理をしなければならない。言い
換えれば演算処理部が実行しなければならないソフトウ
ェアのダイナミックステップが増える。これはＯＴＬＰ
やＶＯＤの様な大量なデータを高速に転送しなければな
らない情報処理装置では極めて無駄な処理であり、性能
のデメリットに他ならない。
【０００４】本発明の目的は、データの加工せず、ある
デバイスから別のデバイスにデータ転送を行うコピー処
理において、メモリを介さず、デバイスからメモリへの
データ転送とメモリからデバイスへのデータ転送の終了
割り込みをあるデバイスから別のデバイスへのデータ転
送の終了割り込み１回にし、割り込み後の演算処理部の
データ転送後処理を２回から１回に減らすことで、ソフ
トウェアのダイナミックステップを減らし、更に、メモ
リを介さない分メモリのバンクビジー率とシステムバス
の負荷を低減する手段を提供することである。
デバイスから別のデバイスにデータ転送を行うコピー処
理において、メモリを介さず、デバイスからメモリへの
データ転送とメモリからデバイスへのデータ転送の終了
割り込みをあるデバイスから別のデバイスへのデータ転
送の終了割り込み１回にし、割り込み後の演算処理部の
データ転送後処理を２回から１回に減らすことで、ソフ
トウェアのダイナミックステップを減らし、更に、メモ
リを介さない分メモリのバンクビジー率とシステムバス
の負荷を低減する手段を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、プログ
ラムを実行する演算処理手段、データや命令を記憶する
記憶手段、大量データや命令を保存する第１乃至第Ｎ
（Ｎは２以上の自然数）のデバイス、それぞれ該第１乃
至第Ｎのデバイスを制御し前記記憶手段とのデータ転送
を行う第１乃至第Ｎの入出力制御手段、前記演算処理手
段と前記記憶手段と前記第１乃至第Ｎの入出力制御手段
を接続し、トランザクションを伝達するシステムバス、
それぞれ前記第１乃至第Ｎの入出力制御手段と前記第１
乃至第Ｎのデバイスを接続するデバイスインターフェー
スを有する情報処理装置において、前記各入出力制御手
段が、前記演算処理手段からの書き込み指示で、チャネ
ルプログラムの格納先アドレスを保持するチャネルプロ
グラムアドレス格納部と、該チャネルプログラムアドレ
ス格納部の起動フラグが有効になっているとき、該チャ
ネルプログラムアドレス格納手段に格納されているアド
レスに従って、前記記憶部からチャネルプログラムを読
み出すシステムバス制御手段と、該システムバス制御手
段が読み出したチャネルプログラムを保持するチャネル
プログラム格納部を具備して構成され、前記演算処理手
段は前記記憶手段に前記チャネルプログラムを書き込
み、転送元及び転送先の入出力制御手段は前記チャネル
プログラムに従ってデータ転送のタイミングを制御し、
データ転送後に前記演算処理手段に大して割り込みをか
けることを特徴とする高速データ転送システムが得られ
る。
ラムを実行する演算処理手段、データや命令を記憶する
記憶手段、大量データや命令を保存する第１乃至第Ｎ
（Ｎは２以上の自然数）のデバイス、それぞれ該第１乃
至第Ｎのデバイスを制御し前記記憶手段とのデータ転送
を行う第１乃至第Ｎの入出力制御手段、前記演算処理手
段と前記記憶手段と前記第１乃至第Ｎの入出力制御手段
を接続し、トランザクションを伝達するシステムバス、
それぞれ前記第１乃至第Ｎの入出力制御手段と前記第１
乃至第Ｎのデバイスを接続するデバイスインターフェー
スを有する情報処理装置において、前記各入出力制御手
段が、前記演算処理手段からの書き込み指示で、チャネ
ルプログラムの格納先アドレスを保持するチャネルプロ
グラムアドレス格納部と、該チャネルプログラムアドレ
ス格納部の起動フラグが有効になっているとき、該チャ
ネルプログラムアドレス格納手段に格納されているアド
レスに従って、前記記憶部からチャネルプログラムを読
み出すシステムバス制御手段と、該システムバス制御手
段が読み出したチャネルプログラムを保持するチャネル
プログラム格納部を具備して構成され、前記演算処理手
段は前記記憶手段に前記チャネルプログラムを書き込
み、転送元及び転送先の入出力制御手段は前記チャネル
プログラムに従ってデータ転送のタイミングを制御し、
データ転送後に前記演算処理手段に大して割り込みをか
けることを特徴とする高速データ転送システムが得られ
る。
【０００６】さらに、本発明によれば、前記チャネルプ
ログラムは、転送元に指定された入出力制御部にデータ
転送開始の指示をする転送元起動フラグと、転送先に指
定された入出力制御部にデータ転送開始の指示をする転
送先起動フラグと、転送先のデータ転送の準備が整った
ことを転送元に知らせる転送先受付フラグと、転送先が
前記チャネルプログラムで指示された全てのデータを受
け取ったことを前記演算処理手段に示す転送先終了フラ
グからなる第１のフィールド、データ転送の転送元の入
出力制御部と転送先の入出力制御部を指定する第２のフ
ィールド、データ転送の長さを示す第３のフィールド、
転送元のデバイスのアドレスを示す第４のフィールド、
転送先のデバイスのアドレスを示す第５のフィールドで
構成されていることを特徴とする高速データ転送システ
ムが得られる。
ログラムは、転送元に指定された入出力制御部にデータ
転送開始の指示をする転送元起動フラグと、転送先に指
定された入出力制御部にデータ転送開始の指示をする転
送先起動フラグと、転送先のデータ転送の準備が整った
ことを転送元に知らせる転送先受付フラグと、転送先が
前記チャネルプログラムで指示された全てのデータを受
け取ったことを前記演算処理手段に示す転送先終了フラ
グからなる第１のフィールド、データ転送の転送元の入
出力制御部と転送先の入出力制御部を指定する第２のフ
ィールド、データ転送の長さを示す第３のフィールド、
転送元のデバイスのアドレスを示す第４のフィールド、
転送先のデバイスのアドレスを示す第５のフィールドで
構成されていることを特徴とする高速データ転送システ
ムが得られる。
【０００７】さらに、本発明によれば、前記各入出力制
御手段が、前記第４のフィールド内のデバイスアドレス
で指定されたデバイスのアドレスと入出力制御手段内の
入出力バッファ間でデータ制御を行うデバイスインター
フェース制御部を有していることを特徴とする高速デー
タ転送システムが得られる。
御手段が、前記第４のフィールド内のデバイスアドレス
で指定されたデバイスのアドレスと入出力制御手段内の
入出力バッファ間でデータ制御を行うデバイスインター
フェース制御部を有していることを特徴とする高速デー
タ転送システムが得られる。
【０００８】又、本発明によれば、前記演算処理手段は
転送元と転送先の入出力制御部にデータ転送指示するた
め前記記憶手段に前記チャネルプログラムを書き込み、
前記システムバス制御手段は、前記チャネルプログラム
アドレス格納手段の前記転送元起動フラグが有効になっ
ているとき、前記チャネルプログラムアドレス格納手段
に格納されているアドレスに従い、前記記憶手段から前
記チャネルプログラムを読み出し、前記チャネルプログ
ラム格納手段にこのチャネルプログラムを格納し、転送
元に指定された前記入出力制御部は、チャネルプログラ
ムアドレス格納部が保持するアドレスをポーリングし、
前記転送元起動フラグの有効／無効の状態を監視し、無
効ならポーリングを続け、転送元に指定された入出力制
御部は、前記転送元起動フラグが有効になると、転送先
の入出力制御部にデータ転送開始を指示するため、前記
転送元起動フラグを無効にし、前記転送先起動フラグを
有効にし、転送先に指定された入出力制御部は、前記チ
ャネルプログラムアドレス格納手段が保持するアドレス
をポーリングし、前記転送先起動フラグの状態を監視
し、前記転送先起動フラグが有効になったら、前記転送
先に指定された入出力制御部は、転送元にデータを受け
取る準備ができたことを伝えるため、前記転送先起動フ
ラグを無効にし、前記転送先受付フラグを有効にし、前
記転送元に指定された入出力制御部は、前記転送先受付
フラグの状態を監視し、データ転送先がデータの受け入
れ準備可能となるのを待つ。前記転送先受付フラグが有
効になったら、前記転送元に指定された入出力制御部は
配下のデバイスから前記デバイスインタフェース制御部
を使用してデータを読み出し、該データを前記入出力バ
ッファに格納し、前記システムバス制御手段は、前記入
出力バッファに格納されたデータをシステムバスに出力
し、前記転送先に指定された入出力制御部は、前記シス
テムバス制御部を使用して前記転送元の入出力制御部か
ら前記システムバスに出力されたデータを取り込み、自
身の入出力バッファにデータを格納し、転送先のデバイ
スインタフェース制御手段は、前記入出力バッファから
転送先のデバイスにデータを書き込み、前記第３のフィ
ールドで指定された長さのデータが転送されたら、転送
先に指定された入出力制御部は、前記転送先終了フラグ
を有効にし、前記転送先受付フラグを無効し、デー夕転
送が終了したことを全ｋ演算処理手段に伝えるため、該
演算処理手段に割り込みを行い、割り込みを受けた前記
演算処理手段が前記転送先終了フラグを無効にすること
を特徴とする高速データ転送システムが得られる。
転送元と転送先の入出力制御部にデータ転送指示するた
め前記記憶手段に前記チャネルプログラムを書き込み、
前記システムバス制御手段は、前記チャネルプログラム
アドレス格納手段の前記転送元起動フラグが有効になっ
ているとき、前記チャネルプログラムアドレス格納手段
に格納されているアドレスに従い、前記記憶手段から前
記チャネルプログラムを読み出し、前記チャネルプログ
ラム格納手段にこのチャネルプログラムを格納し、転送
元に指定された前記入出力制御部は、チャネルプログラ
ムアドレス格納部が保持するアドレスをポーリングし、
前記転送元起動フラグの有効／無効の状態を監視し、無
効ならポーリングを続け、転送元に指定された入出力制
御部は、前記転送元起動フラグが有効になると、転送先
の入出力制御部にデータ転送開始を指示するため、前記
転送元起動フラグを無効にし、前記転送先起動フラグを
有効にし、転送先に指定された入出力制御部は、前記チ
ャネルプログラムアドレス格納手段が保持するアドレス
をポーリングし、前記転送先起動フラグの状態を監視
し、前記転送先起動フラグが有効になったら、前記転送
先に指定された入出力制御部は、転送元にデータを受け
取る準備ができたことを伝えるため、前記転送先起動フ
ラグを無効にし、前記転送先受付フラグを有効にし、前
記転送元に指定された入出力制御部は、前記転送先受付
フラグの状態を監視し、データ転送先がデータの受け入
れ準備可能となるのを待つ。前記転送先受付フラグが有
効になったら、前記転送元に指定された入出力制御部は
配下のデバイスから前記デバイスインタフェース制御部
を使用してデータを読み出し、該データを前記入出力バ
ッファに格納し、前記システムバス制御手段は、前記入
出力バッファに格納されたデータをシステムバスに出力
し、前記転送先に指定された入出力制御部は、前記シス
テムバス制御部を使用して前記転送元の入出力制御部か
ら前記システムバスに出力されたデータを取り込み、自
身の入出力バッファにデータを格納し、転送先のデバイ
スインタフェース制御手段は、前記入出力バッファから
転送先のデバイスにデータを書き込み、前記第３のフィ
ールドで指定された長さのデータが転送されたら、転送
先に指定された入出力制御部は、前記転送先終了フラグ
を有効にし、前記転送先受付フラグを無効し、デー夕転
送が終了したことを全ｋ演算処理手段に伝えるため、該
演算処理手段に割り込みを行い、割り込みを受けた前記
演算処理手段が前記転送先終了フラグを無効にすること
を特徴とする高速データ転送システムが得られる。
【０００９】
【作用】ソフトウェアの指示で、演算処理部は転送元と
転送先の入出力制御部にデータ転送指示するため記憶部
にチャネルプログラムを書き込む。システムバス制御手
段は、チャネルプログラムアドレス格納手段の起動フラ
グが有効になっているとき、チャネルプログラムアドレ
ス格納手段に格納されているアドレスに従い、記憶部か
らチャネルプログラムを読み出し、チャネルプログラム
格納手段にこのチャネルプログラムを格納する。
転送先の入出力制御部にデータ転送指示するため記憶部
にチャネルプログラムを書き込む。システムバス制御手
段は、チャネルプログラムアドレス格納手段の起動フラ
グが有効になっているとき、チャネルプログラムアドレ
ス格納手段に格納されているアドレスに従い、記憶部か
らチャネルプログラムを読み出し、チャネルプログラム
格納手段にこのチャネルプログラムを格納する。
【００１０】転送元に指定された転送元入出力制御部
は、チャネルプログラムアドレス格納部が保持するアド
レスをポーリングし、転送元起動指示手段の状態（有効
／無効）を監視する。無効ならポーリングを続ける。さ
らに、前記転送元入出力制御部は、前記転送元起動手段
が有効になると、転送先に指定された転送先入出力制御
部にデータ転送開始を指示するため、前記転送元起動手
段を無効にし、転送先起動手段を有効にする。
は、チャネルプログラムアドレス格納部が保持するアド
レスをポーリングし、転送元起動指示手段の状態（有効
／無効）を監視する。無効ならポーリングを続ける。さ
らに、前記転送元入出力制御部は、前記転送元起動手段
が有効になると、転送先に指定された転送先入出力制御
部にデータ転送開始を指示するため、前記転送元起動手
段を無効にし、転送先起動手段を有効にする。
【００１１】前記転送先入出力制御部は、チャネルプロ
グラムアドレス格納手段が保持するアドレスをポーリン
グし、転送先起動手段の状態を監視する。前記転送先起
動手段が有効になったら前記転送先入出力制御部は、転
送元にデータを受け取る準備ができたことを伝えるた
め、前記転送先起動手段を無効にし、転送先受付手段を
有効にする。
グラムアドレス格納手段が保持するアドレスをポーリン
グし、転送先起動手段の状態を監視する。前記転送先起
動手段が有効になったら前記転送先入出力制御部は、転
送元にデータを受け取る準備ができたことを伝えるた
め、前記転送先起動手段を無効にし、転送先受付手段を
有効にする。
【００１２】前記転送元入出力制御部は、前記転送先受
付手段の状態を監視し、データ転送先がデータの受け入
れ準備可能となるのを待つ。当該転送先受付手段が有効
になったら、前記転送元入出力制御部は配下のデバイス
からデバイスインタフェース制御手段を使用してデータ
を読み出し、入出力バッファに格納する。システムバス
制御手段は、前記入出力バッファに格納されたデータを
システムバスに出力する。
付手段の状態を監視し、データ転送先がデータの受け入
れ準備可能となるのを待つ。当該転送先受付手段が有効
になったら、前記転送元入出力制御部は配下のデバイス
からデバイスインタフェース制御手段を使用してデータ
を読み出し、入出力バッファに格納する。システムバス
制御手段は、前記入出力バッファに格納されたデータを
システムバスに出力する。
【００１３】前記転送先入出力制御部は、前記システム
バス制御手段を使用して転送元の入出力制御部からシス
テムバスに出力されたデータを取り込み、自分の入出力
バッファデータを格納する。転送先のデバイスインタフ
ェース制御手段は、この入出力バッファから転送先のデ
バイスにデータを書き込む。
バス制御手段を使用して転送元の入出力制御部からシス
テムバスに出力されたデータを取り込み、自分の入出力
バッファデータを格納する。転送先のデバイスインタフ
ェース制御手段は、この入出力バッファから転送先のデ
バイスにデータを書き込む。
【００１４】チャネルプログラムで指定された長さの転
送されたら、転送先入出力制御部は、転送先終了手段を
有効にし前記転送先受付手段を無効し、データ転送が終
了したことを演算処理部に伝えるため、当該演算処理部
に割り込みを行う。割り込みを受けた前期演算処理部が
前記転送先終了手段を無効にすることで一連の動作が終
了する。
送されたら、転送先入出力制御部は、転送先終了手段を
有効にし前記転送先受付手段を無効し、データ転送が終
了したことを演算処理部に伝えるため、当該演算処理部
に割り込みを行う。割り込みを受けた前期演算処理部が
前記転送先終了手段を無効にすることで一連の動作が終
了する。
【００１５】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図面を参照しながら詳細に説明する。本発明に係
る高速データ転送システムは、図１に示すように、プロ
グラムを実行する演算処理部１、データやプログラムを
記憶する記憶部２、デバイスとのデータの入出力制御を
行う入出力制御部４は、トランザクション（アドレス、
データ、コマンド）を伝達するシステムバス３を介して
入出力制御部５に接続されている。入出力制御部４，５
は、それぞれトランザクションを伝達するデバイスイン
タフェース１０，１１を介してデバイス１２，１４に接
続されている。デバイス１２，１４はデータやプログラ
ムを格納する記憶部２に比べて低速な記憶装置である。
ついて図面を参照しながら詳細に説明する。本発明に係
る高速データ転送システムは、図１に示すように、プロ
グラムを実行する演算処理部１、データやプログラムを
記憶する記憶部２、デバイスとのデータの入出力制御を
行う入出力制御部４は、トランザクション（アドレス、
データ、コマンド）を伝達するシステムバス３を介して
入出力制御部５に接続されている。入出力制御部４，５
は、それぞれトランザクションを伝達するデバイスイン
タフェース１０，１１を介してデバイス１２，１４に接
続されている。デバイス１２，１４はデータやプログラ
ムを格納する記憶部２に比べて低速な記憶装置である。
【００１６】次に入出力制御部４，５の構成について説
明する。入出力制御部４，５には、システムバス３から
デバイスインタフェース１０，１１へトランザクション
を転送する。あるいは、デバイスインタフェース１０，
１１からシステムバス３へトランザクションを転送す
る。入出力バッファ８，９はこれらのトランザクション
を一時保存するためのものである。チャネルプログラム
制御部６，７は、システムバス３のトランザクション制
御、デバイスインタフェース１０，１１のトランザクシ
ョン制御、あるいは、入出力バッファ８，９のトランザ
クション制御を行う。
明する。入出力制御部４，５には、システムバス３から
デバイスインタフェース１０，１１へトランザクション
を転送する。あるいは、デバイスインタフェース１０，
１１からシステムバス３へトランザクションを転送す
る。入出力バッファ８，９はこれらのトランザクション
を一時保存するためのものである。チャネルプログラム
制御部６，７は、システムバス３のトランザクション制
御、デバイスインタフェース１０，１１のトランザクシ
ョン制御、あるいは、入出力バッファ８，９のトランザ
クション制御を行う。
【００１７】図２はチャネルプログラム制御部６，７の
内部ブロック図である。図２に示すように、チャネルプ
ログラム制御部６，７は、システムバスとのトランザク
ション制御を行うシステムバス制御部２０と、デバイス
インタフェース１０，１１とのトランザクション制御を
行うデバイスインタフェース制御部２１と、チャネルプ
ログラムの開始アドレスを格納するチャネルプログラム
アドレス格納手段２２と、このチャネルプログラムが格
納されるチャネルプログラム格納部２３を具備して構成
される。システムバス制御部２０は、チャネルプログラ
ムアドレス格納部２２で指示されたアドレスをもとに記
憶部２からチャネルプログラムをリードしこれを保持す
る。演算処理部１はソフトウェアの指示でチャネルプロ
グラムアドレス格納部２２にチャネルプログラムの開始
アドレスを格納する。
内部ブロック図である。図２に示すように、チャネルプ
ログラム制御部６，７は、システムバスとのトランザク
ション制御を行うシステムバス制御部２０と、デバイス
インタフェース１０，１１とのトランザクション制御を
行うデバイスインタフェース制御部２１と、チャネルプ
ログラムの開始アドレスを格納するチャネルプログラム
アドレス格納手段２２と、このチャネルプログラムが格
納されるチャネルプログラム格納部２３を具備して構成
される。システムバス制御部２０は、チャネルプログラ
ムアドレス格納部２２で指示されたアドレスをもとに記
憶部２からチャネルプログラムをリードしこれを保持す
る。演算処理部１はソフトウェアの指示でチャネルプロ
グラムアドレス格納部２２にチャネルプログラムの開始
アドレスを格納する。
【００１８】図３は記憶部２上のチャネルプログラムの
フォーマットを示した図である。チャネルプログラムは
５つのフィールドから構成される。第１番目のフラグフ
ィールドは、転送元起動フラグ（Ｓ１）、転送先起動フ
ラグ（Ｓ２）、転送先受付フラグ（Ｓ３）、及び転送先
終了フラグ（Ｓ４）の４つのフラグからなる。第２番目
のフィールドは転送元の入出力制御部（本実施の形態で
は入出力制御部５とする。）と転送先の入出力制御部
（本実施の形態では入出力制御部４とする。）を指定す
るフィールド（図３では転送先・転送元指示コマンド
（３６）である）である。第３番目のフィールドは転送
データの長さを示すデータ転送長フィールド（図３では
データ転送長（３７）である。）である。第４番目のフ
ィールドは転送元のデータが格納されるデバイスアドレ
スを示す転送元デバイスアドレスフィールド（図３では
転送元デバイスアドレス（３８）である。）である。第
５番目のフィールドは転送先のデータが格納されるデバ
イスアドレスを示す転送先デバイスアドレスフィールド
（図３では転送先デバイスアドレス（３９）である。）
である。
フォーマットを示した図である。チャネルプログラムは
５つのフィールドから構成される。第１番目のフラグフ
ィールドは、転送元起動フラグ（Ｓ１）、転送先起動フ
ラグ（Ｓ２）、転送先受付フラグ（Ｓ３）、及び転送先
終了フラグ（Ｓ４）の４つのフラグからなる。第２番目
のフィールドは転送元の入出力制御部（本実施の形態で
は入出力制御部５とする。）と転送先の入出力制御部
（本実施の形態では入出力制御部４とする。）を指定す
るフィールド（図３では転送先・転送元指示コマンド
（３６）である）である。第３番目のフィールドは転送
データの長さを示すデータ転送長フィールド（図３では
データ転送長（３７）である。）である。第４番目のフ
ィールドは転送元のデータが格納されるデバイスアドレ
スを示す転送元デバイスアドレスフィールド（図３では
転送元デバイスアドレス（３８）である。）である。第
５番目のフィールドは転送先のデータが格納されるデバ
イスアドレスを示す転送先デバイスアドレスフィールド
（図３では転送先デバイスアドレス（３９）である。）
である。
【００１９】次に、本実施の形態に係る高速データ転送
システムの動作について図４を参照しながら説明する。
まず始めにソフトウェアはチャネルプログラムを記憶部
２に用意する。次にチャネルプログラムの格納先を教え
るため、入出力制御部４，５のチャネルプログラム格納
部２２にアドレスを書き込む。この時、チャネルプログ
ラム格納部のビットを１にする。この時、記憶部２上の
チャネルプログラムの転送元起動フラグは無効（Ｓ１＝
０）のままである。
システムの動作について図４を参照しながら説明する。
まず始めにソフトウェアはチャネルプログラムを記憶部
２に用意する。次にチャネルプログラムの格納先を教え
るため、入出力制御部４，５のチャネルプログラム格納
部２２にアドレスを書き込む。この時、チャネルプログ
ラム格納部のビットを１にする。この時、記憶部２上の
チャネルプログラムの転送元起動フラグは無効（Ｓ１＝
０）のままである。
【００２０】入出力制御部４，５はこれを契機に記憶部
２上の指定されたアドレスに対しポーリングを開始す
る。入出力制御部４，５はデータ転送開始指示（入出力
制御部４はＳ１＝１、入出力制御部５はＳ２＝１）を持
っている。ソフトウェアの指示で演算処理部１は送信元
起動フラグを有効（Ｓ１＝１）にする。
２上の指定されたアドレスに対しポーリングを開始す
る。入出力制御部４，５はデータ転送開始指示（入出力
制御部４はＳ１＝１、入出力制御部５はＳ２＝１）を持
っている。ソフトウェアの指示で演算処理部１は送信元
起動フラグを有効（Ｓ１＝１）にする。
【００２１】入出力制御部５はポーリングした結果、Ｓ
１＝１になったことを認識する。起動指示を認識したこ
とを入出力制御部４に示すため、転送元起動フラグを無
効、転送先起動フラグを有効（Ｓ１＝０、Ｓ２＝１）に
する。入出力制御部４はこのデータをポーリングするこ
とで、自分に転送指示が出たことを認識する。入出力制
御部５に対して転送の準備が出来たことを示すため、転
送先起動フラグを無効とし転送先受付フラグを有効（Ｓ
２＝０、Ｓ３＝１）にする。
１＝１になったことを認識する。起動指示を認識したこ
とを入出力制御部４に示すため、転送元起動フラグを無
効、転送先起動フラグを有効（Ｓ１＝０、Ｓ２＝１）に
する。入出力制御部４はこのデータをポーリングするこ
とで、自分に転送指示が出たことを認識する。入出力制
御部５に対して転送の準備が出来たことを示すため、転
送先起動フラグを無効とし転送先受付フラグを有効（Ｓ
２＝０、Ｓ３＝１）にする。
【００２２】入出力制御部５はこのデータをポーリング
することで、転送先受付フラグが有効になったことを認
識する。その結果、入出力制御部５はチャネルプログラ
ムの転送元・転送先指示コマンドに従って入出力制御部
４にデータ転送を開始する。データ転送はチャネルプロ
グラムのデータ転送長分だけ行われる。
することで、転送先受付フラグが有効になったことを認
識する。その結果、入出力制御部５はチャネルプログラ
ムの転送元・転送先指示コマンドに従って入出力制御部
４にデータ転送を開始する。データ転送はチャネルプロ
グラムのデータ転送長分だけ行われる。
【００２３】データ転送分だけデータを受け取った入出
力制御部４は、データ転送が終了したので転送先終了フ
ラグを有効（Ｓ４＝１）にし、演算処理部１に対して割
り込みを行う。割り込みを受け取った演算処理部１は、
転送先終了フラグを無効（Ｓ４＝０）することで一連の
動作が終了する。
力制御部４は、データ転送が終了したので転送先終了フ
ラグを有効（Ｓ４＝１）にし、演算処理部１に対して割
り込みを行う。割り込みを受け取った演算処理部１は、
転送先終了フラグを無効（Ｓ４＝０）することで一連の
動作が終了する。
【００２４】
【発明の効果】従来はデバイスから記憶部へのデータ転
送と記憶部からデバイスへのデータ転送で計２回割り込
みを行っており、割り込みの度に演算処理部は割り込み
の後処理を行っていたため、貴重な演算処理時間を無駄
に使っていた。本発明によれば、図４の動作フローから
も明らかな様に、割り込みは１回のみでよく、その分、
演算処理部のデータ転送の割り込みに関わる負荷を軽減
できる。
送と記憶部からデバイスへのデータ転送で計２回割り込
みを行っており、割り込みの度に演算処理部は割り込み
の後処理を行っていたため、貴重な演算処理時間を無駄
に使っていた。本発明によれば、図４の動作フローから
も明らかな様に、割り込みは１回のみでよく、その分、
演算処理部のデータ転送の割り込みに関わる負荷を軽減
できる。
【００２５】更に、従来、デバイスから記憶部へのデー
タ転送と記憶部からデバイスへのデータ転送を行うこと
で貴重なバスのバンド幅を無駄に使っていたのに対し、
本発明によれば、直接デバイス間転送を行うので、デー
タ転送によるバスを占有する時間が半分になるメリット
が得られる。
タ転送と記憶部からデバイスへのデータ転送を行うこと
で貴重なバスのバンド幅を無駄に使っていたのに対し、
本発明によれば、直接デバイス間転送を行うので、デー
タ転送によるバスを占有する時間が半分になるメリット
が得られる。
【図１】本発明に係る高速データ転送システム全体の接
続関係を示した図である。
続関係を示した図である。
【図２】チャネルプログラム制御部の内部構成を示した
図である。
図である。
【図３】チャネルプログラムのフォーマットを示した図
である。
である。
【図４】本発明に係る高速データ転送システムのデータ
転送の一連の動作を示した図である。
転送の一連の動作を示した図である。
１ 演算処理部 ２ 記憶部 ３ システムバス ４，５ 入出力制御部 ６，７ チャネルプログラム制御部 ８，９ 入出力バッファ １０，１１ デバイスインタフェース １２，１４ デバイス ２０ システムバス制御部 ２１ デバイスインタフェース制御部 ２２ チャネルプログラムアドレス格納部 ２３ チャネルプログラム格納部
Claims (4)
- 【請求項１】 プログラムを実行する演算処理手段、デ
ータや命令を記憶する記憶手段、大量データや命令を保
存する第１乃至第Ｎ（Ｎは２以上の自然数）のデバイ
ス、それぞれ該第１乃至第Ｎのデバイスを制御し前記記
憶手段とのデータ転送を行う第１乃至第Ｎの入出力制御
手段、前記演算処理手段と前記記憶手段と前記第１乃至
第Ｎの入出力制御手段を接続し、トランザクションを伝
達するシステムバス、それぞれ前記第１乃至第Ｎの入出
力制御手段と前記第１乃至第Ｎのデバイスを接続するデ
バイスインターフェースを有する情報処理装置におい
て、前記各入出力制御手段が、前記演算処理手段からの
書き込み指示で、チャネルプログラムの格納先アドレス
を保持するチャネルプログラムアドレス格納部と、該チ
ャネルプログラムアドレス格納部の起動フラグが有効に
なっているとき、該チャネルプログラムアドレス格納手
段に格納されているアドレスに従って、前記記憶部から
チャネルプログラムを読み出すシステムバス制御手段
と、該システムバス制御手段が読み出したチャネルプロ
グラムを保持するチャネルプログラム格納部を具備して
構成され、前記演算処理手段は前記記憶手段に前記チャ
ネルプログラムを書き込み、転送元及び転送先の入出力
制御手段は前記チャネルプログラムに従ってデータ転送
のタイミングを制御し、データ転送後に前記演算処理手
段に大して割り込みをかけることを特徴とする高速デー
タ転送システム。 - 【請求項２】 前記チャネルプログラムは、転送元に指
定された入出力制御部にデータ転送開始の指示をする転
送元起動フラグと、転送先に指定された入出力制御部に
データ転送開始の指示をする転送先起動フラグと、転送
先のデータ転送の準備が整ったことを転送元に知らせる
転送先受付フラグと、転送先が前記チャネルプログラム
で指示された全てのデータを受け取ったことを前記演算
処理手段に示す転送先終了フラグからなる第１のフィー
ルド、データ転送の転送元の入出力制御部と転送先の入
出力制御部を指定する第２のフィールド、データ転送の
長さを示す第３のフィールド、転送元のデバイスのアド
レスを示す第４のフィールド、転送先のデバイスのアド
レスを示す第５のフィールドで構成されていることを特
徴とする請求項１記載の高速データ転送システム。 - 【請求項３】 前記各入出力制御手段が、前記第４のフ
ィールド内のデバイスアドレスで指定されたデバイスの
アドレスと入出力制御手段内の入出力バッファ間でデー
タ制御を行うデバイスインターフェース制御部を有して
いることを特徴とする請求項２記載の高速データ転送シ
ステム。 - 【請求項４】 前記演算処理手段は転送元と転送先の入
出力制御部にデータ転送指示するため前記記憶手段に前
記チャネルプログラムを書き込み、前記システムバス制
御手段は、前記チャネルプログラムアドレス格納手段の
前記転送元起動フラグが有効になっているとき、前記チ
ャネルプログラムアドレス格納手段に格納されているア
ドレスに従い、前記記憶手段から前記チャネルプログラ
ムを読み出し、前記チャネルプログラム格納手段にこの
チャネルプログラムを格納し、転送元に指定された前記
入出力制御部は、チャネルプログラムアドレス格納部が
保持するアドレスをポーリングし、前記転送元起動フラ
グの有効／無効の状態を監視し、無効ならポーリングを
続け、転送元に指定された入出力制御部は、前記転送元
起動フラグが有効になると、転送先の入出力制御部にデ
ータ転送開始を指示するため、前記転送元起動フラグを
無効にし、前記転送先起動フラグを有効にし、転送先に
指定された入出力制御部は、前記チャネルプログラムア
ドレス格納手段が保持するアドレスをポーリングし、前
記転送先起動フラグの状態を監視し、前記転送先起動フ
ラグが有効になったら、前記転送先に指定された入出力
制御部は、転送元にデータを受け取る準備ができたこと
を伝えるため、前記転送先起動フラグを無効にし、前記
転送先受付フラグを有効にし、前記転送元に指定された
入出力制御部は、前記転送先受付フラグの状態を監視
し、データ転送先がデータの受け入れ準備可能となるの
を待つ。前記転送先受付フラグが有効になったら、前記
転送元に指定された入出力制御部は配下のデバイスから
前記デバイスインタフェース制御部を使用してデータを
読み出し、該データを前記入出力バッファに格納し、前
記システムバス制御手段は、前記入出力バッファに格納
されたデータをシステムバスに出力し、前記転送先に指
定された入出力制御部は、前記システムバス制御部を使
用して前記転送元の入出力制御部から前記システムバス
に出力されたデータを取り込み、自身の入出力バッファ
にデータを格納し、転送先のデバイスインタフェース制
御手段は、前記入出力バッファから転送先のデバイスに
データを書き込み、前記第３のフィールドで指定された
長さのデータが転送されたら、転送先に指定された入出
力制御部は、前記転送先終了フラグを有効にし、前記転
送先受付フラグを無効し、デー夕転送が終了したことを
全ｋ演算処理手段に伝えるため、該演算処理手段に割り
込みを行い、割り込みを受けた前記演算処理手段が前記
転送先終了フラグを無効にすることを特徴とする請求項
２又は３記載の高速データ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20436697A JPH1153291A (ja) | 1997-07-30 | 1997-07-30 | 高速データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20436697A JPH1153291A (ja) | 1997-07-30 | 1997-07-30 | 高速データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1153291A true JPH1153291A (ja) | 1999-02-26 |
Family
ID=16489334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20436697A Pending JPH1153291A (ja) | 1997-07-30 | 1997-07-30 | 高速データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1153291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535763A (ja) * | 2004-04-30 | 2007-12-06 | イーエムシー コーポレイション | ストレージ・エリア・ネットワークにおけるオンライン初期ミラー同期化およびミラー同期化検証 |
-
1997
- 1997-07-30 JP JP20436697A patent/JPH1153291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535763A (ja) * | 2004-04-30 | 2007-12-06 | イーエムシー コーポレイション | ストレージ・エリア・ネットワークにおけるオンライン初期ミラー同期化およびミラー同期化検証 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5961614A (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| JPH1153291A (ja) | 高速データ転送システム | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH0145657B2 (ja) | ||
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JPH02311940A (ja) | 端末制御装置 | |
| JPH05210617A (ja) | バス拡張装置 | |
| JPS61239339A (ja) | ペ−ジ・デ−タ転送制御方式 | |
| JPS62128341A (ja) | ２ポ−トメモリへのアクセス制御方式 | |
| JPH08123749A (ja) | バスコントローラ | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JPS61285566A (ja) | 入出力制御装置 | |
| JPH0752425B2 (ja) | 情報処理システムのデータ入出力制御方法 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPH02136949A (ja) | 入出力制御装置 | |
| JPH02216570A (ja) | ディバイス制御装置の制御方式 | |
| JPH0697447B2 (ja) | 処理装置の通信制御装置 | |
| JPH0424733B2 (ja) | ||
| JPS6379154A (ja) | チヤネル装置 | |
| JPS61180326A (ja) | ストリ−ミング磁気テ−プ装置の制御方式 | |
| JP2000298639A (ja) | 送出回路、受信回路、インタフェース回路、システム制御装置、入出力制御装置、情報処理装置 | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPS6155763A (ja) | 制御装置におけるチヤネルデ−タ格納制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010711 |