JPH0145657B2 - - Google Patents
Info
- Publication number
- JPH0145657B2 JPH0145657B2 JP2015583A JP2015583A JPH0145657B2 JP H0145657 B2 JPH0145657 B2 JP H0145657B2 JP 2015583 A JP2015583 A JP 2015583A JP 2015583 A JP2015583 A JP 2015583A JP H0145657 B2 JPH0145657 B2 JP H0145657B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- control circuit
- input
- data transfer
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- YXVFQADLFFNVDS-UHFFFAOYSA-N diammonium citrate Chemical compound [NH4+].[NH4+].[O-]C(=O)CC(O)(C(=O)O)CC([O-])=O YXVFQADLFFNVDS-UHFFFAOYSA-N 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は中央処理装置の指示により主記憶装置
と入出力装置との間のデータ転送を制御するチヤ
ネル装置に係り、特に回路構成が簡易化され、処
理速度も速く、且つ装置の仕様変更に対しても柔
軟性を持つチヤネル装置の制御方式に関する。
と入出力装置との間のデータ転送を制御するチヤ
ネル装置に係り、特に回路構成が簡易化され、処
理速度も速く、且つ装置の仕様変更に対しても柔
軟性を持つチヤネル装置の制御方式に関する。
(b) 従来技術と問題点
従来のチヤネル装置はハードウエア構成のみに
よる制御か、マイクロプログラムを用いる場合も
一つのマイクロプログラムのみによる制御により
動作していた。ハードウエア構成のみによる制御
の場合のチヤネル装置は、回路の複雑化による
種々の阻害要因の為経済的で無く、且つ装置の仕
様変更に対応出来ないという欠点がある。又一つ
のマイクロプログラムによる制御の場合のチヤネ
ル装置は、Ｉ／Ｏ命令の処理とデータ転送制御が
同時に出来ない為、処理の待ち時間が増大する。
従つてデータのオーバラン（装置間のデータ転送
に於て、一方の装置の速度が速い為、他方の装置
が正しくデータの転送が出来ない状態）が発生す
るか、中央処理装置の待ち時間の増加が発生する
という欠点がある。
よる制御か、マイクロプログラムを用いる場合も
一つのマイクロプログラムのみによる制御により
動作していた。ハードウエア構成のみによる制御
の場合のチヤネル装置は、回路の複雑化による
種々の阻害要因の為経済的で無く、且つ装置の仕
様変更に対応出来ないという欠点がある。又一つ
のマイクロプログラムによる制御の場合のチヤネ
ル装置は、Ｉ／Ｏ命令の処理とデータ転送制御が
同時に出来ない為、処理の待ち時間が増大する。
従つてデータのオーバラン（装置間のデータ転送
に於て、一方の装置の速度が速い為、他方の装置
が正しくデータの転送が出来ない状態）が発生す
るか、中央処理装置の待ち時間の増加が発生する
という欠点がある。
(c) 発明の目的
本発明の目的は上記欠点を除く為、Ｉ／Ｏ命令
の処理とデータ転送制御を二つのマイクロプログ
ラムで分担することにより処理速度を向上させ、
且つマイクロプログラムを用いることにより回路
を簡易化することで経済的で仕様変更にも柔軟に
対応し得るチヤネル装置の制御方式を提供するこ
とにある。
の処理とデータ転送制御を二つのマイクロプログ
ラムで分担することにより処理速度を向上させ、
且つマイクロプログラムを用いることにより回路
を簡易化することで経済的で仕様変更にも柔軟に
対応し得るチヤネル装置の制御方式を提供するこ
とにある。
(d) 発明の構成
本発明の構成は中央処理装置の指示により主記
憶装置と入出力装置との間のデータ転送を制御す
るチヤネル装置に於て、中央処理装置及び入出力
装置に対するインタフエースを制御するマイクロ
プログラムＡと、主記憶装置に対するインタフエ
ースを制御するマイクロプログラムＢと、マイク
ロプログラムＡからマイクロプログラムＢに対し
動作を要求する手段と；マイクロプログラムＡが
マイクロプログラムＢの動作終了を検出する手段
と、ハードウエアからマイクロプログラムＢに対
し動作を要求する手段と、ハードウエアがマイク
ロプログラムＢの動作終了を検出する手段とを設
け、マイクロプログラムＡは常に中央処理装置と
チヤネル装置間及び／又はチヤネル装置と入出力
装置間のインタフエースを監視しながら動作し、
マイクロプログラムＢはマイクロプログラムＡ又
はハードウエアから動作要求があれば動作し、該
動作終了後動作要求元に動作終了を通知した後に
マイクロストツプ状態で停止する様にしたもので
ある。
憶装置と入出力装置との間のデータ転送を制御す
るチヤネル装置に於て、中央処理装置及び入出力
装置に対するインタフエースを制御するマイクロ
プログラムＡと、主記憶装置に対するインタフエ
ースを制御するマイクロプログラムＢと、マイク
ロプログラムＡからマイクロプログラムＢに対し
動作を要求する手段と；マイクロプログラムＡが
マイクロプログラムＢの動作終了を検出する手段
と、ハードウエアからマイクロプログラムＢに対
し動作を要求する手段と、ハードウエアがマイク
ロプログラムＢの動作終了を検出する手段とを設
け、マイクロプログラムＡは常に中央処理装置と
チヤネル装置間及び／又はチヤネル装置と入出力
装置間のインタフエースを監視しながら動作し、
マイクロプログラムＢはマイクロプログラムＡ又
はハードウエアから動作要求があれば動作し、該
動作終了後動作要求元に動作終了を通知した後に
マイクロストツプ状態で停止する様にしたもので
ある。
(e) 発明の実施例
第１図は本発明の一実施例を説明するチヤネル
装置のブロツク図で、第２図は第１図の動作例を
説明するタイムチヤートである。チヤネル装置３
に備えられているマイクロプログラムＡ９は中央
処理装置インタフエース制御回路６を介して中央
処理装置２よりＩ／Ｏ命令を受取り、該Ｉ／Ｏ命
令を解読し、スタートＩ／Ｏ命令であればCAW
（チヤネル・アドレス・ワード）取込みの要求を
マイクロプログラムＢ制御回路８に送出する。マ
イクロプログラムＢ制御回路８はマイクロプログ
ラムＢ７が停止状態ならばCAW取込みルーチン
を起動する。マイクロプログラムＢ７は主記憶装
置インタフエース制御回路５を介して主記憶装置
１からCAWを取込み、該CAWのフオーマツトチ
エツク等を行つた後、マイクロプログラムＡ９に
マイクロプログラムＢ制御回路８を経て動作終了
を通知する。そしてマイクロプログラムＢ７は該
動作終了通知後停止状態となる。続いて次にマイ
クロプログラムＡ９はCCW（チヤネル・コマン
ド・ワード）取込みの要求をマイクロプログラム
Ｂ制御回路８に送出し、マイクロプログラムＢ制
御回路８はマイクロプログラムＢ７のCCW取込
みルーチンを起動する。マイクロプログラムＢ７
は主記憶装置インタフエース制御回路５を介し、
主記憶装置１よりCCWを取込み、必要なデータ
をデータ転送制御回路１０にセツトする。そして
マイクロプログラムＡ９に動作終了を通知した
後、停止状態となる。マイクロプログラムＡ９は
マイクロプログラムＢ７のCCW取込み動作と平
行し、入出力インタフエース制御回路１１を介し
て入出力装置４の起動を行う。マイクロプログラ
ムＡ９は入出力装置４とデータ転送が開始出来る
状態となるとデータ転送制御回路１０にデータ転
送の開始を指示する。データ転送制御回路１０は
チヤネル装置３と入出力装置４との間のデータ転
送制御を行い、主記憶装置１とチヤネル装置３と
の間でデータ転送をする場合はマイクロプログラ
ムＢ制御回路８にデータ転送要求を送出する。マ
イクロプログラムＢ制御回路８はマイクロプログ
ラムＢ７のデータ転送ルーチンを起動する。マイ
クロプログラムＢ７は主記憶装置インタフエース
制御回路５を介して主記憶装置１とのデータ転送
を制御する。この時データアドレス及びバイトカ
ウントの更新もマイクロプログラムＢ７が行う。
マイクロプログラムＢ７は主記憶装置１とのデー
タ転送が終了すると、データ転送制御回路１０に
動作終了を通知し停止状態となる。マイクロプロ
グラムＡ９はチヤネル装置３と入出力装置４がデ
ータ転送を行つている間、データ転送の終了又は
中央処理装置２から次のＩ／Ｏ命令が来ているか
どうかを監視する。
装置のブロツク図で、第２図は第１図の動作例を
説明するタイムチヤートである。チヤネル装置３
に備えられているマイクロプログラムＡ９は中央
処理装置インタフエース制御回路６を介して中央
処理装置２よりＩ／Ｏ命令を受取り、該Ｉ／Ｏ命
令を解読し、スタートＩ／Ｏ命令であればCAW
（チヤネル・アドレス・ワード）取込みの要求を
マイクロプログラムＢ制御回路８に送出する。マ
イクロプログラムＢ制御回路８はマイクロプログ
ラムＢ７が停止状態ならばCAW取込みルーチン
を起動する。マイクロプログラムＢ７は主記憶装
置インタフエース制御回路５を介して主記憶装置
１からCAWを取込み、該CAWのフオーマツトチ
エツク等を行つた後、マイクロプログラムＡ９に
マイクロプログラムＢ制御回路８を経て動作終了
を通知する。そしてマイクロプログラムＢ７は該
動作終了通知後停止状態となる。続いて次にマイ
クロプログラムＡ９はCCW（チヤネル・コマン
ド・ワード）取込みの要求をマイクロプログラム
Ｂ制御回路８に送出し、マイクロプログラムＢ制
御回路８はマイクロプログラムＢ７のCCW取込
みルーチンを起動する。マイクロプログラムＢ７
は主記憶装置インタフエース制御回路５を介し、
主記憶装置１よりCCWを取込み、必要なデータ
をデータ転送制御回路１０にセツトする。そして
マイクロプログラムＡ９に動作終了を通知した
後、停止状態となる。マイクロプログラムＡ９は
マイクロプログラムＢ７のCCW取込み動作と平
行し、入出力インタフエース制御回路１１を介し
て入出力装置４の起動を行う。マイクロプログラ
ムＡ９は入出力装置４とデータ転送が開始出来る
状態となるとデータ転送制御回路１０にデータ転
送の開始を指示する。データ転送制御回路１０は
チヤネル装置３と入出力装置４との間のデータ転
送制御を行い、主記憶装置１とチヤネル装置３と
の間でデータ転送をする場合はマイクロプログラ
ムＢ制御回路８にデータ転送要求を送出する。マ
イクロプログラムＢ制御回路８はマイクロプログ
ラムＢ７のデータ転送ルーチンを起動する。マイ
クロプログラムＢ７は主記憶装置インタフエース
制御回路５を介して主記憶装置１とのデータ転送
を制御する。この時データアドレス及びバイトカ
ウントの更新もマイクロプログラムＢ７が行う。
マイクロプログラムＢ７は主記憶装置１とのデー
タ転送が終了すると、データ転送制御回路１０に
動作終了を通知し停止状態となる。マイクロプロ
グラムＡ９はチヤネル装置３と入出力装置４がデ
ータ転送を行つている間、データ転送の終了又は
中央処理装置２から次のＩ／Ｏ命令が来ているか
どうかを監視する。
(f) 発明の効果
以上説明した如く、本発明はＩ／Ｏ命令の処理
とデータ転送制御を二つのマイクロプログラムで
分担することにより処理速度を向上させ、且つマ
イクロプログラムを用いることにより回路を簡易
化することで経済的で仕様変更にも柔軟に対応し
得るチヤネル装置の制御方式を提供し得るため、
その効果は大なるものがある。
とデータ転送制御を二つのマイクロプログラムで
分担することにより処理速度を向上させ、且つマ
イクロプログラムを用いることにより回路を簡易
化することで経済的で仕様変更にも柔軟に対応し
得るチヤネル装置の制御方式を提供し得るため、
その効果は大なるものがある。
第１図は本発明の一実施例を説明するチヤネル
装置のブロツク図、第２図は第１図の動作例を説
明するタイムチヤートである。 １は主記憶装置、２は中央処理装置、３はチヤ
ネル装置、４は入出力装置、５は主記憶装置イン
タフエース制御回路、６は中央処理装置インタフ
エース制御回路、７はマイクロプログラムＢ、８
はマイクロプログラムＢ制御回路、９はマイクロ
プログラムＡ、１０はデータ転送制御回路、１１
は入出力インタフエース制御回路である。
装置のブロツク図、第２図は第１図の動作例を説
明するタイムチヤートである。 １は主記憶装置、２は中央処理装置、３はチヤ
ネル装置、４は入出力装置、５は主記憶装置イン
タフエース制御回路、６は中央処理装置インタフ
エース制御回路、７はマイクロプログラムＢ、８
はマイクロプログラムＢ制御回路、９はマイクロ
プログラムＡ、１０はデータ転送制御回路、１１
は入出力インタフエース制御回路である。
Claims (1)
- １ 中央処理装置の指示により主記憶装置と入出
力装置との間のデータ転送を制御するチヤネル装
置に於て、中央処理装置及び入出力装置に対する
インタフエースを制御するマイクロプログラムＡ
と、主記憶装置に対するインタフエースを制御す
るマイクロプログラムＢと、マイクロプログラム
ＡからマイクロプログラムＢに対し動作を要求す
る手段と、マイクロプログラムＡがマイクロプロ
グラムＢの動作終了を検出する手段と、ハードウ
エアからマイクロプログラムＢに対し動作を要求
する手段と、ハードウエアがマイクロプログラム
Ｂの動作終了を検出する手段とを設け、マイクロ
プログラムＡは常に中央処理装置とチヤネル装置
間及び／又はチヤネル装置と入出力装置間のイン
タフエースを監視しながら動作し、マイクロプロ
グラムＢはマイクロプログラムＡ又はハードウエ
アから動作要求があれば動作し、該動作終了後動
作要求元に動作終了を通知した後にマイクロスト
ツプ状態で停止していることを特徴とするチヤネ
ル装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015583A JPS59146326A (ja) | 1983-02-09 | 1983-02-09 | チヤネル装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015583A JPS59146326A (ja) | 1983-02-09 | 1983-02-09 | チヤネル装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59146326A JPS59146326A (ja) | 1984-08-22 |
| JPH0145657B2 true JPH0145657B2 (ja) | 1989-10-04 |
Family
ID=12019262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015583A Granted JPS59146326A (ja) | 1983-02-09 | 1983-02-09 | チヤネル装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146326A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174047A (ja) * | 1984-09-18 | 1986-04-16 | Fujitsu Ltd | チヤネルリセツト処理方式 |
| JPS61118858A (ja) * | 1984-11-15 | 1986-06-06 | Fujitsu Ltd | チヤネル制御方式 |
| WO1994001354A1 (en) * | 1992-07-07 | 1994-01-20 | Ebara Corporation | Magnetically levitated carrying apparatus |
-
1983
- 1983-02-09 JP JP2015583A patent/JPS59146326A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59146326A (ja) | 1984-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0133861B2 (ja) | ||
| JPH0145657B2 (ja) | ||
| JPS61251252A (ja) | デ−タ転送処理方法 | |
| JPS6433656A (en) | Control system for transfer of data | |
| JP2599184B2 (ja) | Ｄｍａｃのリード転送制御装置 | |
| JP2602975B2 (ja) | 調歩同期式通信における受信制御装置 | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JPS60186955A (ja) | Ｄｍａ制御方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPS6293742A (ja) | プロセツサ間インタフエ−ス方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS6161432B2 (ja) | ||
| JPS6294042A (ja) | 通信制御装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH056902B2 (ja) | ||
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPS62106561A (ja) | ステイタス転送処理方式 | |
| JPS5569834A (en) | Data transfer controller | |
| JPH0752425B2 (ja) | 情報処理システムのデータ入出力制御方法 |