JPH0341542A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH0341542A JPH0341542A JP1177431A JP17743189A JPH0341542A JP H0341542 A JPH0341542 A JP H0341542A JP 1177431 A JP1177431 A JP 1177431A JP 17743189 A JP17743189 A JP 17743189A JP H0341542 A JPH0341542 A JP H0341542A
- Authority
- JP
- Japan
- Prior art keywords
- command
- counter
- peripheral
- control unit
- command transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 23
- 238000011156 evaluation Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の周辺装置を制御する周辺制御装置に関
し、特に、コマンド転送遅延回路を内蔵しスイッチによ
り遅延時間を制御できる装置に関するものである。
し、特に、コマンド転送遅延回路を内蔵しスイッチによ
り遅延時間を制御できる装置に関するものである。
従来の技術
従来装置では、周辺装置に高負荷がかかり、その結果と
して転送速度が遅れるということはあるが、コマンド転
送遅延回路を内蔵した制御装置は知られていなかった。
して転送速度が遅れるということはあるが、コマンド転
送遅延回路を内蔵した制御装置は知られていなかった。
その為に、コマンドオーバーラン等を故意に発生させる
為には周辺装置に高負荷をかけるか、ファームウェア（
以下Ｆｉ１と略記する〉でデータ転送を遅らせるルーチ
ンを作り評価を行っていた。
為には周辺装置に高負荷をかけるか、ファームウェア（
以下Ｆｉ１と略記する〉でデータ転送を遅らせるルーチ
ンを作り評価を行っていた。
発明が解決しようとする課題
］マントオーバーランが発生した場合のりトライ処理の
制御は複雑な為に、バグを作り込んでしまう可能性が高
く、その為に充分な評価が必要である。
制御は複雑な為に、バグを作り込んでしまう可能性が高
く、その為に充分な評価が必要である。
しかしながら、上述した従来の周辺制御装置ではコマン
ドオーバーラン等を故意に発生させる為には周辺装置に
高負荷をかけるか或いはＦＷでデー夕転送を遅らせるル
ーチンを作るしか方法がなかった。従って、評価環境を
整えるのに時間がかかつてしまい評価時間が多くなると
いう欠点があった。
ドオーバーラン等を故意に発生させる為には周辺装置に
高負荷をかけるか或いはＦＷでデー夕転送を遅らせるル
ーチンを作るしか方法がなかった。従って、評価環境を
整えるのに時間がかかつてしまい評価時間が多くなると
いう欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御装置を提供
することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御装置を提供
することにある。
課題を解決するための手段
上記目的を遠戚する為に、本発明に係るコマンド転送遅
延回路内蔵の周辺制御装置は、コマンド転送遅延時間を
セットするカウンタを設け、このカウンタにスイッチよ
りセットした値に比例した時間経過後にコマンド転送が
行われるように構成され、このようにすることにより前
記カウンタにスイッチより値をセットするだけでコマン
ドオーバーラン等の評価を容易に行うことができる。
延回路内蔵の周辺制御装置は、コマンド転送遅延時間を
セットするカウンタを設け、このカウンタにスイッチよ
りセットした値に比例した時間経過後にコマンド転送が
行われるように構成され、このようにすることにより前
記カウンタにスイッチより値をセットするだけでコマン
ドオーバーラン等の評価を容易に行うことができる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図を参照するに、本発明に係る周辺制御装置１は、
データ転送制御回路３、コマンド転送制御回路９、マイ
クロプログラム制御回路４、コマンド転送遅延時間をセ
ットするコマンド転送遅延カウンタ２、カウンタ２に値
をセットする為のスイッチ８から構成されている。
データ転送制御回路３、コマンド転送制御回路９、マイ
クロプログラム制御回路４、コマンド転送遅延時間をセ
ットするコマンド転送遅延カウンタ２、カウンタ２に値
をセットする為のスイッチ８から構成されている。
マイクロプログラム制御回路４は中央処理装置（図示せ
ず）から線５を通して周辺装置（図示せず）へのコマン
ドを受は取ると線１０を通してコマンド転送制御回路９
にコマンドをセットする０、ｔた、そのコマンドがデー
タ転送を伴うものであれば、線７を通してデータ転送制
御回路３にデータ長と転送アドレス、転送方向をセット
する。そしてマイクロプログラム制御回路４がらｍ６を
通してコマンド転送遅延カウンタ２にスタート信号が送
られると、コマンド転送遅延カウンタ２はスイッチ８に
よりセットされたカウンタ数をデクリメントしていき、
カウンタ値が尽きると線１１を通してコマンド転送制御
回路９に信号を送る。コマンド転送制御回路９はコマン
ド転送遅延カウンタ２からの信号を受は取ると既にセッ
トされているコマンドを処理し、データ転送を伴う場合
にはデータ長、転送アドレスそして転送方向を用いて周
辺装置とのデータ転送を行う。
ず）から線５を通して周辺装置（図示せず）へのコマン
ドを受は取ると線１０を通してコマンド転送制御回路９
にコマンドをセットする０、ｔた、そのコマンドがデー
タ転送を伴うものであれば、線７を通してデータ転送制
御回路３にデータ長と転送アドレス、転送方向をセット
する。そしてマイクロプログラム制御回路４がらｍ６を
通してコマンド転送遅延カウンタ２にスタート信号が送
られると、コマンド転送遅延カウンタ２はスイッチ８に
よりセットされたカウンタ数をデクリメントしていき、
カウンタ値が尽きると線１１を通してコマンド転送制御
回路９に信号を送る。コマンド転送制御回路９はコマン
ド転送遅延カウンタ２からの信号を受は取ると既にセッ
トされているコマンドを処理し、データ転送を伴う場合
にはデータ長、転送アドレスそして転送方向を用いて周
辺装置とのデータ転送を行う。
発明の詳細
な説明したように、本発明によれば、コマンド転送遅延
カウンタに任意の値をセットすることにより、コマンド
転送を規定時間遅らせることができ、コマンドオーバー
ラン等の評価を効率よく行うことができる。
カウンタに任意の値をセットすることにより、コマンド
転送を規定時間遅らせることができ、コマンドオーバー
ラン等の評価を効率よく行うことができる。
第１図は本発明の一実施例を示すブロック構成図である
。 １・・・周辺制御装置、２・・・コマンド転送遅延カウ
ンタ、３・・・データ転送制御回路、４・・・マイクロ
プログラム制御回路、８・・・スイッチ、９・・・コマ
ンド転送制御回路 第 コ 図
。 １・・・周辺制御装置、２・・・コマンド転送遅延カウ
ンタ、３・・・データ転送制御回路、４・・・マイクロ
プログラム制御回路、８・・・スイッチ、９・・・コマ
ンド転送制御回路 第 コ 図
Claims (1)
- 中央処理装置と複数個の周辺装置を制御する為の周辺制
御装置と前記装置間の情報を転送する為の通信バスを有
するデータ処理システムにおける入出力動作の指令を行
う為の信号またはコマンドの処理と周辺装置の動作及び
データ転送の処理を行う論理的に複数のチャネルを有す
る周辺制御装置において、中央処理装置と周辺処理装置
との間のデータ転送を制御するデータ転送制御部と、周
辺処理装置に命令を転送するコマンド転送制御部と、周
辺制御部内の制御を行う為のマイクロプログラム制御部
と、外部からスイッチにより値を設定することのできる
コマンド転送遅延カウンタを持つことを特徴とする周辺
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177431A JPH0341542A (ja) | 1989-07-10 | 1989-07-10 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177431A JPH0341542A (ja) | 1989-07-10 | 1989-07-10 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0341542A true JPH0341542A (ja) | 1991-02-22 |
Family
ID=16030823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177431A Pending JPH0341542A (ja) | 1989-07-10 | 1989-07-10 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0341542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154829A (en) * | 1997-10-20 | 2000-11-28 | Matsushita Electric Industrial Co., Ltd. | Cascaded arithmetic pipeline data processor |
-
1989
- 1989-07-10 JP JP1177431A patent/JPH0341542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154829A (en) * | 1997-10-20 | 2000-11-28 | Matsushita Electric Industrial Co., Ltd. | Cascaded arithmetic pipeline data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534699B2 (ja) | ||
| JPH01162967A (ja) | 割込み処理方法及び装置 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JPH0328937A (ja) | 周辺制御装置 | |
| JPH02287853A (ja) | 周辺制御装置 | |
| JPH02227758A (ja) | 周辺制御装置 | |
| JPH0567025A (ja) | 周辺制御装置 | |
| JPH0237425A (ja) | ディジタル信号処理装置 | |
| JPH0145657B2 (ja) | ||
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPH0533861B2 (ja) | ||
| JPH0312760A (ja) | 入出力装置 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPS6277666A (ja) | バツフア回路 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPH0113575B2 (ja) | ||
| JPH01187658A (ja) | バス負荷方式 | |
| JPH03110655A (ja) | バス転送制御装置 | |
| JPS6361353A (ja) | デ−タ転送方法 | |
| JPH0222753A (ja) | マイクロコンピュータシステム | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS61107455A (ja) | ポ−リング制御方式 |