JPH0259949A - ディジーチェーン割込み処理装置 - Google Patents
ディジーチェーン割込み処理装置Info
- Publication number
- JPH0259949A JPH0259949A JP63210674A JP21067488A JPH0259949A JP H0259949 A JPH0259949 A JP H0259949A JP 63210674 A JP63210674 A JP 63210674A JP 21067488 A JP21067488 A JP 21067488A JP H0259949 A JPH0259949 A JP H0259949A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- signal
- devices
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 description 9
- 241000723353 Chrysanthemum Species 0.000 description 3
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は割込み処理装置、特に複数の割込み処理装置か
らの割込み要求信号による割込み動作が迅速に行えるデ
ィジーチェーン割込み処理装置に関するものである。
らの割込み要求信号による割込み動作が迅速に行えるデ
ィジーチェーン割込み処理装置に関するものである。
（従来の技術）
従来技術によるディジーチェーン割込み処理装置におい
ては、複数の割込み処理装置からの割込み要求信号を処
理する中央処理装置（ＣＰｔＪ）に対して、前記複数の
割込み処理装置は主従の関係を有しているため割込み動
作のための応答処理が遅れがちであった。
ては、複数の割込み処理装置からの割込み要求信号を処
理する中央処理装置（ＣＰｔＪ）に対して、前記複数の
割込み処理装置は主従の関係を有しているため割込み動
作のための応答処理が遅れがちであった。
第４図は従来のディジーチェーン割込み処理装置の構成
を示す。
を示す。
中央処理装置（ＣＰＵ）１は、生割込み装置２−１を介
して自からの割込み要求およびその従属割込み装置２−
２．２−３．２−４川など、縦続接続された関連の各従
属側込み装置からの割込み要求を受け、これらの要求信
号に対するディジーチェーン信号すなわち応答信号Ｄ１
をまず主割込゛み装置２−１へ送る。この場合に、もし
ＣＰＵ１へ送られた割込み要求が、主割込み装置に接続
されたいずれかの従属割込み装置から発せられたもので
あれば、主割込み装置２−１は従属割込み装置２−２へ
向けて応答信号Ｄ２を発し、後続の従属割込み装置が順
次、応答信号Ｄ３ 、Ｄ４・・・を下位の装置へ向けて
発していた。
して自からの割込み要求およびその従属割込み装置２−
２．２−３．２−４川など、縦続接続された関連の各従
属側込み装置からの割込み要求を受け、これらの要求信
号に対するディジーチェーン信号すなわち応答信号Ｄ１
をまず主割込゛み装置２−１へ送る。この場合に、もし
ＣＰＵ１へ送られた割込み要求が、主割込み装置に接続
されたいずれかの従属割込み装置から発せられたもので
あれば、主割込み装置２−１は従属割込み装置２−２へ
向けて応答信号Ｄ２を発し、後続の従属割込み装置が順
次、応答信号Ｄ３ 、Ｄ４・・・を下位の装置へ向けて
発していた。
（発明が解決しようとする課題）
したがって、このような従来技術によるディジーチェー
ン割込み処理装置においては、従属割込み装置の数が増
大するにつれて割込み応答処理の遅れも増大してしまう
という問題があった。
ン割込み処理装置においては、従属割込み装置の数が増
大するにつれて割込み応答処理の遅れも増大してしまう
という問題があった。
例えば、各割込み装置について応答信号を受けてから次
の下位の割込み装置に応答信号を送り出すのに時間［が
必要であるとすると、ｎ番目の従属割込み装置２−０が
発した割込み要求をＣＰＵ１が受けて、その応答信号を
出してから当該装置２−ｎまで伝達されるのに時間ｔ（
ｎ−１）かかる。
の下位の割込み装置に応答信号を送り出すのに時間［が
必要であるとすると、ｎ番目の従属割込み装置２−０が
発した割込み要求をＣＰＵ１が受けて、その応答信号を
出してから当該装置２−ｎまで伝達されるのに時間ｔ（
ｎ−１）かかる。
したがって、実際に割込み要求に対応するデータ内容の
初めにｃｐｕｉに届くまでに時間ｔｘｎかかることにな
る。
初めにｃｐｕｉに届くまでに時間ｔｘｎかかることにな
る。
このことは、１つの割込み処理が終了した後、次の割込
み要求がｃｐｕｉに発せられる場合にも当てはまること
であり、特定の割込み装置にＣＰＵ１からの応答信号が
届くまでの待ち時間が大となり割込み処理性能が低下し
ていた。
み要求がｃｐｕｉに発せられる場合にも当てはまること
であり、特定の割込み装置にＣＰＵ１からの応答信号が
届くまでの待ち時間が大となり割込み処理性能が低下し
ていた。
［発明の構成］
（課題を解決するための手段）
本発明は、上述した問題点を解決するためになされたも
ので、ディジーチェーン割込み処理において従属割込み
装置が増大しても、その数に関係なく短時間で割込み応
答処理が行える割込み処理装置を提供することを目的と
している。
ので、ディジーチェーン割込み処理において従属割込み
装置が増大しても、その数に関係なく短時間で割込み応
答処理が行える割込み処理装置を提供することを目的と
している。
このため本発明においては、ＣＰＵから主および各従属
割込み装置への割込み開始信号および、特定の割込み装
置から発せられた割込み要求に対応する割込み信号レベ
ルとを同時に送ることが可能な接続線を設けることによ
って、ＣＰＵと各従属割込み装置との応答処理が並列的
に迅速に行えるようにしている。
割込み装置への割込み開始信号および、特定の割込み装
置から発せられた割込み要求に対応する割込み信号レベ
ルとを同時に送ることが可能な接続線を設けることによ
って、ＣＰＵと各従属割込み装置との応答処理が並列的
に迅速に行えるようにしている。
（作用）
したがってＣＰＵが応答信号および受付けた割込みレベ
ル信号とを出力することにより、各割込み装置はそれら
の信号とレベルを同時に受けることが可能となり、上位
割込み装置からのディジーチェーン信号を受けた当該従
属割込み装置（割込み要求を発した従属割込み装置）は
、直ちに必要なデータをＣＰＵへ送ることができる。
ル信号とを出力することにより、各割込み装置はそれら
の信号とレベルを同時に受けることが可能となり、上位
割込み装置からのディジーチェーン信号を受けた当該従
属割込み装置（割込み要求を発した従属割込み装置）は
、直ちに必要なデータをＣＰＵへ送ることができる。
〈実施例）
第１図は本発明によるディジーチェーン割込み処理装置
の構成を示す。
の構成を示す。
第１図の装置の従来技術による第４図の装置に対する相
違点は、第１図に示す本発明による割込み処理装置には
割込み処理開始信号Ｓを伝送する線Ｉｓ、および割込み
レベル信号Ｐを伝送する線斐ｐが特に設けられており、
これらの線でＣＰＵ１と主および従属割込み装置２−１
．２−２．２３、・・・とが直接接続されている点であ
る。
違点は、第１図に示す本発明による割込み処理装置には
割込み処理開始信号Ｓを伝送する線Ｉｓ、および割込み
レベル信号Ｐを伝送する線斐ｐが特に設けられており、
これらの線でＣＰＵ１と主および従属割込み装置２−１
．２−２．２３、・・・とが直接接続されている点であ
る。
他の構成１例えば各割込み要求信号Ｒ＋ 、Ｒ２。
Ｒ３・・・、ディジーチェーン信号すなわち応答信号Ｄ
＋ 、Ｄ２ 、Ｄ３・・・、を送る線、そしてデータが
伝送されるデータバスＢ、各割込み装置２−１゜２−２
．２−３・・・の入力信号■１−１〜Ｉ＋−ｎ。
＋ 、Ｄ２ 、Ｄ３・・・、を送る線、そしてデータが
伝送されるデータバスＢ、各割込み装置２−１゜２−２
．２−３・・・の入力信号■１−１〜Ｉ＋−ｎ。
１２−１〜１２−ｎ 、・・・用の線などの構成は、第
４図に示すものと同じである。
４図に示すものと同じである。
第１図に示すように、本発明の装置においてはｃｐｕｉ
は、割込み装＠２−１．２−２．２−３のいずれかによ
って割込み要求がなされた場合に、その要求に対する処
理開始信号Ｓおよび割込みレベル信号ＰがＣＰＵ１から
主Ｊ３よび従属割込み装置２−１．２−２．２−３・・
・へ向けて同時に送られる点に特徴があり、前記処理開
始信号Ｓは主割込み装置２−１へのディジーチェーン信
号Ｄ１としても利用される。
は、割込み装＠２−１．２−２．２−３のいずれかによ
って割込み要求がなされた場合に、その要求に対する処
理開始信号Ｓおよび割込みレベル信号ＰがＣＰＵ１から
主Ｊ３よび従属割込み装置２−１．２−２．２−３・・
・へ向けて同時に送られる点に特徴があり、前記処理開
始信号Ｓは主割込み装置２−１へのディジーチェーン信
号Ｄ１としても利用される。
次に第１図に示す装置の動作を第２図のタイミング図を
参照して説明する。
参照して説明する。
今、例えば従属割込み装置２−２の入力信号（割込み要
求） １２−＋ に基づいて前記装置から割込み要求信
号Ｒ２が発せられると、これが主割込み装置２−１へ送
られ、該装置２−１はＣＰＵ１へ向けて割込み要求信号
Ｒ＋ を発する。
求） １２−＋ に基づいて前記装置から割込み要求信
号Ｒ２が発せられると、これが主割込み装置２−１へ送
られ、該装置２−１はＣＰＵ１へ向けて割込み要求信号
Ｒ＋ を発する。
ＣＰ［Ｊｌはこれを受けて、線ｉｓに処理開始信号Ｓと
線又にレベル信号Ｐを発する。
線又にレベル信号Ｐを発する。
主割込み装置２−１は自己の割込み要求を発したのでは
ないのでデイジー信号Ｄ＋ とじての信号Ｓを受はデイ
ジー信号Ｄ２を下位の従属割込み装置２−２へ送る。
ないのでデイジー信号Ｄ＋ とじての信号Ｓを受はデイ
ジー信号Ｄ２を下位の従属割込み装置２−２へ送る。
従属装置２−２は自己が割込み要求を発したのでデイジ
ー信号Ｄ３は下位の装置２−３へは送らない。
ー信号Ｄ３は下位の装置２−３へは送らない。
その際に、各割込み装置２−１．２−２．２−３・・・
は前記信号ＳおよびＰを同時に受けとるが、■２−１を
有している従属割込み装置２−２が割込みを要求してい
るので、信号Ｄ２を受けると該装置２−２は直らにデー
タバスＢ２にデータを出力する。ｃｐｕｉはこのデータ
をとり込むと、線吏Ｓおよび交Ｓに対して前記信号Ｓお
よびＰを出力するのを停止する。
は前記信号ＳおよびＰを同時に受けとるが、■２−１を
有している従属割込み装置２−２が割込みを要求してい
るので、信号Ｄ２を受けると該装置２−２は直らにデー
タバスＢ２にデータを出力する。ｃｐｕｉはこのデータ
をとり込むと、線吏Ｓおよび交Ｓに対して前記信号Ｓお
よびＰを出力するのを停止する。
上記の出力の停止により従属装置２−２は要求信号Ｒ２
を出力しなくなるので主装置２−１もＣＰＵ１にＲ＋を
出力しないので１つの割込み処理動作は終了する。
を出力しなくなるので主装置２−１もＣＰＵ１にＲ＋を
出力しないので１つの割込み処理動作は終了する。
第３図は従来のディジーチェーン割込み応答処理時間と
本発明による開割込み応答処理時間とを比較したタイム
チャートを示す。
本発明による開割込み応答処理時間とを比較したタイム
チャートを示す。
同図で示すように、始めの入力信号（割込み処理要求＞
１２−＋があってから従属割込み装置２２がＣＰｔＪｌ
にデータを送り出すまでの時間を比較してみると、従来
のものは時間９ｔが必要であったが、本発明においては
６【となり、２／３に時間が短縮されていることが分る
。その理由は、従属装置２−２がデ身ジーチェーン信号
Ｄ２を受けてデータを出力するまでの時間を３［とした
場合、従来のものは３ｔが必要である一方、本発明にお
いては信号Ｓがとり入れた時点でデータ出力動作を開始
するので１ｔで済むからである。
１２−＋があってから従属割込み装置２２がＣＰｔＪｌ
にデータを送り出すまでの時間を比較してみると、従来
のものは時間９ｔが必要であったが、本発明においては
６【となり、２／３に時間が短縮されていることが分る
。その理由は、従属装置２−２がデ身ジーチェーン信号
Ｄ２を受けてデータを出力するまでの時間を３［とした
場合、従来のものは３ｔが必要である一方、本発明にお
いては信号Ｓがとり入れた時点でデータ出力動作を開始
するので１ｔで済むからである。
なお、本発明による実施例において、各割込み要求信号
Ｒ＋ 、Ｒ２、Ｒ３・＝を１ビツト、 ＣＰＩＪからの
レベル信号Ｓをｊビット、データバスＢをにビットなど
、任意のビット値に設定しうろことは言うまでもない。
Ｒ＋ 、Ｒ２、Ｒ３・＝を１ビツト、 ＣＰＩＪからの
レベル信号Ｓをｊビット、データバスＢをにビットなど
、任意のビット値に設定しうろことは言うまでもない。
Ｆ発明の効果］
以上述べたように、本発明においては各割込み装置がＣ
ＰＵから発した処理開始信号と割込みレベル信号とを直
接受けられるような構成にしたので、割込み要求に対す
る応答処理を短縮しうると共に、１つの割込み要求の処
理終了後に、次の割込み要求処理に直ちに入ることがで
きる。
ＰＵから発した処理開始信号と割込みレベル信号とを直
接受けられるような構成にしたので、割込み要求に対す
る応答処理を短縮しうると共に、１つの割込み要求の処
理終了後に、次の割込み要求処理に直ちに入ることがで
きる。
第１図は本発明によるスルＪ込み処理装置の実施例を示
す構成図、第２図は第１図の装置の動作を説明するタイ
ミング図 第３図は本発明による装置と従来技術による装置割込み
応答処理時間を比較したタイムチャート。 第４図は従来技術による割込み処理装置の構成図をそれ
ぞれ示す。 １−ｃｐｕ。 ２−１−主割込み装置。 ２−２．２−３−従ぶ割込み装置。 Ｒ＋ 、Ｒ２、Ｒ３−割込み要求信号。 Ｄ＋ 、Ｄ２ 、Ｄ３−ディジーチェーン信号。 Ｂ−データバス。 斐Ｓ−処理開始信号用線。 ｕｐ−割込みレベル信号用線。 ４＋−理人ｆｒ理十三好保男 第 １ 図 ４半
す構成図、第２図は第１図の装置の動作を説明するタイ
ミング図 第３図は本発明による装置と従来技術による装置割込み
応答処理時間を比較したタイムチャート。 第４図は従来技術による割込み処理装置の構成図をそれ
ぞれ示す。 １−ｃｐｕ。 ２−１−主割込み装置。 ２−２．２−３−従ぶ割込み装置。 Ｒ＋ 、Ｒ２、Ｒ３−割込み要求信号。 Ｄ＋ 、Ｄ２ 、Ｄ３−ディジーチェーン信号。 Ｂ−データバス。 斐Ｓ−処理開始信号用線。 ｕｐ−割込みレベル信号用線。 ４＋−理人ｆｒ理十三好保男 第 １ 図 ４半
Claims (1)
- 中央処理装置、主および複数の従属割込み装置が共通の
データバス、各割込み要求線、およびデイジーチェーン
線で順次接続されたデイジーチェーン割込み処理装置に
おいて、前記中央処理装置から発せられる処理開始信号
および前記各割込み装置から発せられた割込み要求信号
に対応する割込みレベル信号を、前記各割込み装置が直
接受信可能な様に複数の線を設け、割込み要求を発した
前記各割込み処理装置は前記二種の信号が中央処理装置
から発せられる際、それらの信号を受信して直ちに割込
み応答を可能にしたことを特徴とするデイジーチェーン
割込み処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210674A JPH0259949A (ja) | 1988-08-26 | 1988-08-26 | ディジーチェーン割込み処理装置 |
| KR1019890012222A KR900003745A (ko) | 1988-08-26 | 1989-08-26 | 데이지체인 인터럽트처리장치 |
| EP19890115827 EP0355856A1 (en) | 1988-08-26 | 1989-08-28 | Daisy chain interrupt processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210674A JPH0259949A (ja) | 1988-08-26 | 1988-08-26 | ディジーチェーン割込み処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0259949A true JPH0259949A (ja) | 1990-02-28 |
Family
ID=16593233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210674A Pending JPH0259949A (ja) | 1988-08-26 | 1988-08-26 | ディジーチェーン割込み処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0355856A1 (ja) |
| JP (1) | JPH0259949A (ja) |
| KR (1) | KR900003745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005098405A1 (ja) | 2004-03-30 | 2005-10-20 | Citizen Watch Co., Ltd. | ガスセンサ用ヒータコイル、ガスセンサ用検知素子、接触燃焼式ガスセンサおよび接触燃焼式ガスセンサの製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9018990D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Register control for workstation interfacing means |
| US5257383A (en) * | 1991-08-12 | 1993-10-26 | Stratus Computer, Inc. | Programmable interrupt priority encoder method and apparatus |
| GB2276740B (en) * | 1993-04-02 | 1998-01-07 | Motorola Inc | Interrupt arrangement |
| JP3894579B2 (ja) * | 1996-09-20 | 2007-03-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多用途多ソース割り込み構成を有するソリッドステートデータプロセッサ |
| DE19906867C1 (de) * | 1999-02-18 | 2000-07-06 | Weidmueller Interface | Verfahren und Vorrichtung zur seriellen Datenübertragung |
| US6971043B2 (en) | 2001-04-11 | 2005-11-29 | Stratus Technologies Bermuda Ltd | Apparatus and method for accessing a mass storage device in a fault-tolerant server |
| US7752353B2 (en) | 2007-10-22 | 2010-07-06 | Sandisk Il Ltd. | Signaling an interrupt request through daisy chained devices |
| JP5829247B2 (ja) * | 2013-10-16 | 2015-12-09 | ファナック株式会社 | デイジーチェーン接続されたｉｏユニットへの一斉送信を行う数値制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107252A (en) * | 1977-03-01 | 1978-09-19 | Sanyo Electric Co Ltd | Interruption answer system |
-
1988
- 1988-08-26 JP JP63210674A patent/JPH0259949A/ja active Pending
-
1989
- 1989-08-26 KR KR1019890012222A patent/KR900003745A/ko not_active IP Right Cessation
- 1989-08-28 EP EP19890115827 patent/EP0355856A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107252A (en) * | 1977-03-01 | 1978-09-19 | Sanyo Electric Co Ltd | Interruption answer system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005098405A1 (ja) | 2004-03-30 | 2005-10-20 | Citizen Watch Co., Ltd. | ガスセンサ用ヒータコイル、ガスセンサ用検知素子、接触燃焼式ガスセンサおよび接触燃焼式ガスセンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0355856A1 (en) | 1990-02-28 |
| KR900003745A (ko) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JPS6048791B2 (ja) | アクセス制御装置 | |
| US3999170A (en) | Multiple access interconnect system | |
| US6145047A (en) | Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode | |
| JPH01163840A (ja) | 遅延時間チエック方式 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPS63310031A (ja) | エラ−検出方式 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JPH11136309A (ja) | データ処理装置 | |
| KR920000480B1 (ko) | 인터럽트 버스의 중재 방법 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP2615504B2 (ja) | マイクロコントローラ | |
| JPH02240760A (ja) | 共通バス占有制御方式 | |
| JPS5947335B2 (ja) | 割込処理方式 | |
| JPS6342547A (ja) | 回線制御装置 | |
| JPH0455970A (ja) | 共通バス制御方式 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH0362249A (ja) | データ処理装置 | |
| JPS62156751A (ja) | インタ−フエ−ス回路 | |
| JPH056331A (ja) | ホールド調停回路 | |
| JPH06187065A (ja) | クロック切換回路 | |
| JPH0281156A (ja) | リクエストバッファ入力制御回路 | |
| JPH0248762A (ja) | コンピュータ・システム | |
| JPS61241863A (ja) | 共通メモリのアクセス方式 |