JPS5947335B2 - 割込処理方式 - Google Patents

割込処理方式

Info

Publication number
JPS5947335B2
JPS5947335B2 JP17342879A JP17342879A JPS5947335B2 JP S5947335 B2 JPS5947335 B2 JP S5947335B2 JP 17342879 A JP17342879 A JP 17342879A JP 17342879 A JP17342879 A JP 17342879A JP S5947335 B2 JPS5947335 B2 JP S5947335B2
Authority
JP
Japan
Prior art keywords
interrupt
terminal device
signal
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17342879A
Other languages
English (en)
Other versions
JPS5696316A (en
Inventor
照和 塚越
晃 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP17342879A priority Critical patent/JPS5947335B2/ja
Publication of JPS5696316A publication Critical patent/JPS5696316A/ja
Publication of JPS5947335B2 publication Critical patent/JPS5947335B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 この発明は割込処理方式に関し、特にデータ伝送線を低
減できしかも端末装置の数が多い場合であつても待時間
の少ないように改良された割込処理方式に関する。
一般に、ガソリンスタンドのPOSシステムや複数台の
電子式キャッシュレジスタ(ECR)を管理する場合に
おいては、1台の中央処理装置とガソリンスタンドに設
けられた子機またはECRなどの端末装置間でデータ伝
送を行つている。
このような中央処理装置と複数台の端末装置間でデータ
伝送を行なう方式として、従来では次のような2つの方
式があつた。第1図は従来のデータ伝送方式の一例の図
解図である。
図において、従来のデータ伝送方式は、中央処理装置1
0と複数の端末装置(図示では3台の場合を示す)11
、12、13との間でデータ伝送する場合、各端末装置
の11、12、13の個別にデータ伝送ライン1、2、
3を有し、それぞれのデータ伝送ラインの先端にコネク
タを設けて中央処理装置10と接続される。そして、デ
ータ伝送する場合は、各端末装置が対応するデータ伝送
ラインを介して中央処理装置10と個別に行うが、この
とき中央処理装置10は割込要求のあつた順序で各端末
装置と順次データ伝送を行なっている。ところが、第1
図に示すような中央処理装置と複数の端末装置間の個別
にデータ伝送ラインを設けるのは、端末装置が多い場合
、データ伝送ラインの接続線数が増大し、また端末装置
と中央処理装置間の距離が長い場合にデータ伝送ライン
の線長が長くなるため極めて高価になるという問題点が
あつた。
第2図は従来のデータ伝送方式の他の例のポーリングセ
レクテイング方式によるデータ伝送方式の図解図である
図において、ポーリングセレクテイング方式は、中央処
理装置10と複数の端末装置11,12,13との間を
共通のデータ伝送ライン(母線)で接続される。そして
、各端末装置11,12,13毎に端末番号を定めてお
き、中央処理装置10から母線4を介して各端末番号順
次の端末装置11,12,13へ呼出信号を伝送し、呼
出信号を伝送された端末装置から割込要求のあつたとき
当該端末装置と中央処理装置間でデータ伝送する方式で
ある。ところが、ポーリングセレクテイング方式による
データ伝送方式は、端末装置の数が多数ある場合、或る
時間順次に端末番号順次の端末装置を呼出さなければな
らないため、複数台の端末装置を1循間呼出すのに長時
間を要し、しかも割込要求のない端末装置があつても必
ず呼出しをかけているので、データ伝送効率が悪く、割
込要求のある端末装置のみと迅速なデータ伝送を行うこ
とができないという問題点があつた。
それゆえに、この発明は上述のようなデータ伝送方式に
よる問題点を解消するためになされたもので、複数の端
末装置と中央処理装置間のデータ伝送用接続線数をでき
る限り低減し、割込要求のあつた端末装置のみと効率よ
くデータ伝送できるように改良した割込処理方式を提供
することを目的とする。
この発明を要約すれば、中央処理装置と複数の端末装置
間をデータ伝送用共通母線で接続し、各端末装置を中央
処理装置に対して順位決めし、順位決めされた上位の端
末装置から下位の端末装置に順次的に割込要求信号線と
割込禁止信号線とで直列的に接続する。
そして、或る端末装置が割込要求する際は、その端末装
置の入出力制御部が割込優先回路に対して割込の完了す
るまで連続して信号を与え、その割込優先回路は当該端
末装置より上位の端末装置から上位側の割込禁止信号線
を介して割込禁止信号が与えられておらずしかも下位の
端末装置から下位側の割込要求信号線を介して割込要求
信号が与えられていないとき、入出力制御部からの信号
を遅延して、.上位側の割込信号線と上位の端末装置と
を介して中央処理装置に割込要求をかけるとともに、当
該端末装置の入出力制惰]部に対しデータ伝送のための
指令を与えるようにした割込処理方式である。?下に、
図面を参照してこの発明の実施例について具体的に説明
する。
第3図はこの発明の一実施例の割込処理方式が適用され
るデータ伝送システムの図解図である。
構成において、中央処理装置30には、送信データ伝送
用の送信データ線5Sおよび受信データ伝送用の受信デ
ータ線5Rを含む共通母線5が接、続される。複数の端
末装置31〜33は、それぞれ中央処理装置30に対し
て上位から下位に順次順位決めされる。例えば、端末装
置が3台ある場合であれば、端末装置31が最上位とな
り、端末装置32が端末装置31に対して下位となりか
つ端末装置33に対して上位となる。なお、図示では3
台の端末装置の場合を示すが、4台以上の複数の端末装
置がある場合であつても、各端末装置が予め順位決めさ
れて、順位の若い端末装置が上位の端末装置となる。そ
して、中央処理装置30と各端末装置31,32,33
とは、それぞれ上位の端末装置から下位の端末装置へ割
込禁止信号線6a,6b,6c,6dおよび割込要求信
号7a,7b,7c,7dで直列的に順次接続される。
前記各端末装置31〜33はそれぞれ端末装置の所定の
動作を達成するための端末制御手段300と割込優先回
路(後述の第4図で詳細に説明する)40とを内蔵する
。一方、中央処理装置30は後述の第5図で説明する受
信回路50と、各端末装置間でデータ伝送制御するため
のデータ伝送制御手段(図示せず)と、各端末装置間で
データの送受信を行なつたデータに基づいて演算処理す
る演算処理手段(図示せず)とを含む。第4図は前記各
端末装置31〜33の詳細な回路図であり、特に端末装
置に含まれる割込優先回路40と端末制御手段300の
関連を示す具体的な回路図である。
構成において、端末制御手段300は端末装置の動作制
脚を行うためのCPU310と、割込要求信号を導出し
または中央処理装置30とデータを送受信するための入
出力制御部320とを含む。割込優先回路40は、基本
的には第1のゲート手段の一例のNANDゲート41と
、第2のゲート手段の一例の0Rゲート42と、遅延回
路43と、第3のゲート手段の一例のNANDゲート4
4と、第4のゲート手段の一例の0Rゲート45とから
構成される。この遅延回路43は、2つの端末装置から
割込要求のあつたときに上位の端末装置を優先させる機
能と、上位の端末装置が割込完了後下位の端末装置から
の割込信号を作る際に時間遅れを持たせる機能を果す。
第5図は中央処理装置30に含まれる受信回路50の具
体的な回路図である。この受信回路50は、最上位の端
末装置31から割込要求信号線7aを介して割込要求の
あつたとき、割込要求が連続的にローレベル(以下「L
」)信号であるので、或る端末装置の割込要求に応じて
動作している途中で他の端末装置から割込要求があつて
も1つの割込要求があつたのと同様の判断を行なうのを
防止するために割込要求の最初の信号である一定時間だ
け割込要求パルスを作るものである。第6図は各端末装
置に含まれる割込優先回路の各部の波形図を示し、特に
端末装置32(2号(代)が割込要求信号を出力した後
、遅延回路43で定められる一定時間内に上位の端末装
置31(1号機)が割込要求を導出した場合のタイムチ
ヤートを示す。図において、INは入出力制御部320
出力の割込要求信号1NTLは下位側の割込要求信号線
から入力される割込要求信号、INHLは下位側の割込
禁止信号線へ出力される割込禁止信号、IHTuは上位
側の割込要求信号線へ出力される割込要求信号、INH
uは上位側の割込禁止信号線から入力される割込禁止信
号、0UTはインバータ466の出力、INTcは受信
回路50出力の割込信号を示す。第7図は第5図各部の
波形図を示す。
次に、第3図ないし、第7図を参照してこの発明の具体
的な動作を説明する。
例えば、2号機の端末装置32の入出力制御部320が
割込要求信号1Nを導出した後、遅延回路43で定めら
れる一定時間内に該端末装置32より上位側の端末装置
31に含まれる入出力制御部320が割込要求信号Nを
導出した場合の動作を説明する。
まず、端末装置32に含まれる入出力制御部320が、
t1時点において、ハイレベル(以下「H」)信号の割
込要求信号1Nを導出すると、該「H」信号がXM汀ヴ
ート41の1つの入力として与えられる。
このNANDゲート41の他方入力端には、上位側の割
込禁止信号線6bと下位側の割込要求信号線7cが接続
されている。このとき他の端末装置31,33のいずれ
も割込要求信号を発生していなければ、3入力カイ「H
」信号となるため、NANDゲ一 ト41はその出力を
「L」信号に反転する。どのNANDゲート41の出力
が0Rゲート42を介してインバータ461に与えられ
、該インバータ461で「H」信号に反転されて割込禁
止信号1NTLとして割込禁止信号線6cを介して下位
の端末装置33へ与えられる。これと同時に、NAND
ゲート41出力の「L」信号が、インバータ462を介
してNANDゲート44の一方入力として与えられると
ともに、インバータ463を介して遅延回路43に与え
られる。このとき、遅延回路43で定められる一定時間
内に上位側の端末装置31から割込禁止信号INHuが
与えられていなければ、端末装置32からの割込要求が
優先される。ところが、遅延回路43で定められる一定
時間内におけるT2時において、上位の端末装置31に
含まれる入出力制御部320が割込要求信号INを導出
すると、該端末装置31に含まれるNANDゲート41
,0Rゲート42を介して「H」信号が導出される。
この「H」信号がインバータ461で反転されて割込禁
止信号1NHLとして割込禁止信号線6bを介して端末
装置32のNANDゲート41に入力される。このため
、端末装置32に含まれる遅延回路43が一定時間遅れ
て[H」信号出力を導出する前に、端末装置32に含ま
れる′NANDゲート41が不能化されるため、該NA
NDゲート42は以後「L」信号(割込要求信号)の導
出を停止する。その後、端末装置31に含まれる遅延回
路43がT2時より一定時間遅れたT3時において、該
遅延回路43がその出力を「L」信号に反転すると、N
ANDゲート44がその出力を「L」信号に反転し、0
Rゲート45およびインバータ464を介して割込要求
信号1NTuを導出し割込要求信号線7aを介して中央
処理装置30へ送出する。
これと同時に、NANDゲート44の「L」信号出力が
インバータ465で「H]信号に反転されて、割ム要求
期間中であることを表わす出力0UTとして入出力制御
部320に与えられる。このようにして、端末装置31
から割込要求信号1NTがあると、該割込要求信号は中
央処理装置30に含まれる受信回路50のインバータ5
1および52に与えられる。
インバータ51は「L]信号の割込要求信号を「H」信
号に反転して積分回路53に与える。一方、インバータ
52は割込要求信号を「H]信号に反転してNANDゲ
ート55の一方入力として与える。積分回路53は割込
要求信号のあつた後積分動作を開始し、該積分回路53
の積分値がレベル弁別回路54でレベル弁別される。そ
して、レベル弁別回路54が積分値を一定レベルで弁別
してその出力(ハ)を「L」信号に反転する。このとき
、NANDゲート55がインバータ52の「H]信号出
力期間およびレベル弁別回路54の「H」信号出力期間
中、その出力(ホ)を「L」信号としたパルスを導出し
、結果的には1回の割込要求がある毎に1個の[L」信
号パルスを発生する。これによつて、中央処理装置30
はいずれかの端末装置から割込要求のあつたことを判別
し、送信データ線5Sを介して各端末装置31,32,
33に共通的に送信データを与える。一方、各端末装置
の入出力制御部320はインバータ465を介して割込
要求期間中であることを表わす「H」信号の入力されて
いるもののみが、送信データ線5Sを介して伝送される
データを受信データ(SD)として受信できるように定
められている。
このため、端末装置31の入出力制御部320のみが中
央処理装置30とデータ伝送を行うことができる。そし
て、端末装置31が中央処理装置30とのデータ伝送動
作を終了したT4時において、割込解除する。
応じて入出力制脚部320が出力1Nを「L」信号に反
転するため、NANDゲート41は割込要求のないこと
を表わす「H」信号に反転する。このため、端末装置3
1はインバータ461および割込禁止信号線6bを介し
て下位の端末装置へ割込禁止信号1NHLを与えない。
これに応じて、端末装置32のNANDゲート41が再
びその出力を「L]信号に反転し、その出力をインバー
タ462を介してNANDゲート44に与えるとともに
、インバータ463を介して遅延回路43に与え、さら
に該[L]信号出力を0Rゲート42を介してインバー
タ461に与え、該インバータから下位側の割込禁止信
号線6cを介して端末装置33に割込禁止信号1NHL
を与える。
そして、端末装置31の割込要求終了後、端末装置32
に含まれる遅延回路43で定められる一定時間遅れたT
5時において、NANDゲート44がその出力を「L」
信号として、0Rゲート45およびインバータ464を
介して上位側の割込要求信号線6bおよび上位の端末装
置31を介して中央処理装置30に割込要求信号を伝送
する。この場合においても、前述の端末装置31が割込
要求信号を発生した場合と同様にして割込処理が達成さ
れる。以上のように、この発明によれば、複数の端末装
置と中央処理装置との間を共通のデータ送受信用母線で
接続し、各端末装置ごとに順位を定めておき、上位の端
末装置から下位の端末装置に順次直列的に割込要求信号
線と割込禁止信号線とで接続し、或る端末装置が中央処
理装置に対して割込要求するときには、その端末装置の
入出力制御部から割込優先回路に対して割込の完了する
まで連続的に信号を与え、その割込優先回路は上位の端
末装置および下位の端末装置から割込要求信号が与えら
れていないとき、入出力制御部からの信号を遅延して上
位の端末装置を介して中央処理装置に割込要求をかける
とともに、入出力制御部に対してデータ伝送のための指
令信号を与えるようにしたので、複数の端末装置と中央
処理装置間のデータ伝送ラインの接続線数を低減できる
すなわち、端末装置の入出力制御部は、データ伝送のた
めの指令が与えられれば直ちに中央処理装置にデータを
伝送するため、中央処理装置は割込要求があつた後、デ
ータを受取るだけでよく、その他の指令信号などを出力
する必要はなくなり、そのための必要なラインを不要に
できる。しかも、割込優先回路は入出力制御部からの信
号を遅延して割込要求をかけるようにしているので、上
位の端末装置はその遅延時間の間に割込を行なうことが
できる。また、下位の端末装置には割込が完了するまで
割込優先回路に対して連続的に信号を与えているため、
上位の端末装置の割込が終了し、遅延時間経過後に自動
的に割込要求をかけることができる。また、割込要求の
ある1台の端末装置と中央処理装置間で共通母線を介し
てデータ伝送することにより、待時間を最小限とし、デ
ータ伝送効率を大幅に向上できる等の特有の効果が奏さ
れる。この発明はガソリンスタンドのPOSシステムや
ECRなどに限らず、各種の端末装置と中央処理装置間
でデータ伝送する場合において、割込処理する方式とし
て有効に利用される。
【図面の簡単な説明】
第1図は従来のデータ伝送方式の一例の図解図である。 第2図は従来のポーリングセレクテインフグ方式による
データ伝送方式の図解図である。 第3図はこの発明の一実施例のデータ伝送方式のプロツ
ク図である。第4図は各端末装置の具体的な回路図であ
る。第5図は中央処理装置に含まれる受信回路の具体的
な回路図である。第6図は割込処理動作を説明するため
のタイムチヤートである。第7図は中央処理装置に含ま
れる受信回路の各部の波形図を示す。図において、30
は中央処理装置、31ないし33は端末装置、5はデー
タ伝送用共通母線、5Sは送信データ線、5Rは受信デ
ータ線、40は割込優先回路、50は受信回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 中央処理装置と、それぞれが入出力制御部および割
    込優先回路を含む複数の端末装置のうちのいずれか1つ
    の端末装置との間でデータを伝送する場合において、端
    末装置から中央処理装置に割込をかけて優先的にデータ
    伝送するための割込処理方式であつて、前記複数の端末
    処理装置は、それぞれ前記中央処理装置に対して上位か
    ら下位に順位決めされ、前記中央処理装置と前記順位決
    めされた複数の端末装置とをデータ伝送用母線で共通的
    に接続し、前記複数の端末装置のうち前記中央処理装置
    に対して上位の端末装置から下位の端末装置へ、割込要
    求信号線と割込禁止信号線で順次直列的に接続し、或る
    端末装置が前記中央処理装置に対して割込要求するとき
    には、当該端末装置の入出力制御部が当該端末装置の割
    込優先回路に対して、割込の完了するまで連続的に信号
    を与え、当該割込優先回路は、当該端末装置より上位の
    端末装置から上位側の割込禁止信号線を介して割込禁止
    信号が与えられていなくてかつ下位の端末装置から下位
    側の割込要求信号線を介して割込要求信号が与えられて
    いないとき、前記入出力制御部からの信号を遅延して、
    当該端末装置より上位側の割込信号線と上位の端末装置
    とを介して前記中央処理装置に割込要求をかけるととも
    に、当該端末装置の入出力制御部に対してデータ伝送の
    ための指令信号を与えるようにした、割込処理方式。
JP17342879A 1979-12-28 1979-12-28 割込処理方式 Expired JPS5947335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17342879A JPS5947335B2 (ja) 1979-12-28 1979-12-28 割込処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17342879A JPS5947335B2 (ja) 1979-12-28 1979-12-28 割込処理方式

Publications (2)

Publication Number Publication Date
JPS5696316A JPS5696316A (en) 1981-08-04
JPS5947335B2 true JPS5947335B2 (ja) 1984-11-19

Family

ID=15960264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17342879A Expired JPS5947335B2 (ja) 1979-12-28 1979-12-28 割込処理方式

Country Status (1)

Country Link
JP (1) JPS5947335B2 (ja)

Also Published As

Publication number Publication date
JPS5696316A (en) 1981-08-04

Similar Documents

Publication Publication Date Title
EP0318221B1 (en) Controlling responding by users of an intercommunications bus
US4435761A (en) Data processing apparatus capable of transferring serial data with small power consumption
US5038274A (en) Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
US3999170A (en) Multiple access interconnect system
JPH0259949A (ja) ディジーチェーン割込み処理装置
US4740910A (en) Multiprocessor system
JP2734246B2 (ja) パイプラインバス
JPS5947335B2 (ja) 割込処理方式
JPS60168240A (ja) 割込処理回路
JPS62259157A (ja) 割込み方式
JP2573332B2 (ja) データ転送制御方法
JP2555580B2 (ja) 記憶装置制御方式
KR920000480B1 (ko) 인터럽트 버스의 중재 방법
JPH0318958A (ja) マルチプロセッサシステム
JP2842639B2 (ja) データ転送方式
JP2617601B2 (ja) バス制御装置
JPS62235898A (ja) 遠隔監視制御子局装置
JPH03252847A (ja) システムバス調停方式
JPH04344551A (ja) 情報処理装置における受信可否識別方式
JPS62204354A (ja) 入出力命令制御方式
JPS6020263A (ja) 入出力装置の選択方式
JPS63181040A (ja) 高負荷状態生成方式
JP2002222161A (ja) 半導体装置、及びデータ転送方法
JPS62194567A (ja) バス獲得方式
JPH05334240A (ja) 競合処理の優先制御方法および優先制御回路