JPH04344551A - 情報処理装置における受信可否識別方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置、特に主
制御装置と端末装置とが通信回線で接続されており、端
末装置は端末制御装置を介して制御されているシステム
において、端末装置を効率的に制御することが可能な技
術に関する。

【０００２】

【従来の技術】この種の情報処理システムにおいて、上
位の端末制御装置３から下位の端末装置４を制御する場
合、端末制御装置３からオーダを発生させる場合、まず
端末制御装置４のタイマを起動して、一定のタイムアウ
ト時間を設定し、このタイムアウト時間の経過後に端末
装置４へのオーダを出力していた。

【０００３】しかし、近年の情報処理システムにおける
処理の高速化・大容量化にともない、制御装置の処理負
担も増大している。

【０００４】この種の端末制御装置３では、端末制御装
置３が管理する端末装置４等の周辺装置にオーダ処理を
実行させるために、制御装置のプロセッサに内蔵される
タイマ、あるいは外付けのタイマに一定時間を計数させ
て、このタイムアウト後にオーダを出力していた。

【０００５】すなわち、端末装置４側の実際の状態と端
末制御装置３が把握している端末装置情報とが矛盾して
いる場合、たとえば端末装置４が未だオーダ処理可能状
態となっていないいもかかわらず制御装置からのオーダ
が出力されてしまうと、端末装置４においてオーダが競
合して最悪の場合には暴走してしまう可能性がある。そ
のために、タイマで一定のインターバルを計数してこの
タイムアウト前は端末装置４に対してオーダを出力しな
いようにしていた。

【０００６】このような従来技術における処理フローを
図９に示す。同図において、端末装置４に対して先のオ
ーダが送出されると（ステップ９０１）、これを契機に
タイマがリセットされて計数が開始される（９０２）。 そして、タイマの残り値が０となった時点（タイムアウ
ト：９０２）でタイマが停止されて（９０４）、次のオ
ーダが送出される（９０５）。

【０００７】これを端末装置４毎へのオーダとしてその
処理を示したのが図１０および図１１である。

【０００８】すなわち、端末制御装置３から端末装置４
へのオーダが発生すると（１００１）、各端末装置４で
はそれぞれ自分自身に対するオーダか否かを判断して（
１００２）、自分自身に対するオーダである場合には、
前述の図９と同様に、タイマをリセットし後起動して（
１００３）、一定時間の経過をカウントしていた。 一方、前記において自分自身に対するオーダでない場合
には当該端末装置４よりも順位が下位の端末装置４につ
いてのオーダであるか否かを判断していた。そしてオー
ダ送出先に該当する端末装置４であった場合にはその端
末装置４に割り当てられたタイマをそれぞれ起動してい
た。

【０００９】

【発明が解決しようとする課題】ところが、端末装置４
において次処理が可能となる時間は端末装置４の処理能
力・処理内容によって異なるため、タイマも予め予想さ
れるその最も長い時間に設定せざるを得なかった。その
ために、端末装置４によっては既に次の処理が可能とな
っているにもかかわらずタイマの設定時間が経過してい
ないためにオーダを受け付けることができず、処理が効
率的に行われないという問題があった。

【００１０】また、端末装置４を制御する端末制御装置
３において、端末装置４毎にタイマを設けて端末装置４
毎に次オーダ受付可能時間を異なる値に設定することも
考えられるが、タイマ設定時間が複数存在することによ
り、端末制御装置３のプログラム処理が複雑化するとい
う問題があった。

【００１１】また、端末制御装置３におけるプロセッサ
内の内蔵タイマの個数は限りがあり、タイマ個数を越え
る端末装置４を制御する場合には、外付けのタイマ装置
を付加する等ハードウエア構成を複雑化する懸念があっ
た。

【００１２】さらに、ハードウエアが変更される都度、
プログラム修正・リンク処理およびＲＯＭ化の処理を行
わなくてはならず、汎用性が低かった。

【００１３】本発明はこのような課題に鑑みてなされた
ものであり、その目的は制御装置によって制御される端
末装置４の処理効率を高めることにある。

【００１４】

【課題を解決するための手段】本発明は、主制御装置１
が通信回線２を経由して端末制御装置３を経て端末装置
４への制御コマンドを出力する構成とし、端末装置４に
はレジスタ５と、応答信号出力装置６とを備えた構成と
した。

【００１５】

【作用】本発明を原理図である図１に基づいて説明する
。

【００１６】端末装置４に設けられたレジスタ５は、当
該端末がオーダを受信・処理できる状態にあるか否かを
示しており、たとえばオーダ受信・処理可能である場合
には”Ｈ”、オーダ処理中等で不可能である場合には”
Ｌ”となっている。

【００１７】応答信号出力装置６は、たとえば前記端末
制御装置３からリクエスト信号として当該レジスタ５の
アドレスを受信すると、前記レジスタ５の値を応答信号
として端末制御装置３に出力する機能を有している。

【００１８】このように本発明によれば、端末制御装置
３において、主制御装置１からの端末用コマンドを受領
した場合には、端末装置４からの応答信号を通じてレジ
スタ５の値が参照され、当該端末装置４がオーダ受信・
処理を可能であるか否かが識別される。

【００１９】このように、本発明では、一律的なタイマ
ではなく、個々の端末装置４毎にハードウエア的に受付
可能状態を識別して、端末制御装置３よりオーダを受け
付けるため、無駄の無い効率的な端末装置４の処理が可
能となる。

【００２０】

【実施例１】図２は、本実施例における情報処理装置の
システム構成を示している。

【００２１】本実施例において、主制御装置１は、通信
回線２を経由して端末システムと接続されており、この
端末システムは、端末制御装置３と、この端末制御装置
３に接続された端末装置４とからなる。

【００２２】ここで、端末装置４は、たとえばそれ自身
が図示しない別の制御システムの制御部を構成するコン
ピューター等であり、これらの端末装置４が、先の主制
御装置１によって統合制御されるシステムとなっている
。

【００２３】端末制御装置３内には、主制御装置１との
通信を行うシリアルインターフェース８と、制御部１０
と、複数のパラレルインターフェース１１とで構成され
ており、各パラレルインターフェース１１にはそれぞれ
端末装置４が接続されている。

【００２４】制御部１０には、前記パラレルインターフ
ェース１１を通じて端末装置４を制御するファームウエ
アが登録されており、このファームウエアにより端末装
置４へのオーダが発生される。

【００２５】端末装置４内には、図３に示すように、レ
ジスタ５と、応答信号出力装置６を構成するデコーダ１
２とチップセレクト部１３とＮＡＮＤゲート１４とバス
ドライバ１５とを有している。

【００２６】前記レジスタ５は、当該端末装置４がオー
ダの受信および処理が可能であるか否かを検知し、これ
をビット状態で示す。すなわち、このレジスタ５は、当
該端末装置４においてオーダの受信・処理が可能であれ
ば”Ｈ”、不可能であれば”Ｌ”を示している。そして
、この出力はフリップフロップ１６のクロック端子（Ｃ
Ｋ）に入力されている。さらに、このフリップフロップ
１６のデータ端子（Ｄ）とセット端子（Ｓ）にはそれぞ
れ”Ｈ”が固定入力されている。したがって、通常の状
態ではフリップフロップ１６の出力Ｑからはレジスタ５
の出力がそのままスルー出力される。

【００２７】なお、リセット部９は電源立ち上げ時等の
初期リセット時に”Ｈ”を出力するようになっており、
この出力が前記フリップフロップ１６の”Ｒ”端子に入
力されてフリップフロップ１６をリセットする。

【００２８】デコーダ１２はパラレルインターフェース
１１からのアドレスデータをデコードしてこれをＮＡＮ
Ｄゲート１４の一方の入力に対して出力する。ＮＡＮＤ
ゲート１４の他方の入力にはチップセレクト部１３から
の出力が固定的に接続されており、デコーダ１２からの
出力とチップセレクト部１３からの出力とが一致したと
きに否定論理積が成立し、ＮＡＮＤ出力を反転した”Ｈ
”信号が制御信号としてバスドライバ１５に出力される
。バスドライバ１５では、この制御信号”Ｈ”の入力に
よって前記フリップフロップ１６からの出力を応答信号
としてパラレルインターフェース１１に出力する。

【００２９】前記構成において、主制御装置１より端末
装置４に対してコマンドを送出する際には、まず前もっ
て端末制御装置３における制御部１０が、端末装置４が
オーダ受信可能かつオーダ処理可能であるかを調べる。 これは制御部１０が個々の端末毎に割り当てられた前記
レジスタ５のアドレスを出力することによって行われる
。

【００３０】すなわち、デコーダ１２に入力されたアド
レスデータは、チップセレクト部１３からのデータと比
較され、これが一致したときにはＮＡＮＤゲート１４の
否定論理積が成立するため、ＮＡＮＤゲート１４からの
反転信号”Ｈ”がバスドライバ１５に入力されてゲート
を開き、前記フリップフロップ１６を通じてレジスタ５
の値が応答信号としてパラレルインターフェース１１を
通じて制御部１０のデータ線に入力される。

【００３１】以上の処理手順を示したものが図４である
。すなわち、主制御装置１より特定の端末装置４を制御
すべくコマンドが送出されると（４０１）、端末制御装
置３内の制御部１０は、当該端末装置４がオーダを受信
可能かつ処理可能か否かを調べる（４０２）。これは上
述のように端末装置４のレジスタ５の値をパラレルイン
ターフェース１１を通じて出力することによって行われ
る。

【００３２】端末装置４内では、前記パラレルインター
フェース１１を通じて受信したアドレスをデコーダ１２
によって解読し、ＮＡＮＤゲート１４に出力する。ＮＡ
ＮＤゲート１４ではチップセレクト部１３からのデータ
と前記アドレスとが一致した場合にバスドライバ１５に
対して制御信号を送出する。バスドライバ１５では、前
記制御信号の入力に同期してフリップフロップ１６から
のＱ出力を応答信号としてパラレルインターフェース１
１に出力する。このとき、制御部１０のプロセッサのデ
ータ線に前記バスドライバ１５からの信号”Ｈ”が入力
されると、制御部１０のプロセッサは当該端末装置４が
オーダの受信および処理が可能な状態であると認識して
（４０３）、用意されたオーダを当該端末装置４に対し
て出力する（４０４）。

【００３３】

【実施例２】図５は、本発明の他の実施例を示すブロッ
ク図である。

【００３４】本実施例は、前記実施例１とほぼ同様の装
置構成を有しているが、端末装置４内におけるバスドラ
イバ１５の出力が端末制御装置３の制御部１０における
プロセッサの割り込み線（ＩＮＴ）に入力される点が異
なる。

【００３５】次に本実施例における処理手順を図６乃至
図８によって説明する。まず、端末制御装置３の制御部
１０におけるプロセッサが割り込み禁止の状態となって
おり（６０１）、主制御装置１より特定の端末装置４に
対する端末用コマンドを端末制御装置３が受領すると、
プロセッサの割り込み禁止が解除されて（６０３）、図
７および図８に示す割り込み処理が実行される。

【００３６】割り込み処理が発生すると（７０１）、割
り込み線からの入力が該当する端末装置４からのもので
あるか否かを判断し（７０２）、これに該当する場合に
は端末制御装置３の制御部１０より当該端末装置４に対
してオーダを出力する（７０３）。そして、該当する端
末装置４でない場合には、順次端末装置４を検索し（８
０１，８０２）、該当のものである場合にはその端末装
置４に対してオーダを出力する（８０２，８０４）。

【００３７】このように、本実施例ではリクエスト信号
に対応する応答信号を、端末制御装置３のプロセッサの
割り込み線（ＩＮＴ）に直接出力することにより、さら
に効率的なオーダ処理を実行できる。

【００３８】

【発明の効果】本発明によれば、端末制御装置によって
制御される端末装置のシステムにおいて、端末制御装置
側で端末装置のオーダの受付可能状態を的確に認識する
ことができ、効率的なオーダ処理を実現できる。

【図面の簡単な説明】

【図１】本発明の原理図

【図２】実施例１における情報処理装置のシステム構成
を示すブロック図

【図３】実施例１における端末装置の内部構成を示すブ
ロック図

【図４】実施例１における処理手順を示すフロー図

【図
５】実施例２における端末装置の内部構成を示すブロッ
ク図

【図６】実施例２における処理手順を示すフロー図（１
）

【図７】実施例２における処理手順を示すフロー図（２
）

【図８】実施例２における処理手順を示すフロー図（３
）

【図９】従来技術における処理手順を示すフロー図（１
）

【図１０】従来技術における処理手順を示すフロー図（
２）

【図１１】従来技術における処理手順を示すフロー図（
３）

【符号の説明】

１・・主制御装置 ２・・通信回線 ３・・端末制御装置 ４・・端末装置 ５・・レジスタ ６・・応答信号出力装置 ８・・シリアルインターフェース ９・・リセット部 １０・・制御部 １１・・パラレルインターフェース １２・・デコーダ １３・・チップセレクト部 １４・・ＮＡＮＤゲート １５・・バスドライバ １６・・フリップフロップ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　主制御装置（１）と、この主制御装置
   （１）とは通信回線（２）で接続されるとともに、端末
   制御装置（３）によって制御される端末装置（４）とか
   らなり、前記端末装置（４）には、当該端末装置（４）
   自身がオーダの受付および処理を可能な状態にあるか否
   かを示すレジスタ（５）と、前記端末装置（４）からの
   リクエスト信号の入力に同期して前記レジスタ５の値を
   応答信号として出力する応答信号出力装置（６）とを有
   し、オーダ発生に基づいて前記端末制御装置（３）は前
   記端末装置（４）に対してリクエスト信号を出力した後
   、端末装置（４）からの応答信号によって端末装置４が
   受信可能であるか否かを識別して端末装置（４）に対し
   てオーダの出力制御を行う情報処理装置における受信可
   否識別方式。
2. 【請求項２】　　前記端末装置（４）から端末制御装置
   （３）への応答信号は、端末制御装置（３）のプロセッ
   サのデータ線上に出力されることを特徴とする請求項１
   記載の情報処理装置における受信可否識別方式。
3. 【請求項３】　　前記端末装置（４）から端末制御装置
   （３）への応答信号は、端末制御装置（３）のプロセッ
   サのバスの割り込み線上に出力されることを特徴とする
   請求項１記載の情報処理装置における受信可否識別方式
   。