JPS6029845A - 演算処理装置における割込信号制御方式 - Google Patents
演算処理装置における割込信号制御方式Info
- Publication number
- JPS6029845A JPS6029845A JP13833583A JP13833583A JPS6029845A JP S6029845 A JPS6029845 A JP S6029845A JP 13833583 A JP13833583 A JP 13833583A JP 13833583 A JP13833583 A JP 13833583A JP S6029845 A JPS6029845 A JP S6029845A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt
- arithmetic
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、外部装置からの割込信号によって割込処理
を行う演算処理装置における割込信号制御方式に関する
。
を行う演算処理装置における割込信号制御方式に関する
。
この種の演算処理装置における割込信号制御方式として
、従来、第１図に示すものが知られている。すなわち、
演算処理装置１と外部装置２とが割込信号線３，アドレ
ス信号線４及びデータ線５を介し”ζ接続され、外部装
置２は所要のアドレス信号及びデータを整斉すると、演
算処理装置１に対して割込信号を送信する。一方、演算
処理装置１は、外部装置２からの割込信号を受信すると
、演算処理装置内での演算処理を中断してアドレス信号
及びデータの読み込みを行い、所定の割込処理を優先し
て実行する。このように、外部装置２から送信データに
アドレス信号を付加して演算処理装置１に送信すると、
アドレス信号を変更することにより、少ない信号配線で
多量のデータ（アドレスの種類とデータとの積）を扱う
ことができる利点がある。
、従来、第１図に示すものが知られている。すなわち、
演算処理装置１と外部装置２とが割込信号線３，アドレ
ス信号線４及びデータ線５を介し”ζ接続され、外部装
置２は所要のアドレス信号及びデータを整斉すると、演
算処理装置１に対して割込信号を送信する。一方、演算
処理装置１は、外部装置２からの割込信号を受信すると
、演算処理装置内での演算処理を中断してアドレス信号
及びデータの読み込みを行い、所定の割込処理を優先し
て実行する。このように、外部装置２から送信データに
アドレス信号を付加して演算処理装置１に送信すると、
アドレス信号を変更することにより、少ない信号配線で
多量のデータ（アドレスの種類とデータとの積）を扱う
ことができる利点がある。
ところで、一般に割込信号には、その優先度に応じたレ
ベル付けを行うことにより演算処理装置１での負荷の軽
減を図るようにしている。しかしながら、このように割
込信号にレベル付けを行うと、上位にレベル付けされた
割込信号を優先的に処理するので、下位にレベル付けさ
れた割込信号については、割込処理を全く行わない場合
が生じ、 ると共に、上位にレベル付けされた割込信号
の発生頻度が多くなると、他の処理が遅れることになり
、このため設計時における割込信号のレベル付けに細心
の注意を払わなければならず、その設定が非常に困難で
ある不都合を有する。
ベル付けを行うことにより演算処理装置１での負荷の軽
減を図るようにしている。しかしながら、このように割
込信号にレベル付けを行うと、上位にレベル付けされた
割込信号を優先的に処理するので、下位にレベル付けさ
れた割込信号については、割込処理を全く行わない場合
が生じ、 ると共に、上位にレベル付けされた割込信号
の発生頻度が多くなると、他の処理が遅れることになり
、このため設計時における割込信号のレベル付けに細心
の注意を払わなければならず、その設定が非常に困難で
ある不都合を有する。
しかも、外部装置２からのデータを定められた時間内に
処理する必要があるときには、データの信号配線数を少
なくすると、これに比例して割込信号が入力される頻度
が多くなる。この割込信号の処理を高頻度で行うことは
、演算処理装置１の占有率を高めることになり、演算処
理装置１が行う他の処理に影響を与えることになる。
処理する必要があるときには、データの信号配線数を少
なくすると、これに比例して割込信号が入力される頻度
が多くなる。この割込信号の処理を高頻度で行うことは
、演算処理装置１の占有率を高めることになり、演算処
理装置１が行う他の処理に影響を与えることになる。
さらに、外部装置２からのデータを演算処理装置１が必
要としない場合でも、演算処理装置１は、外部装置２か
らの割込信号を受信すると、これに対して割込処理を行
わなければならず、このような不要の割込信号の処理の
ために演算処理装置１の負荷が増大するなどの不具合を
有していた。
要としない場合でも、演算処理装置１は、外部装置２か
らの割込信号を受信すると、これに対して割込処理を行
わなければならず、このような不要の割込信号の処理の
ために演算処理装置１の負荷が増大するなどの不具合を
有していた。
この発明は、前記従来技術の不都合乃至不具合にかんが
みなされたものであり、演算処理装置が外部装置からの
データを必要としないときには、演算処理装置での割込
信号の読み込みを制限して、割込処理の実行回数を低下
させて演算処理装置の負荷を軽減させるようにした演算
処理装置における割込信号制御方式を提供することを目
的とする。
みなされたものであり、演算処理装置が外部装置からの
データを必要としないときには、演算処理装置での割込
信号の読み込みを制限して、割込処理の実行回数を低下
させて演算処理装置の負荷を軽減させるようにした演算
処理装置における割込信号制御方式を提供することを目
的とする。
上記目的を達成するために、この発明は、外部装置から
の割込信号によって割込処理を行う演算処理装置におい
て、前記外部装置からのデータの読み込み不要時に前記
割込信号の読み込みを制限して割込処理を行う実時間を
短縮し、演算処理装置の負荷を軽減することを特徴とす
るものである。
の割込信号によって割込処理を行う演算処理装置におい
て、前記外部装置からのデータの読み込み不要時に前記
割込信号の読み込みを制限して割込処理を行う実時間を
短縮し、演算処理装置の負荷を軽減することを特徴とす
るものである。
以下、この発明の実施例を図面誓基づいて説明する。
第２図は、この発明の一実施例を示すブロック図である
。
。
演算処理装置１には、前記従来例と同様に外部袋Ｗ２が
割込信号線３．アドレス信号線４及びデータ線５を介し
て接続され、その他に後述する子局１０の制−指令信号
の電送線６が接続されている。そして、割込信号線３に
は、アンドゲート７が介挿され、このアンドゲート７の
他方の入力側には、演算処理装置１からの割込制御信号
ＣＳが供給されている。ここで、外部装置２の一例は、
テレメータテレコントロール装置の親局８と、これに信
号電送路９を介して接続されたポンプ等の駆動制御を伴
う装置で構成される複数の子局１０とから構成されてい
る。
割込信号線３．アドレス信号線４及びデータ線５を介し
て接続され、その他に後述する子局１０の制−指令信号
の電送線６が接続されている。そして、割込信号線３に
は、アンドゲート７が介挿され、このアンドゲート７の
他方の入力側には、演算処理装置１からの割込制御信号
ＣＳが供給されている。ここで、外部装置２の一例は、
テレメータテレコントロール装置の親局８と、これに信
号電送路９を介して接続されたポンプ等の駆動制御を伴
う装置で構成される複数の子局１０とから構成されてい
る。
親局８は、各子局１０から出力される例えば稼働状態を
表すデータを所定周期で収集しており、これと同期して
各子局１０のデータとその子局１０固有のアドレス信号
とを整斉し、演算処理装置１に対して割込信号を、割込
信号線３を介して送信する。ここで、割込信号の周期は
、各子局１０の全てのデータを何秒周期で読み取る必要
、があるかという設計上の事項あるいは親局８の処理能
力によって決定されるが、具体的な例としては、ＩＱｍ
ｓ程度となる場合がある。
表すデータを所定周期で収集しており、これと同期して
各子局１０のデータとその子局１０固有のアドレス信号
とを整斉し、演算処理装置１に対して割込信号を、割込
信号線３を介して送信する。ここで、割込信号の周期は
、各子局１０の全てのデータを何秒周期で読み取る必要
、があるかという設計上の事項あるいは親局８の処理能
力によって決定されるが、具体的な例としては、ＩＱｍ
ｓ程度となる場合がある。
演算処理装置１は、割込信号を受信すると、親局８から
のアドレス信号及びデータを、夫々アドレス信号線４及
びデータ線５を介して読み込んで所定の割込処理を実行
する。この場合の割込処理の一例は、前記したように各
子局１０がポンプ等の駆動制御を伴う装置であるときに
は、ポンプ等、の稼働状態を各子局１０から送信される
データによって監視する。また、それらの稼働状態を各
子局１０のアドレス、運転開始及び停止等の稼働制御信
号、その駆動データなどの制御指令信号により、制御指
令信号線６を介して親局８に送信する。
のアドレス信号及びデータを、夫々アドレス信号線４及
びデータ線５を介して読み込んで所定の割込処理を実行
する。この場合の割込処理の一例は、前記したように各
子局１０がポンプ等の駆動制御を伴う装置であるときに
は、ポンプ等、の稼働状態を各子局１０から送信される
データによって監視する。また、それらの稼働状態を各
子局１０のアドレス、運転開始及び停止等の稼働制御信
号、その駆動データなどの制御指令信号により、制御指
令信号線６を介して親局８に送信する。
これによって、親局８で制御指令信号に応じて対応する
子局１０を駆動制御し、もって、演算処理装置１で各子
局１０を集中管理する。
子局１０を駆動制御し、もって、演算処理装置１で各子
局１０を集中管理する。
さて、このように各子局１０を演算処理装置ｌで集中管
理する場合においては、各子局１０が一日に数回運転さ
れるようなときには、各子局１０のデータをその運転中
には、迅速に収集する必要があるが、停止中には、高速
度での収集を必要としない場合がある。このため、演算
処理装置１では、各子局１０を運転状態に制御している
状態では、割込制御信号ＣＳを論理値“１”に設定して
割込信号を受け、逆に停止状態に制御している状態では
、割込制御信号ＣＳを論理値“０”に設定して、割込信
号を受付けないようにする。すなわち、演算処理装置１
は、内部に制御レジスタ１１を有し、この制御レジスタ
１１を、各子局１０への制御指令信号の内容に応してセ
ット又はリセットすることにより、割込制御信号ＣＳを
生成する。
理する場合においては、各子局１０が一日に数回運転さ
れるようなときには、各子局１０のデータをその運転中
には、迅速に収集する必要があるが、停止中には、高速
度での収集を必要としない場合がある。このため、演算
処理装置１では、各子局１０を運転状態に制御している
状態では、割込制御信号ＣＳを論理値“１”に設定して
割込信号を受け、逆に停止状態に制御している状態では
、割込制御信号ＣＳを論理値“０”に設定して、割込信
号を受付けないようにする。すなわち、演算処理装置１
は、内部に制御レジスタ１１を有し、この制御レジスタ
１１を、各子局１０への制御指令信号の内容に応してセ
ット又はリセットすることにより、割込制御信号ＣＳを
生成する。
次に、作用について説明する。まず、演算制御装置１が
、各子局１０を運転停止状態に制御しているものとする
と、このとき演算制御装置１は、その制御レジスタ１１
をリセットしており、このため、割込制御信号ＣＳは論
理値“０”であり、アンドゲート７は閉しられている。
、各子局１０を運転停止状態に制御しているものとする
と、このとき演算制御装置１は、その制御レジスタ１１
をリセットしており、このため、割込制御信号ＣＳは論
理値“０”であり、アンドゲート７は閉しられている。
したがって、各子局工０のデータが親局８で収集されて
、この親局８で子局のデータ及びアドレス信号が整斉さ
れ、この親局８から割込信号が演算制御装置１に送信さ
れたとしても、この割込信号は、アンドゲート７が閉じ
ていることにより、演算制御装置１には入力されない。
、この親局８で子局のデータ及びアドレス信号が整斉さ
れ、この親局８から割込信号が演算制御装置１に送信さ
れたとしても、この割込信号は、アンドゲート７が閉じ
ていることにより、演算制御装置１には入力されない。
このため、演算制御装置１は、割込処理を行うことなく
、他の演算処理を続行する。
、他の演算処理を続行する。
この状態から所定の状態、例えば汚泥処理プラント等の
揚水ポンプを制御する場合には、汚泥貯溜槽の汚泥レベ
ルが一定値以上となったとき、そのことを示す情報に基
づき、演算制御装置１が、各子局１０の運転を開始する
制御指令信号を親局８に制御指令信号線６を介して送信
する。これと同時に演算制御装置１は、その制御レジス
タ１１をセットして割込制御信号ＣＳを論理値“１”に
変更する。このため、アンドゲート７が開かれるので、
親局８で収集された各子局１０のデータが整斉された時
点で送信される親局８からの割込信号が、アンドゲート
７を通して演算制御装置１に入力される。したがって、
演算制御装置１は、割込信号に基づき所定の割込処理を
実行する。この場合の割込処理としては、各子局１０の
サーボ駆動制御、故障などの異常状態発生時における処
理その他の処理が挙げられる。
揚水ポンプを制御する場合には、汚泥貯溜槽の汚泥レベ
ルが一定値以上となったとき、そのことを示す情報に基
づき、演算制御装置１が、各子局１０の運転を開始する
制御指令信号を親局８に制御指令信号線６を介して送信
する。これと同時に演算制御装置１は、その制御レジス
タ１１をセットして割込制御信号ＣＳを論理値“１”に
変更する。このため、アンドゲート７が開かれるので、
親局８で収集された各子局１０のデータが整斉された時
点で送信される親局８からの割込信号が、アンドゲート
７を通して演算制御装置１に入力される。したがって、
演算制御装置１は、割込信号に基づき所定の割込処理を
実行する。この場合の割込処理としては、各子局１０の
サーボ駆動制御、故障などの異常状態発生時における処
理その他の処理が挙げられる。
このように、演算制御装置１が各子局１０のデータを必
要とするときのみ割込信号を読み込んで割込処理を行う
ようにすると演算制御装置１の占有率を著しく低減する
ことができる。すなわち、前述したように親局８からの
割込信号の周期がＩＱｍｓ程度である場合に、常時割込
信号を演算制御装置１に入力するようにしたときには、
演算制御装置１の占有率は、約２０％にも達し、ｆｉ算
制御装置１における他の処理への影響が著しいものであ
るが、必要時のみ割込信号を演算制御装置１に入力する
ことにより、演算制御装置１の占有率を大幅に低減する
ことができる。その結果、演算制御装置の負荷が減少す
るので、例えば前述のように演算制御装置で子局を集中
管理するような場合における制御システムの構築を効率
的に行うことができる。
要とするときのみ割込信号を読み込んで割込処理を行う
ようにすると演算制御装置１の占有率を著しく低減する
ことができる。すなわち、前述したように親局８からの
割込信号の周期がＩＱｍｓ程度である場合に、常時割込
信号を演算制御装置１に入力するようにしたときには、
演算制御装置１の占有率は、約２０％にも達し、ｆｉ算
制御装置１における他の処理への影響が著しいものであ
るが、必要時のみ割込信号を演算制御装置１に入力する
ことにより、演算制御装置１の占有率を大幅に低減する
ことができる。その結果、演算制御装置の負荷が減少す
るので、例えば前述のように演算制御装置で子局を集中
管理するような場合における制御システムの構築を効率
的に行うことができる。
なお、上記実施例においては、演算制御装置１への割込
信号線にアンドゲート７を介装してこのアンドゲート７
に割込制御信号ＣＳを供給して割込信号の入力を制限し
た場合について説明したが、このようにハード的に割込
信号を制限する場合に限らず、演算制御装置１内のソフ
トウェア上で割込信号の読み込みを制限するようにして
もよく、要は演算制御装置１がデータを必要とするとき
のみ割込信号を読み込むようにすればよい。
信号線にアンドゲート７を介装してこのアンドゲート７
に割込制御信号ＣＳを供給して割込信号の入力を制限し
た場合について説明したが、このようにハード的に割込
信号を制限する場合に限らず、演算制御装置１内のソフ
トウェア上で割込信号の読み込みを制限するようにして
もよく、要は演算制御装置１がデータを必要とするとき
のみ割込信号を読み込むようにすればよい。
また、上記実施例においては、各子局１０が停止状態に
あるときは、割込信号の入力を禁止した場合について説
明したが、データを必要としない時でも周期的に又は演
算制御装置１の処理状態に応じて任意の時点で割込信号
を読み込むようにしてもよいこと勿論である。
あるときは、割込信号の入力を禁止した場合について説
明したが、データを必要としない時でも周期的に又は演
算制御装置１の処理状態に応じて任意の時点で割込信号
を読み込むようにしてもよいこと勿論である。
さらに、外部装置２としては、テレメータテレコントロ
ール装置の親局８及び子局１０に限定されるものではな
く、送信データの整斉を通知する割込信号、データの送
信要求を示す割込信号等の割込信号と、送信データとを
演算制御装置１に送信する手段を有するものであればよ
い。
ール装置の親局８及び子局１０に限定されるものではな
く、送信データの整斉を通知する割込信号、データの送
信要求を示す割込信号等の割込信号と、送信データとを
演算制御装置１に送信する手段を有するものであればよ
い。
以上説明したように、この発明は、外部装置からの割込
信号によって割込処理を行う演算処理装置において、前
記外部装置からのデータの読み込み不要時に前記割込信
号の読み込みを制限するようにしたので、割込信号によ
る割込処理回数を減少させることができ、演算処理装置
の占有率を著しく低減させることができる。しかも、割
込信号にレベル付けを行う必要がないので、システム設
計の自由度を向上させることができるなどの効果を有す
る。
信号によって割込処理を行う演算処理装置において、前
記外部装置からのデータの読み込み不要時に前記割込信
号の読み込みを制限するようにしたので、割込信号によ
る割込処理回数を減少させることができ、演算処理装置
の占有率を著しく低減させることができる。しかも、割
込信号にレベル付けを行う必要がないので、システム設
計の自由度を向上させることができるなどの効果を有す
る。
第１図は、従来例を示すブロック図、第２図は、この発
明の一実施例を示すブロック図である。 １・・・・・・演算制御装置、２・・・・・・外部装置
、３・・・・・・割込信号線、４・・・・・・アドレス
信号線、５・・・・・・データ線、６・・・・・・アン
ドゲート、７・・・・・・制御指令信号線、８・・・・
・・親局、９・・・・・・信号電送路、１０・・・・・
・子局。
明の一実施例を示すブロック図である。 １・・・・・・演算制御装置、２・・・・・・外部装置
、３・・・・・・割込信号線、４・・・・・・アドレス
信号線、５・・・・・・データ線、６・・・・・・アン
ドゲート、７・・・・・・制御指令信号線、８・・・・
・・親局、９・・・・・・信号電送路、１０・・・・・
・子局。
Claims (2)
- （１） 外部装置からの割込信号によって割込処理を行
う演算処理装置において、前記外部装置からのデータの
読み込み不要時に前記割込信号の読み込みを制限するこ
とを特徴とする演算処理装置における割込信号制御方式
。 - （２）前記割込信号の読み込み制限を、割込信号線に設
けたゲート回路で行うようにした特許請求の範囲第１項
記載の演算処理装置における割込信号制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13833583A JPS6029845A (ja) | 1983-07-28 | 1983-07-28 | 演算処理装置における割込信号制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13833583A JPS6029845A (ja) | 1983-07-28 | 1983-07-28 | 演算処理装置における割込信号制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029845A true JPS6029845A (ja) | 1985-02-15 |
Family
ID=15219500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13833583A Pending JPS6029845A (ja) | 1983-07-28 | 1983-07-28 | 演算処理装置における割込信号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229510U (ja) * | 1985-07-30 | 1987-02-23 |
-
1983
- 1983-07-28 JP JP13833583A patent/JPS6029845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229510U (ja) * | 1985-07-30 | 1987-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
| JPS6156542B2 (ja) | ||
| GB1373828A (en) | Data processing systems | |
| GB1581597A (en) | Computer system | |
| US6742064B2 (en) | Programmable throttle circuit for each control device of a processing system | |
| JPS6029845A (ja) | 演算処理装置における割込信号制御方式 | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS6239792B2 (ja) | ||
| JPH0198047A (ja) | 割込み処理方式 | |
| JPS63174158A (ja) | マルチプロセツサシステム | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPS58220536A (ja) | プロセツサ間の通信制御方式 | |
| JPH0375859A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS5850410Y2 (ja) | 割込み優先順位制御装置 | |
| SU673985A1 (ru) | Устройство дл программного управлени | |
| JPS62160560A (ja) | バス制御方式 | |
| JPH04344551A (ja) | 情報処理装置における受信可否識別方式 | |
| JPS6325752A (ja) | 優先入出力処理システム | |
| JPS5816322A (ja) | 情報処理システムの入出力制御方式 | |
| JPS5963837A (ja) | 信号伝送システム | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| Kugler et al. | Specifications for the interfaces of the EMAS computer and its resident monitor |