JPS5963837A

JPS5963837A - 信号伝送システム

Info

Publication number: JPS5963837A
Application number: JP57173859A
Authority: JP
Inventors: Kenji Yoneda; 健治米田; Kazuhiro Sakata; 坂田　一裕
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-10-05
Filing date: 1982-10-05
Publication date: 1984-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、データ処理装置間での信号伝送を効率的に行
なうためのシステムに係り、ｌｆｊニコ：ｙピユータを
用いたエレベータ一群管理システムにおける群管理制御
装置と個々のエレベータ−号機制御装置間でのデータ伝
送に適した信号伝送システムに関する。

〔従来技術〕

近年、マイクロコンビーータの普及に伴い、論理演算を
中心とした処理の実行を要するエレベータ−制御装置や
、シーケンスコントローラなどには、大型のコンピュー
タと同様にストアード・プログラム方式の制御装置が多
用されるようになってきた。

ところで、複数台の並設エレベータ−を効率よく運行さ
せるための群管理制御システムの一般的な構成は第１図
に示すようになっており、１台の群管理処理装置１に対
して複数の各エレベーター号機処理袋［２，〜２．が結
合され、放射状にデータ伝送が行なわれるようになって
いる。

そして、このようなシステムにおけるデータは、一般の
コンピュータ相互間やコンピュータトインテリジェント
端末との間で授受されるデータと異なり、次のような特
徴を示している。

（１）取り扱うデータＯｆｆ！Ｍが、おおむね常時固定
したものとなっている。

（２）比較的早い周期でデータを更新（リフレッシュ）
する必要のある信号が含まれている。

そこで、このような別設置されたデータ処理装置間での
信号を効率良く行なうための手段として、Ａ　ＣＩ　Ａ
　（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｃｏｍｕｎｉｃａｔｉ
ｏｎｓ　ＩｎｔｅｒｆａｃｅＡｄａｐｔｅｒ　、非同期
通信用インターフェースアダプタ）が従来から広く用い
られていた。

第２図はこのＡＣＩＡを第１図に示したエレベータ一群
管理制御システムの信号伝送手段とじて用いた場合の一
例を示したもので、１台の群管理処理装置】と複数台の
エレベータ−号機処理装置２、〜２．の間゛を、それぞ
れ対になったＡＣＩＡ４ａ。

〜４ａ、、４ｂＩ〜４ｂ、と、どれらの間を結合するシ
リアルデータ線９．〜９．からなるＡＣＩＡ伝送系４１
〜４．で結んだものである。

各伝送系４．〜４．のＡＣＩＡ４ａ１〜４ａ、は、アド
レスバス７、データバス８．七ｈＫコントロールライン
１１などからなるパラレルノ（ス１０を介して群管理処
理装置１に結合され、各ＡＣＩＡ４ａｓ〜４ａ。

はデコーダ６によって切換えられるようになっており、
一方、各エレベータ−号機処理装置２．〜２゜はパラレ
ルバス１０ｂ１〜１０ｂ、を介してそれぞれのＡＣＩＡ
４ｂ、〜４ｂ、に結合されている。

しかして、この第２図に示した従来のシステムには、以
下に示すような問題点がある。

（１）　　ハード面でのノイズ対策を安価な方法、例え
ばデータ１ビット当りの伝送時間を増加させるなどの方
法で行なうとデータ伝送速度が低下し、データのりフレ
ツシエタイムカ長くなる。

（２）公知のＡＣＩＡは１ノぐイト（８魚信号）のデー
タをシリアルデータ伝送制御するＬＳＩとして構成され
たものであり、一方、上記システムで相互に伝送すべき
データ量は２００点から１０００点にも達するものであ
るため、データ伝送のためＫは数１０回のステップにわ
たってデータ通信処理する必要がある。

そして、この通信処理のためには、一般に複雑な手順を
もつ難解なする。

（３）処理すべきデータには１００ｍ以内という高速でリフレッシュする必要がある信号が含
まれているため、これに合わせてデータ全体を高い頻度
で通信処理する必要がある。また、エレベータ−の制御
は常にオンライン処理をする必要があるため、長時間に
わたって通信処理をまとめて実行することは許されない
。

従って、上記（２）に示した数１０回のステップにわた
る通信処理は分割して実行処理する必要があり、ソフト
構成はさらに複雑なものとなる。

（４）以上の（１）〜（３）に示した理由と、特に群管
理処理装置１においてはこの通信処理を１〜ｎ台（一般
に、このｎは３〜８となる）について並行して行なう必
要があるため、処理負荷がよ〕〜６０％程度となり、高
度な群管理処理を実施するためには通信専用処理装置と
演算処理装置とからなるマルチシステムが必要になる。

そこで、この第２図に示したシステムの問題点を解決す
るため、ＬＳＩ化によりローコストとなってきた１６パ
イ）　（１２８点）の直列データ信号送受信回路（以下
、これをＳＤＡという。なお、これは、シリアル・デー
タ・アダプタの略）を用いた第３図に示すようなシステ
ムが提案されている。

この第３図において、５３．〜５　ａ、と５　ｂ、　〜
５　ｂ。

がそれぞれ対になったＳＤＡで、これらの対によってＳ
ＤＡ伝送系５．〜５．が構成されている。なお、その他
の部分は第２図の従来例と同じである。

１群管理処理装置１と各号機処理装置２１〜２．との間
を対になって接続している各５ＤＡ５ａ、〜５ａ、。

５ｂ１〜５ｂ、の内部には、それぞれビット数及びビッ
ト構成を同じくし、かつアドレスが付されている１ビッ
ト単位のランダムアクセスメモリ（ＲＡＭという）から
なるバッファが設けちれており、処理装置１から各５Ｄ
Ａ５ａ、〜５ａｍのＲ，ＡＭにアクセスするどきｋは、
処理装置１からコントロールバス１１を介して与えられ
る入力信号を外部多イミングとし、パラレルバス１０を
介してＲＡＭの内容をアクセスできる。

一方、各エレベータ−号機処理装置２１〜２．と５ＤＡ
５ｂ、〜５ｂ、のＲＡＭとの間では、パラレルノくス１
０ｂ、〜１０ｂ、を介して上記タイミングとは非同期に
、各８ＤＡ５ｂ、〜５ｂ、の内部で設定したタイミング
で動作し、各ＲＡＭの内容をアクセスする。

そして、対置してそれぞれ対をなす各５ＤＡ５ａ、と５
　ｂｓ　ｙ　ｅ　＊　＊　５　Ｂ、と５ｂ、との間では
、上記した２つのタイミングのいずれとも非同期に、シ
リアルデータパス９．〜９．を介して、お互のＲＡＭ間
でデータイメージそのままを写し取るデータ転送を行な
い、互いのＲ，Ａ　Ｍの内容を伝送する。

こうして、群管理処理装置１と各エレベータ−号機処理
装置２１〜２．とは、互に対応する８ＤＡ５ａ、〜、５
ｂ、〜のＲＡＭに送信又は受信すべきデータを書込んだ
り、読出したり独立して行なうことができる。

次に、第４図は各５ＤＡ５ａ１〜，５ｂ１〜の一例を詳
細に示したもので、２０ａは第１のバッファメモリとな
るＲＡＭ、２０ｂは第２のバッファメモリとなるＲＡＭ
、２１ａ〜２１ｅは７７ドゲート、２２ａ〜２２　ｄは
ゲート回路、　２３　ａ　、　２３　ｂはクロック発生
回路、２４は走査回路、２５はカウンタ、２６はタイミ
ング制御回路、２７は同期信号発生回路、２８はオアゲ
ート、２９は賓調回路、３０は復調回路、３１は同期検
出回路、３２はシフトレジスタ、３３はインバータ。

３４は一数構出回路、３５はカウンタ、３６はタイミン
グ制御回路である。

’ＲＡＭ２０ａ、２０ｂはパラレルバスとシＩＪ　フル
パスとの間のバッファとなるもので、アンドゲート２１
　ａとゲート回路２２ａで入出力が制御され、処理装置
１から書込、読出ができる。一方、このＳＤＡが５ｂ、
〜として用いられたときには、外部から書込、読出を指
示することができな（−から、このときにはクロック発
生回路２３ａから出力されるクロックで動作する走査回
路列を設け、このＳＤＡ自身の内部から書込、読出がで
きるようにしである。なお、走査回路めの出力はモード
セレクト信号が供給されたときだけゲート回路２２　ｂ
〜２２・ｄを通って供給される。

また、これらのＲＡＭ２０ａ、２０ｂはそれぞれ２ボー
トの構成となっており、書込と読出を独立に行なうこと
ができる。

ＲＡ　Ｍ　２０　ａの一方のアドレス端子に（まクロッ
ク発生回路２３ｂから出力されるクロックによって動作
するカウンタ５の出力が供給され、とのカウンタ５の出
力は同時にタイミング匍ｊ御回路あと同期信号発生回路
ｎにも供給され、これによりシリアルデータを発生する
ためのタイミングの生成、シリアルデータへ付加する同
期信号の発生を行う。

以上のようにして発生したタイミング信号、同期信号に
ＲＡ　Ｍ　２０　ａの出力を加えた３つの信号に対し、
アントゲ−）２１ｂ　、　２１ｃ　、　２１ｄとオアゲ
ーとあを用いて演算を行いシリアルデータを得る。

このシリアルデータは変調回路四を通してシリアル出力
となる。なお、この変調回路２９はシリアルラインが短
い場合には省略してもよい。以上のようにして得られた
シリアル出力のフォーマットは第５図に示すとおりであ
り、討ビットの周期信号の後に反転２連送の１６バイト
のデータが続き、これを連続して周期Ｔ、で繰り返えす
。

一方、第４図において復調回路（９）は第５図のような
データをシリアル入力として受けるとクロックとデータ
を発生する。この２つの信号は同期検出回路３１に加わ
り、シリアルデータの中から同期信号を検出する。同期
検出回路３１の出力はカウンタ３５のクリヤ端子に加わ
る。とのカウンタ３５は復調回路側の出力であるり四ツ
クを計数しており、同期信号を検出した時点でクリヤさ
れるため、出力はシリアルデータの順序に対応する。

このカウンタ３５の出力はＲ，ＡＭ２０ｂとタイミング
制御回路に加えられ、一方、復調回路３０からのデータ
とクロックはシフトレジスタ３２に加えられる。このシ
フトレジスタ３２は８ビツト長であり、この出力は８ビ
ット分遅れたデータになる。したがって、これをインバ
ータ回路３３で反転して復調回路（資）のデータと一致
検出回路３４で比較すれば、反転２連送の照合が可能で
ある。この照合結果が正しく、且つタイミング制御回路
３６が出力を一発生している場合には、これらの信号と
復調回路３０のクロックとの間でアンドゲート２１　ｅ
によって演算を行い、ＲＡＭ２０ｂのストローブ信号と
する。またシフトレジスタ３２の出力はＲＡＭ２０ｂに
データとして加わる。

以上のような構成によれば、処理装置１がＲＡＭ　２０
　ａに書込んだデータは自動的にシリアル出力として送
出され、受信したシリアル入力は自動的にＲＡＭ２０ｂ
に書込まれて処理装置１から任意に読込むことができ、
同様に、各号機処理装置２．〜２、との間でも動作し、
データ伝送を行なうことができる。

従って、この第３図に示すように、ＳＤＡを用いたシス
テムによれば、第２図に示したＡＣＩＡを使用したシス
テムと異なり、データ量がかなり多（なってもデータ伝
送特有の処理を一切不要にでき、特に、伝送すべきデー
タ量が１６バイ）　（１２８点）以下であれば、第４図
におけるＲ、ＡＭ２０ａ。

２０　ｂが直接制御用データエリアとして使用可能にな
り、完全に伝送制御用のプログラムを不要とすることが
できる。なお、このＳＤＡは全体を１つのＬ　Ｓ　Ｉと
して構成でき、実際には一個の半導体素子となっている
。

しかしながら、エレベータ−の群管理制御システムなど
においては、サービス予約案内制御方式を採用したり、
ホール呼びを複数の号機に入力してシステムダウンに強
い構成としたりする場合がほとんどであり、これに加え
てサービス階床が多くなったりした場合には、必要なデ
ータ量はたちまち１２８点を超えてしまい、実際には上
述したように１０００点にも達するデータ量を要求され
る場合すら希ではなくなりてしまう。

従って、上記した従来のＳＤＡを用いたシステムによっ
ても、エレベータ一群管理制御システムなどに適用した
場合には、複雑な通信処理プログラムを必要としてコス
トアップとなる上、データ伝送速度の低下が避けられず
、充分な制御性能が得られなくなってしまうという欠点
があった。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点★除き、ＳＤ
Ａを用いたデータ伝送システムに簡単なプログラムを付
加するだけで高速伝送を要する信号の伝送速度を低下さ
せることなく、ローコストで大量のデータの伝送を可能
にした信号伝送システムを提供するにある。

〔発明の概要〕

この目的な達成するため、本発明は、ＳＤＡを用いた信
号伝道システムにおいて、複数のデータからなる所定の
組データを選択し、その種別を表わすブロック信号と共
に８ＤＡの第１のＲＡＭに入力する手段と、ＳＤＡの第
２のＲＡＭ２０ｂ込まれたブロック信号により組データ
の種別を判定し、所定の組データとして読出す手段とを
ＳＤＡに設け、高速伝送を要する信号は第１のＲ，Ａ　
Ｍに常時入力し、低速で伝送すればよい信号九ついては
組データとして伝送するようにした点を特徴とする。

〔発明の実施例〕

以下、本発明による信号伝送システムの実施例を図面に
ついて説明する。

第６図、第７図それに第８図は群管理処理装置】に接続
される５ＤＡ５ａ、〜５ａ、のそれぞれのＲＡＭΔ）ａ
、２０ｂのＲＡＭマツプを示したもので、各８ＤＡには
デコーダ６で定められる固有のアドレスを持ち、十〇〜
＋３１によってＳＤＡ内の相対アドレスを表現する。そ
して、ＲＡ　Ｍ　２０　ａは送信用バッファメモリで、
ＳＤＡ、１＋Ｏ〜＋１５のアドレスとなり、ＲＡＭ２０
ｂは受信用バックアメモリで、８　Ｄ　Ａ、、＋１６〜
＋３１となる。

一方、５ＤＡ５ａ、〜５ａ、と対をなす相手側の５ＤＡ
５ｂ、　〜５ｂ、のＲ，ＡＭ２０　ａ　、　２０’ｂで
は、第６図〜第８図に示す信号のアドレスは送信用と受
信用で逆になり、この状態のアドレスは第６図にに）を
付して示しである。

さて、第６図〜第８図はエレベータ−の群管理制御シス
テムにおいて伝送を要するデータの一例を具体的に示し
たもので、これらのデータは以下に示すようになってい
る。

アドレスＳＤＡ、、＋０のＩ　ＢｉＴ目の信号名８ＴＡ
几Ｔのデータは、エレベータ−の号機に対してドアを閉
め、サービスすべき階床へ出発する動作を指令するため
のＩ　ＢｉＴからなる信号である。

アドレスＳＤＡ、、＋５及び＋６の信号名ＡＤＨ’Ｎの
データは、新規にホール呼びが割当てられた階床をいち
早く号機に伝達するための信号で、１組が１バイト構成
　であり、同時に２つの新規呼び割当を伝送させること
ができるように２組のアドレスが設けられている。そし
て、このデータ構成の一実施例を示すと次のようになる
。

アドレスＳ　ＤＡ、、　十〇−８ＤＡ、、　＋７までの
データは、ＳＤＡの伝送周期Ｔ、（第５図）以内に号機
処理袋！２．〜２．に接続されている対になった５ＤＡ
（例えば５ｂ、）のアドレスＳＤＡ、、の＋１６〜＋７
に伝送されるデータであり、これが即ち高速伝送データ
となっている。なお、これらのデータがシリアルデータ
線９．〜９．たより伝送中、偶発的なノイズにより誤り
を生じても、−数構出回路３４で比較されるので、その
サイクルでは誤りを生じた部分のデータの更新が行な□
われなくなるだけであり、５ＤＡ５ｂ、〜５ｂ、のＲＡ
Ｍ２０ｂのデータが異常値を示す虞れを生じることはな
い。

アドレス８ＤＡ、１千８〜８　Ｄ　Ａ、、＋１４のデー
タは、アドレス８　Ｄ　Ａ、、−１−１５にセットされ
る通信データブロック番号ＤＢＮＯＩに応じて４　ｔｌ
Ｉのデータブロックの中から選択したデータが、第９図
に示すプログラムにしたがって順次セットされ、号機処
理装置２Ｉ〜２．側の８ＤＡ５ｂ、〜５ｂ、のアドレス
ＳＤＡ＆、＋３１にセットされる通信データブロック番
号ＤＢＮＯ１の値に対応したブロックのデータとして、
第１０図に示すプログラムにより順次読出され、制御用
テーブルへ転送される。従って、これらのアドレスＳＤ
Ａ、ｍ＋８〜Ｓ　Ｄ　Ａ、、−）−１４により伝送され
るデータには、第９図に示す処理プログラムの起動周期
Ｔ１の４倍以上の周期でリフレッシュされるだけとなる
ため、４×１０以上の伝送遅れを伴なうことになり、こ
れらのアドレスで伝送可能なデータとしては種類が限定
されてしまう。しかして、このような低速で伝送しても
よいデータとしては、かなりのものがあり、例えば第７
図において、通信データブロックの番号ＤＢＮＯＩが４
のときにアドレスＳＤＡ、、＋８〜＋１４で伝送される
ようになっているＵ　Ｐ　／　Ｄ　Ｎホール呼び割当信
号は、上記した信号名ＡＤＦＮにより新規ホール呼案内
のセットが速やかになされるため高速で伝送する必要は
特になく、いつリセットされたかを指示するととと、信
号名ＡＤＦＮの作成漏れや３つ以上同時に割当てられた
ときの最悪異常時でのバックアップ機能をはだすだめの
信号であるから、０．３〜１秒程度の遅れに対しては何
の問題もないものであり、その他、第７図、第８図に示
す信号はいずれも低速で伝送してもよいものである。

なお、第８図でアドレスＳ　Ｄ　Ａ、、　＋２６には１
通信データブロック番号ＤＢＮＯ１が１と３の両方でか
ご″ｒＩＬｔデータを伝送するようになっているが、こ
れは、かご重−批データの転送周期がＴ１の４倍では遅
すぎるため、２回送ることにより転送周期が他のデータ
の半分になるようにするためである。

つまり、この実施例においては、第９図、第１０図に示
す簡単なプログラムを用い、特に高速で伝送する必蟹の
ない複数のデータからなる所定の組データをブロックと
し、これらを周期Ｔ２ごとに順次切換えて伝送させるこ
とにより、周期Ｔ、ごとに伝送可能な１６バイトのデー
タよりかなり多いバイト数のデータを伝送し得るよう忙
しているのである。

ところで、以上は、群管理処理装置１から各エレベータ
ー号機処理装［２，〜２．へのデータ伝送について説明
したが、反対に各エレベータ−号機処理装置２□〜２．
から群管理処理装置１へのデータ伝送についてもほとん
ど同じようにして行なわれるものであるから、その詳し
い説明は省略する。

次忙、この実施例によれば、それぞれの処理装置１，２
．〜２．．各Ｓ　ＤＡ　５Ｂ、〜、　５ｂ、〜、それに
シリアルデータ線９．〜のいずれかに異常を生じたとき
には、それを検出することができるようになっており、
以下、この点も含めて第９図、第１０図に示した本発明
の一実施例におけるプログラムの内容を第１１図のタイ
ムチャートと共に説明する。

いま、説明を簡単にするため、５ＤＡ５ａ、と５ＤＡ５
ｂ％との間での伝送について示すと、第９図のプログラ
ムＡは、群管理処理装置１により周期Ｔ、ごとに起動さ
れ、他方、第１０図に示すプログラムＢはエレベータ−
号機処理装置２．により周期Ｔ３で起動される。

マス、フログラムＡ（第９図）において、ステップＡ１
は一般的には不要なステップであるが、低速データと同
様に制御用データエリアを別途に持たせた場合に必要な
ステップである。

ステップＡ２とＡ３．それＶｃＡ８により通信ブロック
番号ｂＢＮＯ１の値を周期Ｔ、ごとに１から４に順次更
新してゆく。

このＤＢＮＯＩの番号はステップ１０において５ＤＡ５
ａ、のアドレｘ　Ｓ　Ｄ　Ａ、１＋１５にセットされ、
この結果、このＤＢＮＯＩの番号は時間１３以内の期間
で相手方の５ＤＡ５ｂ、のアドレスＳ　Ｄ　Ａｖｌ　＋
３１に伝送される。。

一方、第１０図に示すプログラムＢは号機処理装置２．
において周期Ｔ、で起動されており、かつこれらのプロ
グラムＡ、Ｂは第１１図のタイムチャートで示すような
関係にあるから、プログラムＢのステップＢ２は数回に
１回の割合で通信ブロック番号ＤＢＮＯＩの変化を検出
し、ステップＢ４ではその値がＯから４までの値を超え
る異常な値ではないことを判定した上でステップＢ５〜
Ｂ８による受信処理を行ない、ステップＢ　１２でエラ
ーカウンタＥＲＲＣをクリアする。

こうしておけば、万一、システムの信号伝送系に異常を
生じたり、群管理処理装置１に故障が発生したりした場
合には、ステップＢ２における処理において通信ブロッ
ク番号の更新が検出されなくなり、この結果、ステップ
Ｂ１２におけるエラーカウンタＥＩＲ几Ｃのリセットが
行なわれなくなる。

一方、このエラーカウンタＥ　ｔｔ、ＲｃはステップＢ
９において周期Ｔ、ごＥに更新されているから、やがて
ステップＢ　１０により異゛常が検出されることになり
、ステップＢｌｌによりエラー処理が行なえることにな
る。

そして、このときのエラー処理としては、例えば次のよ
うにすればよい。即ち、エレベータ−の群管理システム
においては、エラーが検出されたらそれまでの群管理処
理による運転を中止し、各号機ごとに入力されたホール
呼びによる単独運転に入るようＫする。こうすれば、上
記のような故障によって全システムがダウンしてしまう
のを防止することができる。

次に、第１１図のタイムチャートにより低速データ伝送
のタイミングについて説明する。

まず、各時間Ｔ、〜Ｔ４相互間の関係は図示のとおりで
あるが、これを式で表わすと以下のようになっている。

Ｔ、＝ＫｉｘＴ。

Ｔ、−＝　Ｋ、　ｘ　Ｔ。

Ｔ４＝に、ｘＴ。

Ｔ６＞Ｔ！但し、に１＝２〜４４〉１そして、プログラムＡのステップＡ１〜Ａ７までの処理
はタイムチャートの１２０で実行され、その後、タイム
チャート１３０で示すようにステップＡ９により時間Ｔ
４の・アイドルを取るようにする。

これにより低速データ伝送に誤動作が発生するのを防止
することができる。即ち、ＳＤＡ相互間は群管理処理装
置１の処理とは無関係に周期Ｔ、で１６バイトのデータ
をリフレッシュしている。従って、ステップＡ４〜Ａ７
の処理が行なわれているときに８ＤＡ相互間でのデータ
処理が何バイト目になっているかは不定であり、ステッ
プＡ９がないとすれば、通信ブロック番号の方が先に相
手側のＲＯＭに入り、誤動作を生じてしまうことになり
、これがステップＡ９により防止されることになるので
ある。

なお、このプログラムがオペレーティングシステムで管
理されているタスクであれば、このステップＡ９を設け
る代りにプロ、グラムＡを含むタスクによる処理を一定
時間、例えばＴ４．中断し、この間、他のタスクの実行
を許可するＷＡでＴマクロを発するようにしてもよい。

このようにして、新しいブロックデータが確実に伝送さ
れた後に通信ブロック番号の伝送が行なわれるようにな
っている。ここで、上記した時間Ｔ４は８ＤＡのリフレ
ッシュ期間であるＴ２の数倍となるようＫするのが望ま
しい。

さて、タイムチャートの１４０ではステップＡＩＯの処
理を行ない、タイムチャート２１１でステップＢ２にお
けるブロック番号更新判定を行なう。

この実施例では、第１１図におけるタイムチャー）　２
１０　、２１１　、２１２　、２１３におけるプログラ
ムＢの処理に続いて号機エレベータ−の運転制御シーケ
ンスをタイムチャー）　２２０　、２２１　、２２２で
実行する場合について示している。そ！て、それらが終
了したあと、その結果をその時点の通信ブロック番号Ｄ
ＢＮＯ２に応じたデータとし、タイムチャー）　２３０
　、２３１　、２３２で群管理処理装置１に伝送するた
めの処理を行なっている。

タイムチャー）　１５０　、１５１は群管理処理装置１
によるデータ受信処理プログラムの実行を表わし、タイ
ムチャート１５０による高速データ伝送処理のあと時間
Ｔ、後に低速データ伝送処理をタイムチャー　）　１５
１で行なうため、それ以前にデータが５ＤＡ５ａ、の）
ｌ、ＡＭ２０ｂへ伝送され終っている必要があり、その
ためには、時間Ｔ、が時間Ｔ、より長くなるように周期
Ｔ、を設定しておく必要がある。

タイムチャー）　１５１による低速データ受信処理が終
了すると、再びプログラムＡによる送信処理に入り、タ
イムチャー）　１２１　、１３１　、１４１に示すよう
にデータ送信、アイドル、通信ブロック番号の伝送を行
なう。

以上のように、この実施例によれば、データ伝送の異常
の検出が可能なので、故障に強いシステムとすることが
できる。

ところで、以上の実施例では、第９図に示したプログラ
ムＡにステップＡ９を設け、これにより８１）Ａのリフ
レッシュ期間Ｔ、にょる低速データ伝送の誤動作を防止
するようにしていたが、このプログラムＡにステップＡ
９を設ける代りに第１０図に示したプログラムＢにステ
ップＢ３を設けるよ５にしてもよく、これによっても全
く同じ効果を得ることができる。

また、以上の実施例は、本発明を第１図に示しタエレヘ
ーターの群管理制御システムに適用したものであるが、
本発明はこれに限定されるものではなく、例えば、第１
図における群管理処理装置１をエレベータ−監視盤処理
装置１や、レル管理処理装置、或いは遠方モニタリング
システムにおけるビル側端末処理装置とすることもでき
、このようにした実施例においては、群管理処理装置１
は、ハード的には号機処理装＠２１〜と同格に扱かわれ
るものとなり、号機処理装置の第ｎ　＋１番目のものと
なる。

同様に、本発明は２台の処理装置間でのデータ伝送シス
テムとして用いることもでき、例えば、２台併設エレベ
ータ−システムにおける各号機処理装置間でのデータ伝
送システムとして、或いは群管理処理装置を複数の処理
装置で構成したシステムにおける各処理装置間でのデー
タ伝送システムとして用いるようにしてもよく、いずれ
も本発明の実施例ということができる。

〔発明の効果〕

以上説明したように、本発明によれば、従来のＳＤ八に
対して簡単なプログラムを付加するだけでデータ量の多
い信号の伝送を確実に伝送することができるから、従来
技術の欠点を除き、エレベータ−の群管理制御システム
などデータ量の多い伝送システムに適用して充分な制御
性能を与えるコトカできる信号伝送システムを容易にｏ
　−＝ｒ　ストで提供することができる。

【図面の簡単な説明】

第１図はエレベータ−の群管理制御システムにおける伝
送系の構成の一例を示す概念図、第２図は第１図の伝送
系に周知の信号伝送回路を用いた従来例を示すブロック
図、第３図は同じく他の信号伝送回路を用いた信号伝送
システムの一例を示すブロック図、第４図は第３図にお
ける信号伝送回路の一例を示すブロック図、第５図はシ
リアスデータ線におけるデータフォーマットの一例を示
す説明図、第６図、第７図、第８図は本発明による信号
伝送システムにおけるＲＡＭマツプの一実施例を示す説
明図、第９図及び第１０図は本発明の一実施例における
プログラム説明用のフローチャー）、第１１図は同じく
タイムチャートである。１・・・・・・群管理処理装置、２１〜２．・・・・・
・エレベータ−号機処理装置、５　ａ’ｔｆ””　５　
ａ、　、　５　ｂ１〜５　ｂ、−・−・−直列データ信
号送受信回路（，５ＤＡ）、９．〜９．・・・・・・シ
リアルデータ線、１０　、１０ｂ１〜１０ｂＳ・・・・
・・パラレルバス。代理人　弁理士　　武　順次部Ｅ器地才　１　図 ′Ａ″３目７６図 ′″Ｉ’７１’ｉ２１ ″）ｒａ図才９１η 才１０凹

Claims

【特許請求の範囲】１、　それぞれが第１と第２のバッファメモリを備えた
第１と第２の信号送受信回路を用い、それぞれ一方の信
号送受信回路の第１めバッファメモリから読出したデー
タをシリアル信号として他方の信号送受信回路の第２の
パ゛ツファメモリに伝送して軒込むことにより、相互に
データ゛授受すべき複数のデータ処理装置間でのパラレ
ル信号によるデータ伝送を相互に独立したタイミングで
行なうようにした信号伝送システムにおいて、複数のデ
ータからなる所定の組データを選択し、その種別を表わ
すブロック信号と共に上記第１のバッファメモリに入力
するブロックデータ入力手段と、上記第２のバッファメ
モリに書込まれたブロック信号によりそこに？込まれて
いる組データの種別を判定して所定の組データとして読
出す組データ読出手段とを一ヒ記第１と第２の信号送受
信回路に設け、これら信号送受信回路間でのシリアル信
号による伝送周期内に伝送可能なデータ量を超えたデー
タの伝送を行なうように構成したことを特徴とする信号
伝送システム。２、特許請求の範囲第１項において、上記データ処理装
置間で授受すべきデータのうち、高速電送を要するデー
タは常に上記第１のバッファメモリに入力するように構
、成したことを特徴とする信号伝送システム。３、特許請求の範囲第１項又は第２項において、上記第
１のバッファメモリに対する新たな組データの書込タイ
ミングに対して、それに対応したブロック信号の書込タ
イミングを所定の時間だけ遅らせる手段と、上記第２の
バッファメモリから組データを読出すタイミングを該バ
ッファメモリに対するブロック信号の更新タイミングで
行なう手段とを設け、組データの伝送を確実に行なわせ
るように構成したことを特徴とする信号伝送システム。４、特許請求の範囲第１項ないし第３項のいずれかにお
いて、上記第２のバッファメモリ、九対するブロック信
号の更新を所定の一定期間ごとに検出する手段を設け、
ブロック信号の更新が行なわれなかった期間の回数によ
り故障判定を行なうように構成したことを特徴とする信
号伝送システム。