JP3852882B2 - マスタスレーブ装置 - Google Patents
マスタスレーブ装置 Download PDFInfo
- Publication number
- JP3852882B2 JP3852882B2 JP34977497A JP34977497A JP3852882B2 JP 3852882 B2 JP3852882 B2 JP 3852882B2 JP 34977497 A JP34977497 A JP 34977497A JP 34977497 A JP34977497 A JP 34977497A JP 3852882 B2 JP3852882 B2 JP 3852882B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- access
- slave device
- slave
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マスタスレーブ装置に関し、より特定的には、複数のマスタデバイスと複数のスレーブデバイスとがクロスバースイッチの形態を有する通信路を介して通信可能に接続されており、マスタデバイス対スレーブデバイスの通信が複数同時に行われうるマスタスレーブ装置に関する。
【０００２】
【従来の技術】
デジタル放送のセットトップボックスその他のマスタスレーブ装置では、複数のマスタデバイス（ＣＰＵ等）と複数のスレーブデバイス（ＲＡＭ、ＲＯＭ等に代表される記憶装置）とが、クロスバースイッチの形態を有する通信路で接続されている場合がある。図１５は、クロスバースイッチの形態を有する通信路を備える従来のマスタスレーブ装置を示すブロック図である。図１５において、マスタスレーブ装置は、３個のマスタデバイス１1 〜１3 と、３個のアクセス仲裁部２1 〜２3 と、３個のスレーブ制御部３1 〜３3 と、３個のスレーブデバイス４1 〜４3 とを備えている。これらの構成の内、全マスタデバイス１と全アクセス仲裁部２とは、以下に説明するようなクロスバースイッチの形態を有する通信路によって通信可能に接続される。
【０００３】
まず、スレーブデバイス４1 、スレーブ制御部３1 及びアクセス仲裁部２1 は直列接続されている。他のスレーブデバイス４、スレーブ制御部３及びアクセス仲裁部２も、同様に直列接続される。
【０００４】
アクセス仲裁部２1 は、３本の第１の制御信号線５11、５21及び５31によってマスタデバイス１1 、１2 及び１3 と接続されている。第１の制御信号線５11、５21及び５31は、１ビットのアクセス許可８11、８21及び８31（図１６参照）をアクセス仲裁部２1 がマスタデバイス１1 、１2 及び１3 に送信するために用いられる。
アクセス仲裁部２1 はさらに、３本のシステムバス６1 、６2 及び６3 によってもマスタデバイス１1 、１2 及び１3 と接続される。ここで、図１５中、点線で示された円Ａ〜Ｃ内には、３本のシステムバス６1 〜６3 がより詳しく示されている。例えば、点線円Ａ内に示すように、システムバス６1 は、アドレスバス６11とデータバス６12とを含んでいる。このアドレスバス６11は、例えば３２ビット幅であり、並列３２ビットのアクセス要求７11、７12及び７13をマスタデバイス１1 がアクセス仲裁部２1 、２2 及び２3 に送信するために用いられる。また、データバス６12は、例えば３２ビット幅であり、マスタデバイス１1 がスレーブデバイス４1 、４2 又は４3 に書き込むべき並列３２ビットの書き込みデータや、スレーブデバイス４1 、４2 又は４3 から読み出した並列３２ビットの読み出しデータを伝送するために用いられる。
システムバス６2 並びに６3 は、アドレスバス６21及びデータバス６22、並びにアドレスバス６31及びデータバス６32を含んでいるが、システムバス６1 と同様の構成を有しているため、その説明を省略する。
【０００５】
他のアクセス仲裁部２もまた、図示した通りの第１の制御信号線並びにシステムバスとにより、マスタデバイス１1 〜１3 と接続されるが、アクセス仲裁部２1 と同様に接続されるため、その説明を省略する。
【０００６】
以下、上述のマスタスレーブ装置が実行する動作の一例を、図１６に示すタイムチャートを参照して説明する。図１６には、このマスタスレーブ装置の内部のクロック、並びにマスタデバイス１1 〜１3 の送受信信号、及びそれぞれのアクセス状況が示されている。
【０００７】
図１６において、マスタデバイス１1 は、上述のクロックに従う時間ｔ1 に、内部で発生したアクセス要求７11をアドレスバス６11に送出する。このアクセス要求７11は、スレーブデバイス４1 にアクセスするための要求であって、当該スレーブデバイス４1 内のアクセスすべきアドレスを少なくとも含んでいる。また、マスタデバイス１2 及び１3 は、同じ時間ｔ1 に、アクセス要求７22及び７33を、アドレスバス６21及び６31に送出する。このアクセス要求７22及び７33は、スレーブデバイス４2 及び４3 にアクセスするための要求であって、当該スレーブデバイス４2 及び４3 内のアクセスすべきアドレスを少なくとも含んでいる。これらアクセス要求７11、７22及び７33は、アドレスバス６11、６21及び６31を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。各アクセス仲裁部２は、所定の仲裁処理を実行して、入力されたアクセス要求７11、７22及び７33が含むアドレスに基づいて、受信すべきアクセス要求７のみを受信する。例えば、アクセス仲裁部２1 は、自身の後段に接続されているスレーブデバイス４1 の全アドレスを予め把握しており、入力された各アクセス要求７の内、該当するアドレスを含むアクセス要求７11のみを受信し、その他のアクセス要求７22及び７33を受信しない。なお、この時、同一スレーブデバイス４のアドレスを含むアクセス要求７が複数同時に入力された場合にも、単一のアクセス要求７のみを受信する。アクセス仲裁部２1 は、このような仲裁処理の後、マスタデバイス１1 がスレーブデバイス４1 にアクセスすること許可するためのアクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。
【０００８】
同様に、アクセス仲裁部２2 は、スレーブデバイス４2 のアドレスを含むマスタデバイス１2 からのアクセス要求７22のみを受信した後、スレーブデバイス４2 へのアクセス許可８22を第１の制御信号線５22に時間ｔ2 に送出し、当該マスタデバイス１2 に送信する。また、アクセス仲裁部２3 は、受信したアクセス要求７33に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。
【０００９】
マスタデバイス１1 は、第１の制御信号線５11を介して受信したアクセス許可８11に応答して、データバス６12、アクセス仲裁部２1 及びスレーブ制御部３1 を介してスレーブデバイス４1 に時間ｔ3 にアクセスし、スレーブデバイス４1 から読み出したデータを受信したり、スレーブデバイス４1 へ書き込むべきデータを送信したりする。そして、マスタデバイス１1 は、今回のスレーブデバイス４1 へのアクセスを時間ｔ4 に終了する。ここで、マスタデバイス１1 は、アクセス要求７11を時間ｔ1 以降継続的に送出しているが、スレーブデバイス４1 へのアクセスの終了に合わせて（より詳細には、当該アクセスが終了する１クロック前の時間）、その送出を停止する。また、アクセス仲裁部２1 は、アクセス許可８11を時間ｔ2 以降継続的に出力しているが、アクセス要求７11の受信が途絶えることに応答して、その送出を停止する。このようにして、マスタデバイス１1 対スレーブデバイス４1 の一連の通信は終了する。
他のマスタデバイス１対スレーブデバイス４の一連の通信も、同様にして行われるので、その説明を省略する。
【００１０】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置では、複数のマスタデバイスがそれぞれ、互いに異なるスレーブデバイスへ同時にアクセスできるようになる。その結果、このマスタスレーブ装置の処理能力は、クロスバースイッチの形態を有する通信路を備えないものと比較して格段に向上する。
【００１１】
次に、マスタデバイス１1 は、新たに発生したアクセス要求７11を時間ｔ4 にアクセス仲裁部２1 に前回と同様に送信する。図１６からも明らかなように、時間ｔ4 では、これ以外のアクセス要求７は送出されていない。アクセス仲裁部２1 は、今回唯一入力されるアクセス要求７11を受信し、これに応答してアクセス許可８11を送出して、マスタデバイス１1 がスレーブデバイス４1 にアクセスすることを許可する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。
マスタデバイス１2 は、前回と同様にして、新たに発生したスレーブデバイス４1 へのアクセス要求７21を時間ｔ5 にアクセス仲裁部２1 に送信する。しかしながら、アクセス仲裁部２1 は、時間ｔ5 ではスレーブデバイス４1 が通信中でありビジー状態であるので、マスタデバイス１2 へ送信すべきアクセス許可８21の送出を現時点では保留する。
【００１２】
マスタデバイス１1 は、図１６からも明らかなように、時間ｔ7 までスレーブデバイス４1 へアクセスする。そのため、時間ｔ7 を経過するとスレーブデバイス４1 はアクセス可能な状態になる。アクセス仲裁部２1 は、時間ｔ7 の時点でアクセス要求７21を入力し続けており、現在送出を保留しているアクセス許可８21を時間ｔ8 に第１の制御信号線５21に送出し、マスタデバイス１2 に送信する。これによって、マスタデバイス１2 対スレーブデバイス４1 の一連の通信が開始される。
以降、このマスタスレーブ装置では、同様の動作が繰り返し実行され、マスタデバイス対スレーブデバイスの通信が複数同時に行われるように、各マスタデバイス１から各スレーブデバイス４へのアクセスが制御される。
【００１３】
【発明が解決しようとする課題】
しかしながら、図１５に示すようなマスタスレーブ装置を実現するためには、スレーブデバイス４の個数に依存したアクセス仲裁部２が必要となる。さらに、各アクセス仲裁部２は、マスタデバイス１の個数に依存した多くの第１の制御信号線５及びシステムバス６を必要とする。そのため、マスタスレーブ装置の構成、及びその動作の制御の複雑化を招くという問題点があった。特に、この内システムバス６については、内部に３２ビット幅のデータバスとシステムバスとを含んでいるため、信号線が物理的に多くなり、上述の構成及び動作の複雑化に顕著な影響を与える。
【００１４】
さらに、上述のようなマスタスレーブ装置の複雑化は、その動作の解析を困難にするという問題点をも招く。以下、この問題点をより具体的に説明する。例えば、このマスタスレーブ装置で動作するソフトウェアを開発する場合、ある１個のマスタデバイス１の動作を解析しなければならないという状況に直面する場合がある。この時、ソフトウェア開発者にとっては、すべてのマスタデバイス１1 〜１3 を動作させながら解析対象のマスタデバイス１を解析するよりも、解析対象のマスタデバイス１を単独で動作させて解析する方が容易である。また、例えば、このマスタスレーブ装置が故障した場合も、これを修理する技術者は、マスタデバイス１が単独で動作する方が、故障個所を特定し易く、さらには修理もし易い場合が多い。このように、クロスバースイッチの形態を有する通信路を備えるマスタスレーブ装置では、全体的な処理能力をある程度犠牲にした方が、その動作解析が容易になる場合が少なくない。
【００１５】
それ故に、本発明の目的は、クロスバースイッチの形態を有する通信路を有するマスタスレーブ装置において、その構成及び動作を簡素化し、かつその動作解析を容易に行えるマスタスレーブ装置を提供することである。
【００１６】
【課題を解決するための手段および発明の効果】
上述のように設定された課題を解決するための手段として、本願では、以下の第１〜第５の発明がなされ、それぞれによって、以下のような効果を奏する。
【００１７】
第１の発明は、複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするマスタスレーブ装置であって、
クロスバースイッチの形態を有しており、各マスタデバイスと各スレーブデバイスとの間を、任意の組み合わせで通信可能なように接続するシステムバスと、
システムバスを制御するバス制御手段とを備え、
バス制御手段は、
第１のモードである通常の動作時には、各マスタデバイスがそれぞれ互いに異なるスレーブデバイスへ同時にアクセスできるようにシステムバスを制御し、第１のモードから切り替えられることにより実行される第２のモードにおいては、選択された単一のマスタデバイスが選択された単一のスレーブデバイスにアクセスするための１つの通信路のみが確立されるようにシステムバスを制御することを特徴とする。
第１の発明によれば、上述したように、第２のモード時には、システムバス上には、単一のマスタデバイスから単一のスレーブデバイスへのアクセスしか存在しないので、マスタスレーブ装置の動作解析や故障解析が容易に行える。
【００１８】
第２の発明は、第１の発明において、第２のモードにおいて、選択された単一のマスタデバイスが選択された単一のスレーブデバイスにアクセスしている際に、システムバス上の伝送信号を入力し、当該入力した伝送信号を外部に送信するインターフェイス部をさらに備える。
第２の発明によれば、上述したように、インターフェイス部は入力した伝送信号を外部に送信することができる。したがって、このマスタスレーブ装置内部での通信状況を外部で観測できるようになる。これによって、マスタスレーブ装置の動作解析や故障解析がさらに容易に行える。
【００１９】
第３の発明は、複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするために、クロスバースイッチの形態を有しており、かつ各マスタデバイスと各スレーブデバイスとの間を任意の組み合わせで通信可能に接続するシステムバスを含むマスタスレーブ装置であって、
各マスタデバイス毎に設けられており、アクセスすべきスレーブデバイスに向けてアクセスの要求をシステムバスに送出する複数の送受信制御手段と、
各スレーブデバイス毎に設けられており、システムバスを介して入力される各アクセス要求に対して所定の仲裁処理を実行することにより、スレーブデバイスへのアクセスを許可すべき単一のマスタデバイスのみを選択する複数の仲裁手段とを備えており、
各マスタデバイスの送受信制御部は、仲裁手段によってアクセスを許可された場合に限り、システムバスを介して該当するスレーブデバイスとの間でデータの通信を行い、
少なくともアクセスの要求とデータとは、システムバスにおいて同一の通信路上を伝送されることを特徴とする。
第３の発明によれば、上述のように、アクセスの要求と当該要求に基づいて通信されるデータとは、同一の通信路上を伝送される。従って、両者を別々の通信路によって伝送していた従来と比較して、信号線の本数を物理的に減らすことができる。これによって、このマスタスレーブ装置の回路を複雑化を避けることができ、その動作解析や故障解析も容易に行える。
【００２０】
第４の発明は、第３の発明において、各アクセス仲裁部は、入力される各アクセス要求に対して所定の仲裁処理を実行することにより、スレーブデバイスへ短時間でアクセスできる単一のマスタデバイスを選択することを特徴とする。
上述の第４の発明では、同一スレーブデバイスに向けて複数のアクセスの要求が発生した場合には、短時間でアクセスが開始されるアクセスの要求が優先されるので、このマスタスレーブ装置の処理能力が向上する。
【００２１】
第５の発明は、第３の発明において、各スレーブデバイスがアクセス可能な状態になるまでの待ち時間を各マスタデバイスの送受信制御部に通知する複数の待ち時間通知部が接続されており、
各マスタデバイスの送受信制御部は、各待ち時間通知部により通知された待ち時間を参照して、アクセスの要求をシステムバスに送出することを特徴とする。上述の第５の発明によれば、各マスタデバイスは、各待ち時間通知部からの待ち時間を参照するため、待ち時間が少ないスレーブデバイスにアクセスできる。これによって、このマスタスレーブ装置の処理能力が向上する。
【００２２】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１に示すマスタスレーブ装置は、構成的には、図１５に示すものと比較して、各アクセス仲裁部２を制御する制御部９をさらに備える点で相違する。この制御部９は、第２の制御信号線１０1 、１０2 及び１０3 によりアクセス仲裁部２1 、２2 及び２3 と接続されており、当該アクセス仲裁部２1 〜２3 に対して動作を許可するか否かを示す許可／不許可１１1 〜１１3 を、当該第３の制御信号線１０1 〜１０3 に送出する。この許可／不許可１１1 〜１１3 は、「High」又は「Low 」の２値で表現される１ビットの信号であり、これにより、動作の許可又は不許可を示す。図１に示すマスタスレーブ装置は、これ以外の構成的な相違点を有していないので、相当する構成については、図１５において用いたものと同一の参照番号を付すこととする。
【００２３】
図１に示すマスタスレーブ装置の通常時の動作（以下、通常動作モードと称する）は、「従来技術」の欄で述べたものとほぼ同様である。通常動作モードとは、マスタスレーブ装置が用途通りの動作を行うモードを意味し、例えば、このマスタスレーブ装置がセットトップボックスであれば、通信衛星から放送されるデジタル画像情報を受信／復号等の動作をするモードである。以下、この通常動作モード下における動作の一例を、図２、図４及び図５を参照して説明する。ここで、図２は、この通常動作モードにおける動作の一例を示すタイムチャートである。図４は、通常動作モード及び後述する解析モードにおいて、制御部９が送出する許可／不許可１１を説明するための図である。図５は、通常動作モード及び解析モードにおける状態遷移図である。
【００２４】
図２に示すように、制御部９は、この通常動作モードの間中「High」固定の許可／不許可１１1 〜１１3 を、第２の制御信号線１０1 〜１０3 に送出し続ける（図４中、状態Ｓ0 が示された行を参照）。アクセス仲裁部２1 〜２3 は、「High」固定の許可／不許可１１1 〜１１3 を受信中（つまり、通常動作モードの間中）、動作可能な状態となる。この通常動作モードにおける各マスタデバイス１、各アクセス仲裁部２、各スレーブ制御部３及び各スレーブデバイス４の動作の、図１５に示すマスタスレーブ装置の動作との間の相違点は、各アクセス仲裁部２において、入力した許可／不許可１１1 〜１１3 が「High」を示しているか「Low 」を示しているかが判断される点であるので、各部の詳細な動作の説明を省略する。
【００２５】
また、「従来の技術」での説明から明らかなように、このマスタスレーブ装置の通常動作モードでは、その動作を解析することは難しい。そのため、このマスタスレーブ装置には、動作解析を容易にするための解析モードが実装される。なお、このマスタスレーブ装置は、予め定められたコマンドが外部から入力されること等により、通常動作モードから解析モードに切り替わる。このモード切り替えに関しては、コンピュータの分野等において周知であるため、その説明を省略する。以下、このマスタスレーブ装置の解析モードにおける動作を、図３〜図５を参照して詳細に説明する。ここで、図３は、解析モードにおけるこのマスタスレーブ装置の動作の一例を示すタイムチャートである。
【００２６】
この解析モードは、上述した通常モードと比較して、マスタデバイス１対スレーブデバイス４の通信が複数同時に行われない点で相違する。そのため、許可／不許可１１1 は、図３及び図４に示すように、状態Ｓ1 （時間ｔ4 まで、及びｔ8 以降）では「High」を示しているが、それ以外の状態Ｓ2 （時間ｔ4 〜ｔ7 ）及びＳ3 （時間ｔ7 〜ｔ8 ）では「Low 」を示している。これによって、アクセス仲裁部２1 は、状態Ｓ1 においてのみ動作することを許可される。また、許可／不許可１１2 は状態Ｓ2 においてのみ「High」を示し、許可／不許可１１3 は状態Ｓ3 においてのみ「High」を示す。これによって、アクセス仲裁部２2 は、状態Ｓ2 においてのみ動作することを許可され、アクセス仲裁部２3 は、状態Ｓ3 においてのみ動作することを許可される。このような状態Ｓ1 、Ｓ2 及びＳ3 の遷移は、時間軸上において互いに重複しないように制御部９によって制御される。
【００２７】
まず、状態Ｓ1 において、マスタデバイス１1 では、スレーブデバイス４1 にアクセスを要求するためのアクセス要求７11が発生し、当該マスタデバイス１1 は、これを時間ｔ1 にアドレスバス６11に送出する。また同様に、マスタデバイス１2 及び１3 は、同じ時間ｔ1 に、スレーブデバイス４2 及び４3 にアクセスを要求するためのアクセス要求７22及び７33を第２の制御信号線６21及び６31に送出する。これらアクセス要求７11、７22及び７33はそれぞれ、アクセス仲裁部２1 、２2 及び２3 に入力される。アクセス仲裁部２1 、２2 及び２3 はぞれぞれ、まず最初に、「従来の技術」で説明した通りの仲裁処理を実行して、それぞれが受信すべきアクセス要求７のみを受信する。今回、アクセス仲裁部２1 、２2 及び２3 は、アクセス要求７11、７22及び７33を受信する。
【００２８】
状態Ｓ1 では、アクセス仲裁部２1 のみが第１の制御信号線５11、５21又は５31上にアクセス許可８11、８21又は８31を送出することが許可されるので、当該アクセス仲裁部２1 は、受信したアクセス要求８11に応答して、当該アクセス許可８11を第１の制御信号線５11上に時間ｔ2 に送出する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。この一連の通信については、「従来の技術」での説明を参照すれば明らかであるため、ここではその説明を省略する。また、他のアクセス仲裁部２2 及び２3 は、状態Ｓ1 の間中、第１の制御信号線５上へアクセス許可８を送出することを禁止されるので、受信したアクセス要求７22及び７33に対するアクセス許可８22及び８33の送出を保留する。この間、マスタデバイス１2 及び１3 は上述のアクセス要求７22及び７33を送出し続ける。このように、状態Ｓ1 では、単一のスレーブデバイス４1 のみがいずれか１個のマスタデバイス１によりアクセスされることが可能になる。
【００２９】
なお、このマスタデバイス１1 対スレーブデバイス４1 の一連の通信は、図３に示すように、時間ｔ4 まで続く。制御部９は、図示していないがシステムバス６1 、６2 及び６3 においてアクセス仲裁部２1 と接続される部分近傍の信号状態をモニタしており、スレーブデバイス４1 へのアクセス要求７11がなく、かつ当該アクセス要求７11に基づくスレーブデバイス４1 へのアクセスがないと判断した場合には、図４に示すように、３つの許可／不許可１１の「High」及び「Low 」の関係を、図４の状態Ｓ2 の行に記載したものに変更する。これにより、このマスタスレーブ装置内部の状態は、状態Ｓ1 から状態Ｓ2 へと遷移する。
【００３０】
次に、状態Ｓ2 において、マスタデバイス１1 は、前述のアクセス要求７11をアドレスバス６11に時間ｔ4 に再度送出する。また、状態Ｓ2 の開始時点では、上述した通りアクセス要求７22及び７33がアドレスバス６21及び６31に引き続き送出されている。状態Ｓ2 では、アクセス仲裁部２2 のみが第１の制御信号線５12、５22又は５32上に、アクセス許可８12、８22又は８32を送出することが許可されるので、受信中のアクセス要求７22に応答して、当該アクセス許可８22を第１の制御信号線５22に時間ｔ5 に送出する。このアクセス許可８22はマスタデバイス１2 によって受信される。これにより、マスタデバイス１2 対スレーブデバイス４2 の一連の通信が開始される。この後、制御部９は、上述した信号状態のモニタリングに基づいて、状態Ｓ2 から状態Ｓ3 への切り替えを実行する。制御部９は、状態Ｓ3 へ切り替える際、図４に示すように、３つの許可／不許可１１の「High」及び「Low 」の関係を、図４の状態Ｓ3 の行に記載したものに変更する。
【００３１】
状態Ｓ3 では、図３に示した通り、マスタスレーブ装置内部では、マスタデバイス１3 がスレーブデバイス４3 へアクセスすることを許可されるが、この時の各部の動作については、上述から明らかであるため、その説明を省略する。以降、このマスタスレーブ装置の内部では、図３〜図５を参照して説明したような状態Ｓ1 〜状態Ｓ3 が繰り返し実行される。また、状態Ｓ1 〜状態Ｓ3 が繰り返し実行されている途中で、予め定められたコマンドが外部からこのマスタスレーブ装置に送られてきた場合には、図５に示すように、上述の解析モードから通常動作モードに戻る。
【００３２】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置に、上述した解析モードを実装することにより、マスタデバイス対スレーブデバイスの通信は、複数同時に行われなくなる。これによって、このマスタスレーブ装置内の動作の解析が容易になる。
【００３３】
図６は、本発明の第２の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図６に示すマスタスレーブ装置は、図１に示すものと比較して、本マスタスレーブ装置の外部との通信を可能にするためのインターフェイス部１２をさらに備える点で相違する。それ以外に構成的な相違点は無いので、相当する構成については同一の参照番号を付してその説明を省略し、以下には、解析モードにおけるインターフェイス部１２の動作等についてのみを説明する。
また、図７は、このマスタスレーブ装置（図６参照）の通常動作モードにおける動作の一例を示すタイムチャートである。図７に示すタイムチャートは、図３に示すものと比較して、インターフェイス部１２から送出される信号が示されている点のみが相違する。それ以外に相違点は無いので、相当する部分には同一の参照番号を付しその説明を省略する。
【００３４】
インターフェイス部１２は、システムバス６1 、６2 及び６3 と接続されており、少なくともこれらのデータバス６12、６22及び６32からの入力信号を合波して外部に送出する。したがって、インターフェイス部１２から送出される信号は、図７中の最下段に示すように、各マスタデバイス１と各スレーブデバイス４とのアクセス状況を示すこととなる。また、このインターフェイス部１２は、マスタスレーブ装置の外部に設置された図示しないモニタ等と接続されており、当該モニタ等はインターフェイス部１２からの受信信号の時間波形やスペクトルを表示する。これによって、解析モードにおける、このマスタスレーブ装置内部のマスタデバイス対スレーブデバイスの通信を外部でモニタすることが可能となる。
【００３５】
半導体技術の発達によりシステムレベルでＬＳＩ（大規模集積回路）への集積化が進む昨今では、信号がＬＳＩ内部にしか存在しない状況が多くなる。例えば、図１に示すマスタスレーブ装置の各構成（マスタデバイス１やスレーブデバイス４等）がＬＳＩに集積された場合、マスタデバイス１からスレーブデバイス４へのアクセスを観測し、その動作の解析することは非常に難しい。しかしながら、図６に示すマスタスレーブ装置の場合、マスタデバイス１からスレーブデバイス４へのアクセス状況を外部に送出できるので、当該アクセス状況を容易に観測し、その動作をさらに容易に解析できる。
なお、ある１つのスレーブデバイス４がＬＳＩ外部に接続されている場合には、そのスレーブ制御部３とインターフェイス部１２を共用することで、スレーブデバイス４へ接続された制御信号と外部モニタへの出力信号の一部を兼用することも可能である。
【００３６】
次に、図８は、本発明の第３の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図８に示すマスタスレーブ装置は、大略的に、図１５に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図１５の構成と相違する。第１の相違点は、各マスタデバイス１と各アクセス仲裁部２とが、後述するようなクロスバースイッチの形態を有するシステムバスによって通信可能に接続される点である。第２の相違点は、マスタデバイス１1 〜１3 が、後述するような送受信制御部１３1 〜１３3 を含んでいる点である。以下、これら第１及び第２の相違点を中心に、図８に示すマスタスレーブ装置の構成をより詳細に説明する。
【００３７】
まず、各スレーブデバイス４、各スレーブ制御部３及び各アクセス仲裁部２の接続、及び各アクセス仲裁部２と各マスタデバイス１との第１の制御信号線５による接続については、図１５に示すものと同様であるため、その説明を省略する。
【００３８】
アクセス仲裁部２1 はさらに、３本のシステムバス１４1 、１４2 及び１４3 によってもマスタデバイス１1 、１2 及び１3 と接続されている。ここで、図８中、点線で示された円Ａ〜Ｃ内には、３本のシステムバス１４1 〜１４3 がより詳しく示されている。例えば、点線円Ａ内に示すように、システムバス１４1 は、図１５に示すシステムバス６1 とは異なり、１ビット幅のアクセス終了フラグ用信号線１４11並びに３２ビット幅のバス１４12を含んでおり、マスタデバイス対スレーブデバイスの通信に必要なアクセス終了フラグ１７1 並びに第１及び第２のアクセス情報１５1 及び１６1 を伝送する。これにより、システムバス１４1 は、図１５に示すシステムバス６1 よりも少ない数（約半数）の信号線で構成することができる。他のシステムバス１４2 及び１４3 については、システムバス１４1 と同様であり、円Ｂ及びＣを参照すれば明らかであるため、その説明を省略する。
【００３９】
第１のアクセス情報１５は、マスタデバイス１がスレーブデバイス４へのアクセスを要求するために用いる情報であって、図９に示すように、アクセス要求ストローブ、アクセスRead/Write 、アクセスByte Enable、アクセスアドレスを含んでおり、３２ビットで構成される。また、第２のアクセス情報１６は、図９に示すように、マスタデバイス１が、前述のような記憶装置で構成されるスレーブデバイス４に書き込むべきデータ（又は、マスタデバイス１がスレーブデバイス４から読み出したデータ）からなり、３２ビットで構成される。
【００４０】
以下、このマスタスレーブ装置（図８参照）の動作の一例を、図１０に示すタイムチャートを参照して説明する。図１０には、このマスタスレーブ装置の内部のクロック、並びにマスタデバイス１1 〜１3 の送受信信号が示されている。
図１０において、送受信制御部１３1 は、マスタデバイス１1 の内部で第１のアクセス情報１５11が発生すると、この送信すべき当該第１のアクセス情報１５11の送信制御を実行する。そして、送信制御部１３1 は、上述のクロックに従う時間ｔ1 に、今回発生した第１のアクセス情報１５11をシステムバス１４1 のバス１４12に送出する。この第１のアクセス情報１５11は、スレーブデバイスに対してデータを書き込むか読み出すかを通知するための１ビット情報であるアクセスRead/Write （図９参照）として「write」を、またアクセスアドレス（図９参照）として「スレーブデバイス４1 の所定のアドレス」等を含んでいる。また、マスタデバイス１2 及び１3 の送受信制御部１３2 及び１３3 は、同様の送信制御を実行して、同じ時間ｔ1 に、同様の第１のアクセス情報１５21及び１５31を、バス１４22及び１４32に送出する。この第１のアクセス情報１５21及び１５31は、双方共にアクセスRead/Write として「Write」を、そしてアクセスアドレスとして「スレーブデバイス４2 中の所定のアドレス」及び「スレーブデバイス４3 中の所定のアドレス」等を含んでいる。
【００４１】
これら第１のアクセス情報１５11、１５21及び１５31は、バス１４12、１４22及び１４32を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。各アクセス仲裁部２は、入力された各第１のアクセス情報１５が含むアクセスアドレスに基づいて、受信すべき第１のアクセス情報１５のみを受信する。例えば、アクセス仲裁部２1 は、自身の後段に接続されているスレーブデバイス４1 の全アドレスを予め把握しており、入力された各第１のアクセス情報１５の内、該当するアクセスアドレスを含む第１のアクセス情報１５11のみを受信し、その他の第１のアクセス要求１５21及び１５31を受信しない。なお、アクセス仲裁部２1 は、スレーブデバイス４1 向けの第１のアクセス情報１５が複数同時に入力された場合にも、単一の第１のアクセス情報１５のみを受信する。他のアクセス仲裁部２も同様に単一の第１のアクセス情報１５のみを受信する。アクセス仲裁部２1 は、このような受信処理の後、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。
同様に、アクセス仲裁部２2 は、スレーブデバイス４2 向けの第１のアクセス要求１５21のみを受信した後、スレーブデバイス４2 へのアクセス許可８22を第１の制御信号線５22に時間ｔ2 に送出し、当該マスタデバイス１2 に送信する。また、アクセス仲裁部２3 は、受信した第１のアクセス情報１５31に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。
【００４２】
マスタデバイス１1 では、第１のアクセス情報１５11を生成直後に、スレーブデバイス４1 へデータを書き込む場合には、第２のアクセス情報１６11を生成する。この場合、送受信制御部１３1 は、上述した第１のアクセス情報１５11内の「Write」 に基づいて送信制御を実行し続け（「Read」の場合には受信制御に切り替え）、生成された第２のアクセス情報１６11を、受信したアクセス許可８11に応答して、時間ｔ3 にバス１４12に送出する。この第２のアクセス情報１６11は、バス１４12を介してアクセス仲裁部２1 によって受信される。スレーブ制御部３1 は、アクセス制御部２1 によって受け渡される書き込みデータからなる第２のアクセス情報１６11を、前述のような記憶装置等からなるスレーブデバイス４1 に書き込む。
【００４３】
マスタデバイス１1 は、今回のスレーブデバイス４1 へのアクセスは時間ｔ4 に終了するが、当該アクセスが終了する１クロック前の時間にアクセス終了フラグ１７1 をアクセス終了フラグ用信号線１４11を送出して、スレーブデバイス４1 にその旨を通知する。このアクセス終了フラグ１７1 は、「High」又は「Low 」の２値で表現されており、マスタデバイス１1 がアクセスの終了を通知するために、その時のみ「Low 」に設定される。また、アクセス仲裁部２1 は、アクセス許可８11を時間ｔ2 以降継続的に出力しているが、アクセス終了フラグ１７1 に応答して、その送出を停止する。
他のマスタデバイス１2 対スレーブデバイス４2 及びマスタデバイス１3 対スレーブデバイス４3 の今回の通信は、上述のマスタデバイス１1 対スレーブデバイス４1 の通信と同様に行われるため、その説明を省略する。
【００４４】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置では、マスタデバイス１対スレーブデバイス４の通信に用いられるアクセス要求（第１のアクセス情報１５）及び当該アクセス要求に基づいて伝送されるべきデータ（第２のアクセス情報１６）が同一のバス上を伝送されるので、上述したように信号線の本数を少なくすることができる。さらに、各マスタデバイス１及び各アクセス仲裁部２は、第１の実施形態等と異なり、アクセスバスとデータバスとを明確に区別する必要が無くなるため、回路構成を簡素化できるようにもなる。これによって、このマスタスレーブ装置の構成を簡素化することができ、そしてその動作を容易に解析できる。
【００４５】
次に、図１１は、本発明の第４の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１１に示すマスタスレーブ装置は、大略的には、図８に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図１に示すものと相違する。相違点は、アクセス仲裁部２1 〜２3 が、後述するようなアクセス履歴格納部１８1 〜１８3 を含んでいる点である。以下、この相違点を中心に、このマスタスレーブ装置（図１１参照）の動作の一例を、図１２に示すタイムチャートを参照して以下説明する。
【００４６】
図１２において、送受信制御部１３1 は、第３の実施形態において説明したようにして、第１のアクセス情報１５11の発生に応答して送信制御を実行し、上述のクロックに従う時間ｔ1 に、当該第１のアクセス情報１５11をバス１４12に送出する。この第１のアクセス情報１５11はスレーブデバイス４1 へのアクセス要求とする。また、送受信制御部１３2 は、同様の送信制御を実行して、同じ時間ｔ1 に、同様の第１のアクセス情報１５31をバス１４32に送出する。この第１のアクセス情報１５31は、スレーブデバイス４3 へのアクセス要求とする。
【００４７】
これら第１のアクセス情報１５11及び１５31は、バス１４12及び１４32を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。アクセス仲裁部２1 は、第３の実施形態において説明したようにして、第１のアクセス情報１５11のみを受信し、第１のアクセス情報１５31を受信しない。アクセス仲裁部２3 も同様である。さらに、アクセス仲裁部２は、同時に同じスレーブデバイス４向けの第１のアクセス情報（アクセス要求）を入力した時に実行する仲裁処理のために、受信した第１のアクセス情報１５からアクセスアドレスを取り出して、アクセス履歴格納部１８に格納する。アクセス仲裁部２1 は、この後、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。同様に、アクセス仲裁部２3 は、受信した第１のアクセス情報１５31に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。これによって、マスタデバイス１対スレーブデバイス４の一連の通信が開始されるが、それらについては、第３の実施形態より明らかであるため、その説明を省略する。
【００４８】
ところで、図１２を参照すれば明らかなように、送受信制御部１３1 及び１３2 は、同一のスレーブデバイス４1 に向けて第１のアクセス情報１５12及び１５22（アクセス要求）を時間ｔ4 にアクセス仲裁部２1 に送信している。アクセス仲裁部２1 は、同一スレーブデバイス２1 向けの第１のアクセス情報１５12及び１５22を同時に入力された場合には、アクセス許可８を送出すべき（アクセス許可すべき）マスタデバイス１を決定する。
【００４９】
さらに、ここで、スレーブデバイス４1 は、前回のアクセスされた行アドレスと、今回アクセスされる行アドレスとが同一であれば、両者が同一でない場合よりも高速なアクセスを実現できるＤＲＡＭ等で構成されている。つまり、前回と今回との間に存在するアクセスアドレスの相関性によりアクセス速度に差異が発生するような記憶装置であるとする。
【００５０】
アクセス仲裁部２1 は、最初にアクセス履歴格納部１８1 を参照して、前回アクセスされた行アドレスを取り出した後、時間ｔ4 において入力している第１のアクセス情報１５12及び１５22のアクセスアドレスから行アドレスを取り出す。次に、アクセス仲裁部２1 は、現在取り出した２つの行アドレスの内、前回アクセスされた行アドレスを基準に相関性の高い行アドレスを選択し、当該選択した行アドレスを含んでいる第１のアドレス情報１５を送出したマスタデバイス１にアクセス許可８を送信する。現時点では、アクセス仲裁部２１は、マスタデバイス１1 をアクセス許可すべきものとして決定し、アクセス許可８11を当該マスタデバイス１1 に時間ｔ5 に送信する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。
【００５１】
以上説明したように、本実施形態に係るマスタスレーブ装置では、同時に同一のスレーブデバイス４向けのアクセス要求がアクセス仲裁部２に入力された場合には、当該アクセス仲裁部２は、内部のアクセス履歴格納部１８を参照して、上述のような仲裁処理を実行し、処理効率が高くなるようにスレーブデバイス４へのアクセスを制御する。これにより、マスタスレーブ装置の性能を向上させることができる。
【００５２】
なお、本実施形態では、スレーブデバイスの一例としてＤＲＡＭを採り上げたが、他にも、例えば、一定のアドレス領域へ２回連続してアクセスする際には一定のプリチャージ期間を空けなければならないスレーブデバイスに対しても同様に、前回アクセスされたアドレスを考慮すれば、マスタスレーブ装置の性能を向上させることができる。
【００５３】
次に、図１３は、本発明の第５の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１３に示すマスタスレーブ装置は、大略的には、図８に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図８に示すものと相違する。相違点は、アクセス仲裁部２1 〜２3 が、後述するような待ち時間通知部１９1 及び１９2 を含んでおり、当該待ち時間通知部１９1 及び１９2 は、第３の制御信号線２０1 及び２０2 によって、送受信制御部１３1 及び１３2 の両方と通信可能に接続される点である。なお、図１３には、マスタデバイス１及びスレーブデバイス２等は２個ずつ示されているが、これは説明及び図示の明確化のためである。
【００５４】
図１３において、２個のマスタデバイスの内、マスタデバイス１1 は、内部で同時に複数のアクセス要求（第１のアクセス情報）を発生させることができるが、システムバス１４に対しては単一のアクセス要求しか送出できないインタフェースを有するデバイスであるとする。例えば、命令用キャッシュとデータ用キャッシュとを分離させて搭載し、それぞれのキャッシュに個別的にアクセスが可能なアーキテクチャを採用するＣＰＵ等がマスタデバイス１1 に該当する。
また、待ち時間通知部１９1 及び１９2 は、ダウンカウンタ等で構成されており、当該ダウンカウンタのカウント値を後述するような待ち時間情報２１1 及び２１2 として送出することにより、自身が設置されているアクセス仲裁部２1 及び２2 がアクセス可能な状態になるまでの待ち時間を各マスタデバイス１に通知する。以下、上述した相違点を中心に、このマスタスレーブ装置（図１３参照）の処理の一例を、図１４に示すタイムチャートを参照して以下説明する。
【００５５】
まず、待ち時間通知部１９1 及び１９2 は、自身が設置されているアクセス仲裁部２1 及び２2 が、ビジー状態ではない場合には、図１４に示すように待ち時間情報２１1 及び２１2 としてカウント値「０」を第３の制御信号線２０1 及び２０2 に送出する。このカウント値「０」の通信終了情報２１1 及び２１2 は、送受信制御部１３1 及び１３2 によりそれぞれ受信される。
【００５６】
マスタデバイス１1 内では、クロックに従う時間ｔ1 に、スレーブデバイス４1 への第１のアクセス情報１５11が発生する。送受信制御部１３1 はまず、スレーブデバイス４1 がビジー状態か否かを、受信中の待ち時間情報２１1 が「０」か否かにより判断する。送受信制御部１３1 は、時間ｔ1 に受信中の待ち時間情報２１1 が「０」であるので、この第１のアクセス要求１５11を時間ｔ1 にバス１４12に送出する。
この第１のアクセス情報１５11は、バス１４12を伝送され、アクセス仲裁部２1 及び２2 に入力され、第３の実施形態で説明した受信処理により、アクセス仲裁部２1 のみで受信される。この受信処理の過程において、アクセス仲裁部２1 は、待ち時間通知部１９1 の初期値（本実施形態では初期値は「４」）を設定すると共に、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。また、待ち時間通知部１９1 は、初期値が設定された時間ｔ2 を基準として１クロック時間毎に「１」ずつカウントダウンし、このカウント値を待ち時間情報２１1 として第３の制御信号線２０1 に送出する。このように、本実施形態では、待ち時間情報２１は、大きな値であるほど、上述の待ち時間が長いことを示す。
アクセス許可８11の送信により開始されたマスタデバイス１1 対スレーブデバイス４1 の一連の通信は、第３の実施形態から明らかであるので、その説明を省略するが、時間ｔ4 に終了する。
【００５７】
また、マスタデバイス１1 内では、クロックに従う時間ｔ2 に、スレーブデバイス４2 への第１のアクセス情報１５12が発生する。送受信制御部１３1 は、このときバス１４12に信号を送出しており、自分自身がビジー状態であるので、新たに発生した第１のアクセス情報１５12に対する送受信処理を実行せず、当該第１のアクセス情報１５12を保留する。
【００５８】
一方、マスタデバイス１2 内では、時間ｔ3 に、スレーブデバイス４2 への第１のアクセス情報１５21が発生する。送受信制御部１３2 は、上述の送受信制御部１３1 と同様の送受信制御を実行し、時間ｔ3 に受信中の待ち時間情報２１2 が「０」であるので、この第１のアクセス要求１５21を時間ｔ3 にバス１４22に送出する。
この第１のアクセス情報１５21は、バス１４22を伝送され、アクセス仲裁部２2 のみで受信される。アクセス仲裁部２2 は、上述のアクセス仲裁部２1 と同様にして、待ち時間通知部１９2 の初期値（本実施形態では初期値は「５」）を設定すると共に、アクセス許可８22を第１の制御信号線５22に時間ｔ4 に送出し、当該マスタデバイス１2 に送信する。また、待ち時間通知部１９2 は、待ち時間通知部１９1 と同様に、時間ｔ4 から「１」ずつカウントダウンし、待ち時間情報２１2 を第３の制御信号線２０2 に送出する。
また、アクセス許可８22により開始されるマスタデバイス１2 対スレーブデバイス４2 の一連の通信は、第３の実施形態から明らかであるので、その説明を省略するが、時間ｔ5 に終了する。
【００５９】
上述したように、マスタデバイス１1 対スレーブデバイス４1 の一連の通信は時間ｔ4 に終了するが、マスタデバイス１1 内では、時間ｔ4 に、スレーブデバイス４1 への新たな第１のアクセス情報１５13が発生する。その一方で、時間ｔ4 では、第１のアクセス情報１５12は、未だ送出を保留された状態にある。このように、マスタデバイス１1 内に同時に複数のアクセス要求（第１のアクセス情報１５）が存在する場合には、送受信制御部１３1 は、待ち時間情報２１を参照していずれか１つのアクセス要求を選択してバス１４12上に送出する。つまり、送受信制御部１３1 は、時間ｔ4 では、「０」を示す待ち時間情報２１1 及び「４」を示す待ち時間情報２１2 を受信するので、スレーブデバイス２1 がビジー状態ではないこと及びスレーブデバイス２2 がビジー状態であることを認識する。そのため、送受信制御部１３1 は、現在ビジー状態でないスレーブデバイス２1 にアクセスするために、この第１のアクセス要求１５13を時間ｔ4 にバス１４12に送出する。以降の処理については、上述より明らかであるため、その説明を省略する。
【００６０】
以上説明したように、マスタデバイス１内で複数のアクセス要求が発生した場合、送受信制御部１３は、待ち時間情報２１を参照して、アクセスのための待ち時間が短いスレーブデバイス４へのアクセス要求を送信することができる。このように、本実施形態に係る通信システムでは、各マスタデバイス１は、待ち時間情報２１を参照して、第１のアクセス情報１５を送出するため、これにより、マスタスレーブ装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図２】図１に示すマスタスレーブ装置の通常動作モード下における動作の一例を示すタイムチャートである。
【図３】図１に示すマスタスレーブ装置の解析モード下における動作の一例を示すタイムチャートである。
【図４】図１に示すマスタスレーブ装置の通常動作モード下、及び解析モード下において、制御部９が送出する制御信号である許可／不許可１１を説明するための図である。
【図５】図１に示すマスタスレーブ装置の通常動作モード下、及び解析モード下における状態遷移図である。
【図６】本発明の第２の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図７】図６に示すマスタスレーブ装置の解析モード下における動作の一例を示すタイムチャートである。
【図８】本発明の第３の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図９】図８に示す第１及び第２のアクセス情報１５及び１６に含まれる情報の内容を説明するための図である。
【図１０】図８に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１１】本発明の第４の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図１２】図１１に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１３】本発明の第５の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図１４】図１３に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１５】クロスバースイッチの形態を有するシステムバスを備える従来のマスタスレーブ装置を示すブロック図である。
【図１６】図１５に示すマスタスレーブ装置の処理の一例を示すタイムチャートである。
【符号の説明】
１…マスタデバイス
１３…送受信制御部
２…アクセス仲裁部
１８…アクセス履歴格納部
１９…待ち時間通知部
３…スレーブ制御部
４…スレーブデバイス
５…第１の制御信号線
６，１４…システムバス
９…制御部
１０…第２の制御信号線
１２…インターフェイス部
【発明の属する技術分野】
本発明は、マスタスレーブ装置に関し、より特定的には、複数のマスタデバイスと複数のスレーブデバイスとがクロスバースイッチの形態を有する通信路を介して通信可能に接続されており、マスタデバイス対スレーブデバイスの通信が複数同時に行われうるマスタスレーブ装置に関する。
【０００２】
【従来の技術】
デジタル放送のセットトップボックスその他のマスタスレーブ装置では、複数のマスタデバイス（ＣＰＵ等）と複数のスレーブデバイス（ＲＡＭ、ＲＯＭ等に代表される記憶装置）とが、クロスバースイッチの形態を有する通信路で接続されている場合がある。図１５は、クロスバースイッチの形態を有する通信路を備える従来のマスタスレーブ装置を示すブロック図である。図１５において、マスタスレーブ装置は、３個のマスタデバイス１1 〜１3 と、３個のアクセス仲裁部２1 〜２3 と、３個のスレーブ制御部３1 〜３3 と、３個のスレーブデバイス４1 〜４3 とを備えている。これらの構成の内、全マスタデバイス１と全アクセス仲裁部２とは、以下に説明するようなクロスバースイッチの形態を有する通信路によって通信可能に接続される。
【０００３】
まず、スレーブデバイス４1 、スレーブ制御部３1 及びアクセス仲裁部２1 は直列接続されている。他のスレーブデバイス４、スレーブ制御部３及びアクセス仲裁部２も、同様に直列接続される。
【０００４】
アクセス仲裁部２1 は、３本の第１の制御信号線５11、５21及び５31によってマスタデバイス１1 、１2 及び１3 と接続されている。第１の制御信号線５11、５21及び５31は、１ビットのアクセス許可８11、８21及び８31（図１６参照）をアクセス仲裁部２1 がマスタデバイス１1 、１2 及び１3 に送信するために用いられる。
アクセス仲裁部２1 はさらに、３本のシステムバス６1 、６2 及び６3 によってもマスタデバイス１1 、１2 及び１3 と接続される。ここで、図１５中、点線で示された円Ａ〜Ｃ内には、３本のシステムバス６1 〜６3 がより詳しく示されている。例えば、点線円Ａ内に示すように、システムバス６1 は、アドレスバス６11とデータバス６12とを含んでいる。このアドレスバス６11は、例えば３２ビット幅であり、並列３２ビットのアクセス要求７11、７12及び７13をマスタデバイス１1 がアクセス仲裁部２1 、２2 及び２3 に送信するために用いられる。また、データバス６12は、例えば３２ビット幅であり、マスタデバイス１1 がスレーブデバイス４1 、４2 又は４3 に書き込むべき並列３２ビットの書き込みデータや、スレーブデバイス４1 、４2 又は４3 から読み出した並列３２ビットの読み出しデータを伝送するために用いられる。
システムバス６2 並びに６3 は、アドレスバス６21及びデータバス６22、並びにアドレスバス６31及びデータバス６32を含んでいるが、システムバス６1 と同様の構成を有しているため、その説明を省略する。
【０００５】
他のアクセス仲裁部２もまた、図示した通りの第１の制御信号線並びにシステムバスとにより、マスタデバイス１1 〜１3 と接続されるが、アクセス仲裁部２1 と同様に接続されるため、その説明を省略する。
【０００６】
以下、上述のマスタスレーブ装置が実行する動作の一例を、図１６に示すタイムチャートを参照して説明する。図１６には、このマスタスレーブ装置の内部のクロック、並びにマスタデバイス１1 〜１3 の送受信信号、及びそれぞれのアクセス状況が示されている。
【０００７】
図１６において、マスタデバイス１1 は、上述のクロックに従う時間ｔ1 に、内部で発生したアクセス要求７11をアドレスバス６11に送出する。このアクセス要求７11は、スレーブデバイス４1 にアクセスするための要求であって、当該スレーブデバイス４1 内のアクセスすべきアドレスを少なくとも含んでいる。また、マスタデバイス１2 及び１3 は、同じ時間ｔ1 に、アクセス要求７22及び７33を、アドレスバス６21及び６31に送出する。このアクセス要求７22及び７33は、スレーブデバイス４2 及び４3 にアクセスするための要求であって、当該スレーブデバイス４2 及び４3 内のアクセスすべきアドレスを少なくとも含んでいる。これらアクセス要求７11、７22及び７33は、アドレスバス６11、６21及び６31を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。各アクセス仲裁部２は、所定の仲裁処理を実行して、入力されたアクセス要求７11、７22及び７33が含むアドレスに基づいて、受信すべきアクセス要求７のみを受信する。例えば、アクセス仲裁部２1 は、自身の後段に接続されているスレーブデバイス４1 の全アドレスを予め把握しており、入力された各アクセス要求７の内、該当するアドレスを含むアクセス要求７11のみを受信し、その他のアクセス要求７22及び７33を受信しない。なお、この時、同一スレーブデバイス４のアドレスを含むアクセス要求７が複数同時に入力された場合にも、単一のアクセス要求７のみを受信する。アクセス仲裁部２1 は、このような仲裁処理の後、マスタデバイス１1 がスレーブデバイス４1 にアクセスすること許可するためのアクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。
【０００８】
同様に、アクセス仲裁部２2 は、スレーブデバイス４2 のアドレスを含むマスタデバイス１2 からのアクセス要求７22のみを受信した後、スレーブデバイス４2 へのアクセス許可８22を第１の制御信号線５22に時間ｔ2 に送出し、当該マスタデバイス１2 に送信する。また、アクセス仲裁部２3 は、受信したアクセス要求７33に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。
【０００９】
マスタデバイス１1 は、第１の制御信号線５11を介して受信したアクセス許可８11に応答して、データバス６12、アクセス仲裁部２1 及びスレーブ制御部３1 を介してスレーブデバイス４1 に時間ｔ3 にアクセスし、スレーブデバイス４1 から読み出したデータを受信したり、スレーブデバイス４1 へ書き込むべきデータを送信したりする。そして、マスタデバイス１1 は、今回のスレーブデバイス４1 へのアクセスを時間ｔ4 に終了する。ここで、マスタデバイス１1 は、アクセス要求７11を時間ｔ1 以降継続的に送出しているが、スレーブデバイス４1 へのアクセスの終了に合わせて（より詳細には、当該アクセスが終了する１クロック前の時間）、その送出を停止する。また、アクセス仲裁部２1 は、アクセス許可８11を時間ｔ2 以降継続的に出力しているが、アクセス要求７11の受信が途絶えることに応答して、その送出を停止する。このようにして、マスタデバイス１1 対スレーブデバイス４1 の一連の通信は終了する。
他のマスタデバイス１対スレーブデバイス４の一連の通信も、同様にして行われるので、その説明を省略する。
【００１０】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置では、複数のマスタデバイスがそれぞれ、互いに異なるスレーブデバイスへ同時にアクセスできるようになる。その結果、このマスタスレーブ装置の処理能力は、クロスバースイッチの形態を有する通信路を備えないものと比較して格段に向上する。
【００１１】
次に、マスタデバイス１1 は、新たに発生したアクセス要求７11を時間ｔ4 にアクセス仲裁部２1 に前回と同様に送信する。図１６からも明らかなように、時間ｔ4 では、これ以外のアクセス要求７は送出されていない。アクセス仲裁部２1 は、今回唯一入力されるアクセス要求７11を受信し、これに応答してアクセス許可８11を送出して、マスタデバイス１1 がスレーブデバイス４1 にアクセスすることを許可する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。
マスタデバイス１2 は、前回と同様にして、新たに発生したスレーブデバイス４1 へのアクセス要求７21を時間ｔ5 にアクセス仲裁部２1 に送信する。しかしながら、アクセス仲裁部２1 は、時間ｔ5 ではスレーブデバイス４1 が通信中でありビジー状態であるので、マスタデバイス１2 へ送信すべきアクセス許可８21の送出を現時点では保留する。
【００１２】
マスタデバイス１1 は、図１６からも明らかなように、時間ｔ7 までスレーブデバイス４1 へアクセスする。そのため、時間ｔ7 を経過するとスレーブデバイス４1 はアクセス可能な状態になる。アクセス仲裁部２1 は、時間ｔ7 の時点でアクセス要求７21を入力し続けており、現在送出を保留しているアクセス許可８21を時間ｔ8 に第１の制御信号線５21に送出し、マスタデバイス１2 に送信する。これによって、マスタデバイス１2 対スレーブデバイス４1 の一連の通信が開始される。
以降、このマスタスレーブ装置では、同様の動作が繰り返し実行され、マスタデバイス対スレーブデバイスの通信が複数同時に行われるように、各マスタデバイス１から各スレーブデバイス４へのアクセスが制御される。
【００１３】
【発明が解決しようとする課題】
しかしながら、図１５に示すようなマスタスレーブ装置を実現するためには、スレーブデバイス４の個数に依存したアクセス仲裁部２が必要となる。さらに、各アクセス仲裁部２は、マスタデバイス１の個数に依存した多くの第１の制御信号線５及びシステムバス６を必要とする。そのため、マスタスレーブ装置の構成、及びその動作の制御の複雑化を招くという問題点があった。特に、この内システムバス６については、内部に３２ビット幅のデータバスとシステムバスとを含んでいるため、信号線が物理的に多くなり、上述の構成及び動作の複雑化に顕著な影響を与える。
【００１４】
さらに、上述のようなマスタスレーブ装置の複雑化は、その動作の解析を困難にするという問題点をも招く。以下、この問題点をより具体的に説明する。例えば、このマスタスレーブ装置で動作するソフトウェアを開発する場合、ある１個のマスタデバイス１の動作を解析しなければならないという状況に直面する場合がある。この時、ソフトウェア開発者にとっては、すべてのマスタデバイス１1 〜１3 を動作させながら解析対象のマスタデバイス１を解析するよりも、解析対象のマスタデバイス１を単独で動作させて解析する方が容易である。また、例えば、このマスタスレーブ装置が故障した場合も、これを修理する技術者は、マスタデバイス１が単独で動作する方が、故障個所を特定し易く、さらには修理もし易い場合が多い。このように、クロスバースイッチの形態を有する通信路を備えるマスタスレーブ装置では、全体的な処理能力をある程度犠牲にした方が、その動作解析が容易になる場合が少なくない。
【００１５】
それ故に、本発明の目的は、クロスバースイッチの形態を有する通信路を有するマスタスレーブ装置において、その構成及び動作を簡素化し、かつその動作解析を容易に行えるマスタスレーブ装置を提供することである。
【００１６】
【課題を解決するための手段および発明の効果】
上述のように設定された課題を解決するための手段として、本願では、以下の第１〜第５の発明がなされ、それぞれによって、以下のような効果を奏する。
【００１７】
第１の発明は、複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするマスタスレーブ装置であって、
クロスバースイッチの形態を有しており、各マスタデバイスと各スレーブデバイスとの間を、任意の組み合わせで通信可能なように接続するシステムバスと、
システムバスを制御するバス制御手段とを備え、
バス制御手段は、
第１のモードである通常の動作時には、各マスタデバイスがそれぞれ互いに異なるスレーブデバイスへ同時にアクセスできるようにシステムバスを制御し、第１のモードから切り替えられることにより実行される第２のモードにおいては、選択された単一のマスタデバイスが選択された単一のスレーブデバイスにアクセスするための１つの通信路のみが確立されるようにシステムバスを制御することを特徴とする。
第１の発明によれば、上述したように、第２のモード時には、システムバス上には、単一のマスタデバイスから単一のスレーブデバイスへのアクセスしか存在しないので、マスタスレーブ装置の動作解析や故障解析が容易に行える。
【００１８】
第２の発明は、第１の発明において、第２のモードにおいて、選択された単一のマスタデバイスが選択された単一のスレーブデバイスにアクセスしている際に、システムバス上の伝送信号を入力し、当該入力した伝送信号を外部に送信するインターフェイス部をさらに備える。
第２の発明によれば、上述したように、インターフェイス部は入力した伝送信号を外部に送信することができる。したがって、このマスタスレーブ装置内部での通信状況を外部で観測できるようになる。これによって、マスタスレーブ装置の動作解析や故障解析がさらに容易に行える。
【００１９】
第３の発明は、複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするために、クロスバースイッチの形態を有しており、かつ各マスタデバイスと各スレーブデバイスとの間を任意の組み合わせで通信可能に接続するシステムバスを含むマスタスレーブ装置であって、
各マスタデバイス毎に設けられており、アクセスすべきスレーブデバイスに向けてアクセスの要求をシステムバスに送出する複数の送受信制御手段と、
各スレーブデバイス毎に設けられており、システムバスを介して入力される各アクセス要求に対して所定の仲裁処理を実行することにより、スレーブデバイスへのアクセスを許可すべき単一のマスタデバイスのみを選択する複数の仲裁手段とを備えており、
各マスタデバイスの送受信制御部は、仲裁手段によってアクセスを許可された場合に限り、システムバスを介して該当するスレーブデバイスとの間でデータの通信を行い、
少なくともアクセスの要求とデータとは、システムバスにおいて同一の通信路上を伝送されることを特徴とする。
第３の発明によれば、上述のように、アクセスの要求と当該要求に基づいて通信されるデータとは、同一の通信路上を伝送される。従って、両者を別々の通信路によって伝送していた従来と比較して、信号線の本数を物理的に減らすことができる。これによって、このマスタスレーブ装置の回路を複雑化を避けることができ、その動作解析や故障解析も容易に行える。
【００２０】
第４の発明は、第３の発明において、各アクセス仲裁部は、入力される各アクセス要求に対して所定の仲裁処理を実行することにより、スレーブデバイスへ短時間でアクセスできる単一のマスタデバイスを選択することを特徴とする。
上述の第４の発明では、同一スレーブデバイスに向けて複数のアクセスの要求が発生した場合には、短時間でアクセスが開始されるアクセスの要求が優先されるので、このマスタスレーブ装置の処理能力が向上する。
【００２１】
第５の発明は、第３の発明において、各スレーブデバイスがアクセス可能な状態になるまでの待ち時間を各マスタデバイスの送受信制御部に通知する複数の待ち時間通知部が接続されており、
各マスタデバイスの送受信制御部は、各待ち時間通知部により通知された待ち時間を参照して、アクセスの要求をシステムバスに送出することを特徴とする。上述の第５の発明によれば、各マスタデバイスは、各待ち時間通知部からの待ち時間を参照するため、待ち時間が少ないスレーブデバイスにアクセスできる。これによって、このマスタスレーブ装置の処理能力が向上する。
【００２２】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１に示すマスタスレーブ装置は、構成的には、図１５に示すものと比較して、各アクセス仲裁部２を制御する制御部９をさらに備える点で相違する。この制御部９は、第２の制御信号線１０1 、１０2 及び１０3 によりアクセス仲裁部２1 、２2 及び２3 と接続されており、当該アクセス仲裁部２1 〜２3 に対して動作を許可するか否かを示す許可／不許可１１1 〜１１3 を、当該第３の制御信号線１０1 〜１０3 に送出する。この許可／不許可１１1 〜１１3 は、「High」又は「Low 」の２値で表現される１ビットの信号であり、これにより、動作の許可又は不許可を示す。図１に示すマスタスレーブ装置は、これ以外の構成的な相違点を有していないので、相当する構成については、図１５において用いたものと同一の参照番号を付すこととする。
【００２３】
図１に示すマスタスレーブ装置の通常時の動作（以下、通常動作モードと称する）は、「従来技術」の欄で述べたものとほぼ同様である。通常動作モードとは、マスタスレーブ装置が用途通りの動作を行うモードを意味し、例えば、このマスタスレーブ装置がセットトップボックスであれば、通信衛星から放送されるデジタル画像情報を受信／復号等の動作をするモードである。以下、この通常動作モード下における動作の一例を、図２、図４及び図５を参照して説明する。ここで、図２は、この通常動作モードにおける動作の一例を示すタイムチャートである。図４は、通常動作モード及び後述する解析モードにおいて、制御部９が送出する許可／不許可１１を説明するための図である。図５は、通常動作モード及び解析モードにおける状態遷移図である。
【００２４】
図２に示すように、制御部９は、この通常動作モードの間中「High」固定の許可／不許可１１1 〜１１3 を、第２の制御信号線１０1 〜１０3 に送出し続ける（図４中、状態Ｓ0 が示された行を参照）。アクセス仲裁部２1 〜２3 は、「High」固定の許可／不許可１１1 〜１１3 を受信中（つまり、通常動作モードの間中）、動作可能な状態となる。この通常動作モードにおける各マスタデバイス１、各アクセス仲裁部２、各スレーブ制御部３及び各スレーブデバイス４の動作の、図１５に示すマスタスレーブ装置の動作との間の相違点は、各アクセス仲裁部２において、入力した許可／不許可１１1 〜１１3 が「High」を示しているか「Low 」を示しているかが判断される点であるので、各部の詳細な動作の説明を省略する。
【００２５】
また、「従来の技術」での説明から明らかなように、このマスタスレーブ装置の通常動作モードでは、その動作を解析することは難しい。そのため、このマスタスレーブ装置には、動作解析を容易にするための解析モードが実装される。なお、このマスタスレーブ装置は、予め定められたコマンドが外部から入力されること等により、通常動作モードから解析モードに切り替わる。このモード切り替えに関しては、コンピュータの分野等において周知であるため、その説明を省略する。以下、このマスタスレーブ装置の解析モードにおける動作を、図３〜図５を参照して詳細に説明する。ここで、図３は、解析モードにおけるこのマスタスレーブ装置の動作の一例を示すタイムチャートである。
【００２６】
この解析モードは、上述した通常モードと比較して、マスタデバイス１対スレーブデバイス４の通信が複数同時に行われない点で相違する。そのため、許可／不許可１１1 は、図３及び図４に示すように、状態Ｓ1 （時間ｔ4 まで、及びｔ8 以降）では「High」を示しているが、それ以外の状態Ｓ2 （時間ｔ4 〜ｔ7 ）及びＳ3 （時間ｔ7 〜ｔ8 ）では「Low 」を示している。これによって、アクセス仲裁部２1 は、状態Ｓ1 においてのみ動作することを許可される。また、許可／不許可１１2 は状態Ｓ2 においてのみ「High」を示し、許可／不許可１１3 は状態Ｓ3 においてのみ「High」を示す。これによって、アクセス仲裁部２2 は、状態Ｓ2 においてのみ動作することを許可され、アクセス仲裁部２3 は、状態Ｓ3 においてのみ動作することを許可される。このような状態Ｓ1 、Ｓ2 及びＳ3 の遷移は、時間軸上において互いに重複しないように制御部９によって制御される。
【００２７】
まず、状態Ｓ1 において、マスタデバイス１1 では、スレーブデバイス４1 にアクセスを要求するためのアクセス要求７11が発生し、当該マスタデバイス１1 は、これを時間ｔ1 にアドレスバス６11に送出する。また同様に、マスタデバイス１2 及び１3 は、同じ時間ｔ1 に、スレーブデバイス４2 及び４3 にアクセスを要求するためのアクセス要求７22及び７33を第２の制御信号線６21及び６31に送出する。これらアクセス要求７11、７22及び７33はそれぞれ、アクセス仲裁部２1 、２2 及び２3 に入力される。アクセス仲裁部２1 、２2 及び２3 はぞれぞれ、まず最初に、「従来の技術」で説明した通りの仲裁処理を実行して、それぞれが受信すべきアクセス要求７のみを受信する。今回、アクセス仲裁部２1 、２2 及び２3 は、アクセス要求７11、７22及び７33を受信する。
【００２８】
状態Ｓ1 では、アクセス仲裁部２1 のみが第１の制御信号線５11、５21又は５31上にアクセス許可８11、８21又は８31を送出することが許可されるので、当該アクセス仲裁部２1 は、受信したアクセス要求８11に応答して、当該アクセス許可８11を第１の制御信号線５11上に時間ｔ2 に送出する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。この一連の通信については、「従来の技術」での説明を参照すれば明らかであるため、ここではその説明を省略する。また、他のアクセス仲裁部２2 及び２3 は、状態Ｓ1 の間中、第１の制御信号線５上へアクセス許可８を送出することを禁止されるので、受信したアクセス要求７22及び７33に対するアクセス許可８22及び８33の送出を保留する。この間、マスタデバイス１2 及び１3 は上述のアクセス要求７22及び７33を送出し続ける。このように、状態Ｓ1 では、単一のスレーブデバイス４1 のみがいずれか１個のマスタデバイス１によりアクセスされることが可能になる。
【００２９】
なお、このマスタデバイス１1 対スレーブデバイス４1 の一連の通信は、図３に示すように、時間ｔ4 まで続く。制御部９は、図示していないがシステムバス６1 、６2 及び６3 においてアクセス仲裁部２1 と接続される部分近傍の信号状態をモニタしており、スレーブデバイス４1 へのアクセス要求７11がなく、かつ当該アクセス要求７11に基づくスレーブデバイス４1 へのアクセスがないと判断した場合には、図４に示すように、３つの許可／不許可１１の「High」及び「Low 」の関係を、図４の状態Ｓ2 の行に記載したものに変更する。これにより、このマスタスレーブ装置内部の状態は、状態Ｓ1 から状態Ｓ2 へと遷移する。
【００３０】
次に、状態Ｓ2 において、マスタデバイス１1 は、前述のアクセス要求７11をアドレスバス６11に時間ｔ4 に再度送出する。また、状態Ｓ2 の開始時点では、上述した通りアクセス要求７22及び７33がアドレスバス６21及び６31に引き続き送出されている。状態Ｓ2 では、アクセス仲裁部２2 のみが第１の制御信号線５12、５22又は５32上に、アクセス許可８12、８22又は８32を送出することが許可されるので、受信中のアクセス要求７22に応答して、当該アクセス許可８22を第１の制御信号線５22に時間ｔ5 に送出する。このアクセス許可８22はマスタデバイス１2 によって受信される。これにより、マスタデバイス１2 対スレーブデバイス４2 の一連の通信が開始される。この後、制御部９は、上述した信号状態のモニタリングに基づいて、状態Ｓ2 から状態Ｓ3 への切り替えを実行する。制御部９は、状態Ｓ3 へ切り替える際、図４に示すように、３つの許可／不許可１１の「High」及び「Low 」の関係を、図４の状態Ｓ3 の行に記載したものに変更する。
【００３１】
状態Ｓ3 では、図３に示した通り、マスタスレーブ装置内部では、マスタデバイス１3 がスレーブデバイス４3 へアクセスすることを許可されるが、この時の各部の動作については、上述から明らかであるため、その説明を省略する。以降、このマスタスレーブ装置の内部では、図３〜図５を参照して説明したような状態Ｓ1 〜状態Ｓ3 が繰り返し実行される。また、状態Ｓ1 〜状態Ｓ3 が繰り返し実行されている途中で、予め定められたコマンドが外部からこのマスタスレーブ装置に送られてきた場合には、図５に示すように、上述の解析モードから通常動作モードに戻る。
【００３２】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置に、上述した解析モードを実装することにより、マスタデバイス対スレーブデバイスの通信は、複数同時に行われなくなる。これによって、このマスタスレーブ装置内の動作の解析が容易になる。
【００３３】
図６は、本発明の第２の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図６に示すマスタスレーブ装置は、図１に示すものと比較して、本マスタスレーブ装置の外部との通信を可能にするためのインターフェイス部１２をさらに備える点で相違する。それ以外に構成的な相違点は無いので、相当する構成については同一の参照番号を付してその説明を省略し、以下には、解析モードにおけるインターフェイス部１２の動作等についてのみを説明する。
また、図７は、このマスタスレーブ装置（図６参照）の通常動作モードにおける動作の一例を示すタイムチャートである。図７に示すタイムチャートは、図３に示すものと比較して、インターフェイス部１２から送出される信号が示されている点のみが相違する。それ以外に相違点は無いので、相当する部分には同一の参照番号を付しその説明を省略する。
【００３４】
インターフェイス部１２は、システムバス６1 、６2 及び６3 と接続されており、少なくともこれらのデータバス６12、６22及び６32からの入力信号を合波して外部に送出する。したがって、インターフェイス部１２から送出される信号は、図７中の最下段に示すように、各マスタデバイス１と各スレーブデバイス４とのアクセス状況を示すこととなる。また、このインターフェイス部１２は、マスタスレーブ装置の外部に設置された図示しないモニタ等と接続されており、当該モニタ等はインターフェイス部１２からの受信信号の時間波形やスペクトルを表示する。これによって、解析モードにおける、このマスタスレーブ装置内部のマスタデバイス対スレーブデバイスの通信を外部でモニタすることが可能となる。
【００３５】
半導体技術の発達によりシステムレベルでＬＳＩ（大規模集積回路）への集積化が進む昨今では、信号がＬＳＩ内部にしか存在しない状況が多くなる。例えば、図１に示すマスタスレーブ装置の各構成（マスタデバイス１やスレーブデバイス４等）がＬＳＩに集積された場合、マスタデバイス１からスレーブデバイス４へのアクセスを観測し、その動作の解析することは非常に難しい。しかしながら、図６に示すマスタスレーブ装置の場合、マスタデバイス１からスレーブデバイス４へのアクセス状況を外部に送出できるので、当該アクセス状況を容易に観測し、その動作をさらに容易に解析できる。
なお、ある１つのスレーブデバイス４がＬＳＩ外部に接続されている場合には、そのスレーブ制御部３とインターフェイス部１２を共用することで、スレーブデバイス４へ接続された制御信号と外部モニタへの出力信号の一部を兼用することも可能である。
【００３６】
次に、図８は、本発明の第３の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図８に示すマスタスレーブ装置は、大略的に、図１５に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図１５の構成と相違する。第１の相違点は、各マスタデバイス１と各アクセス仲裁部２とが、後述するようなクロスバースイッチの形態を有するシステムバスによって通信可能に接続される点である。第２の相違点は、マスタデバイス１1 〜１3 が、後述するような送受信制御部１３1 〜１３3 を含んでいる点である。以下、これら第１及び第２の相違点を中心に、図８に示すマスタスレーブ装置の構成をより詳細に説明する。
【００３７】
まず、各スレーブデバイス４、各スレーブ制御部３及び各アクセス仲裁部２の接続、及び各アクセス仲裁部２と各マスタデバイス１との第１の制御信号線５による接続については、図１５に示すものと同様であるため、その説明を省略する。
【００３８】
アクセス仲裁部２1 はさらに、３本のシステムバス１４1 、１４2 及び１４3 によってもマスタデバイス１1 、１2 及び１3 と接続されている。ここで、図８中、点線で示された円Ａ〜Ｃ内には、３本のシステムバス１４1 〜１４3 がより詳しく示されている。例えば、点線円Ａ内に示すように、システムバス１４1 は、図１５に示すシステムバス６1 とは異なり、１ビット幅のアクセス終了フラグ用信号線１４11並びに３２ビット幅のバス１４12を含んでおり、マスタデバイス対スレーブデバイスの通信に必要なアクセス終了フラグ１７1 並びに第１及び第２のアクセス情報１５1 及び１６1 を伝送する。これにより、システムバス１４1 は、図１５に示すシステムバス６1 よりも少ない数（約半数）の信号線で構成することができる。他のシステムバス１４2 及び１４3 については、システムバス１４1 と同様であり、円Ｂ及びＣを参照すれば明らかであるため、その説明を省略する。
【００３９】
第１のアクセス情報１５は、マスタデバイス１がスレーブデバイス４へのアクセスを要求するために用いる情報であって、図９に示すように、アクセス要求ストローブ、アクセスRead/Write 、アクセスByte Enable、アクセスアドレスを含んでおり、３２ビットで構成される。また、第２のアクセス情報１６は、図９に示すように、マスタデバイス１が、前述のような記憶装置で構成されるスレーブデバイス４に書き込むべきデータ（又は、マスタデバイス１がスレーブデバイス４から読み出したデータ）からなり、３２ビットで構成される。
【００４０】
以下、このマスタスレーブ装置（図８参照）の動作の一例を、図１０に示すタイムチャートを参照して説明する。図１０には、このマスタスレーブ装置の内部のクロック、並びにマスタデバイス１1 〜１3 の送受信信号が示されている。
図１０において、送受信制御部１３1 は、マスタデバイス１1 の内部で第１のアクセス情報１５11が発生すると、この送信すべき当該第１のアクセス情報１５11の送信制御を実行する。そして、送信制御部１３1 は、上述のクロックに従う時間ｔ1 に、今回発生した第１のアクセス情報１５11をシステムバス１４1 のバス１４12に送出する。この第１のアクセス情報１５11は、スレーブデバイスに対してデータを書き込むか読み出すかを通知するための１ビット情報であるアクセスRead/Write （図９参照）として「write」を、またアクセスアドレス（図９参照）として「スレーブデバイス４1 の所定のアドレス」等を含んでいる。また、マスタデバイス１2 及び１3 の送受信制御部１３2 及び１３3 は、同様の送信制御を実行して、同じ時間ｔ1 に、同様の第１のアクセス情報１５21及び１５31を、バス１４22及び１４32に送出する。この第１のアクセス情報１５21及び１５31は、双方共にアクセスRead/Write として「Write」を、そしてアクセスアドレスとして「スレーブデバイス４2 中の所定のアドレス」及び「スレーブデバイス４3 中の所定のアドレス」等を含んでいる。
【００４１】
これら第１のアクセス情報１５11、１５21及び１５31は、バス１４12、１４22及び１４32を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。各アクセス仲裁部２は、入力された各第１のアクセス情報１５が含むアクセスアドレスに基づいて、受信すべき第１のアクセス情報１５のみを受信する。例えば、アクセス仲裁部２1 は、自身の後段に接続されているスレーブデバイス４1 の全アドレスを予め把握しており、入力された各第１のアクセス情報１５の内、該当するアクセスアドレスを含む第１のアクセス情報１５11のみを受信し、その他の第１のアクセス要求１５21及び１５31を受信しない。なお、アクセス仲裁部２1 は、スレーブデバイス４1 向けの第１のアクセス情報１５が複数同時に入力された場合にも、単一の第１のアクセス情報１５のみを受信する。他のアクセス仲裁部２も同様に単一の第１のアクセス情報１５のみを受信する。アクセス仲裁部２1 は、このような受信処理の後、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。
同様に、アクセス仲裁部２2 は、スレーブデバイス４2 向けの第１のアクセス要求１５21のみを受信した後、スレーブデバイス４2 へのアクセス許可８22を第１の制御信号線５22に時間ｔ2 に送出し、当該マスタデバイス１2 に送信する。また、アクセス仲裁部２3 は、受信した第１のアクセス情報１５31に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。
【００４２】
マスタデバイス１1 では、第１のアクセス情報１５11を生成直後に、スレーブデバイス４1 へデータを書き込む場合には、第２のアクセス情報１６11を生成する。この場合、送受信制御部１３1 は、上述した第１のアクセス情報１５11内の「Write」 に基づいて送信制御を実行し続け（「Read」の場合には受信制御に切り替え）、生成された第２のアクセス情報１６11を、受信したアクセス許可８11に応答して、時間ｔ3 にバス１４12に送出する。この第２のアクセス情報１６11は、バス１４12を介してアクセス仲裁部２1 によって受信される。スレーブ制御部３1 は、アクセス制御部２1 によって受け渡される書き込みデータからなる第２のアクセス情報１６11を、前述のような記憶装置等からなるスレーブデバイス４1 に書き込む。
【００４３】
マスタデバイス１1 は、今回のスレーブデバイス４1 へのアクセスは時間ｔ4 に終了するが、当該アクセスが終了する１クロック前の時間にアクセス終了フラグ１７1 をアクセス終了フラグ用信号線１４11を送出して、スレーブデバイス４1 にその旨を通知する。このアクセス終了フラグ１７1 は、「High」又は「Low 」の２値で表現されており、マスタデバイス１1 がアクセスの終了を通知するために、その時のみ「Low 」に設定される。また、アクセス仲裁部２1 は、アクセス許可８11を時間ｔ2 以降継続的に出力しているが、アクセス終了フラグ１７1 に応答して、その送出を停止する。
他のマスタデバイス１2 対スレーブデバイス４2 及びマスタデバイス１3 対スレーブデバイス４3 の今回の通信は、上述のマスタデバイス１1 対スレーブデバイス４1 の通信と同様に行われるため、その説明を省略する。
【００４４】
以上説明したように、クロスバースイッチの形態を有するシステムバスを備えるマスタスレーブ装置では、マスタデバイス１対スレーブデバイス４の通信に用いられるアクセス要求（第１のアクセス情報１５）及び当該アクセス要求に基づいて伝送されるべきデータ（第２のアクセス情報１６）が同一のバス上を伝送されるので、上述したように信号線の本数を少なくすることができる。さらに、各マスタデバイス１及び各アクセス仲裁部２は、第１の実施形態等と異なり、アクセスバスとデータバスとを明確に区別する必要が無くなるため、回路構成を簡素化できるようにもなる。これによって、このマスタスレーブ装置の構成を簡素化することができ、そしてその動作を容易に解析できる。
【００４５】
次に、図１１は、本発明の第４の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１１に示すマスタスレーブ装置は、大略的には、図８に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図１に示すものと相違する。相違点は、アクセス仲裁部２1 〜２3 が、後述するようなアクセス履歴格納部１８1 〜１８3 を含んでいる点である。以下、この相違点を中心に、このマスタスレーブ装置（図１１参照）の動作の一例を、図１２に示すタイムチャートを参照して以下説明する。
【００４６】
図１２において、送受信制御部１３1 は、第３の実施形態において説明したようにして、第１のアクセス情報１５11の発生に応答して送信制御を実行し、上述のクロックに従う時間ｔ1 に、当該第１のアクセス情報１５11をバス１４12に送出する。この第１のアクセス情報１５11はスレーブデバイス４1 へのアクセス要求とする。また、送受信制御部１３2 は、同様の送信制御を実行して、同じ時間ｔ1 に、同様の第１のアクセス情報１５31をバス１４32に送出する。この第１のアクセス情報１５31は、スレーブデバイス４3 へのアクセス要求とする。
【００４７】
これら第１のアクセス情報１５11及び１５31は、バス１４12及び１４32を伝送され、アクセス仲裁部２1 、２2 及び２3 にそれぞれ入力される。アクセス仲裁部２1 は、第３の実施形態において説明したようにして、第１のアクセス情報１５11のみを受信し、第１のアクセス情報１５31を受信しない。アクセス仲裁部２3 も同様である。さらに、アクセス仲裁部２は、同時に同じスレーブデバイス４向けの第１のアクセス情報（アクセス要求）を入力した時に実行する仲裁処理のために、受信した第１のアクセス情報１５からアクセスアドレスを取り出して、アクセス履歴格納部１８に格納する。アクセス仲裁部２1 は、この後、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。同様に、アクセス仲裁部２3 は、受信した第１のアクセス情報１５31に応答して、アクセス許可８33を第１の制御信号線５33に時間ｔ2 に送出し、マスタデバイス１3 に送信する。これによって、マスタデバイス１対スレーブデバイス４の一連の通信が開始されるが、それらについては、第３の実施形態より明らかであるため、その説明を省略する。
【００４８】
ところで、図１２を参照すれば明らかなように、送受信制御部１３1 及び１３2 は、同一のスレーブデバイス４1 に向けて第１のアクセス情報１５12及び１５22（アクセス要求）を時間ｔ4 にアクセス仲裁部２1 に送信している。アクセス仲裁部２1 は、同一スレーブデバイス２1 向けの第１のアクセス情報１５12及び１５22を同時に入力された場合には、アクセス許可８を送出すべき（アクセス許可すべき）マスタデバイス１を決定する。
【００４９】
さらに、ここで、スレーブデバイス４1 は、前回のアクセスされた行アドレスと、今回アクセスされる行アドレスとが同一であれば、両者が同一でない場合よりも高速なアクセスを実現できるＤＲＡＭ等で構成されている。つまり、前回と今回との間に存在するアクセスアドレスの相関性によりアクセス速度に差異が発生するような記憶装置であるとする。
【００５０】
アクセス仲裁部２1 は、最初にアクセス履歴格納部１８1 を参照して、前回アクセスされた行アドレスを取り出した後、時間ｔ4 において入力している第１のアクセス情報１５12及び１５22のアクセスアドレスから行アドレスを取り出す。次に、アクセス仲裁部２1 は、現在取り出した２つの行アドレスの内、前回アクセスされた行アドレスを基準に相関性の高い行アドレスを選択し、当該選択した行アドレスを含んでいる第１のアドレス情報１５を送出したマスタデバイス１にアクセス許可８を送信する。現時点では、アクセス仲裁部２１は、マスタデバイス１1 をアクセス許可すべきものとして決定し、アクセス許可８11を当該マスタデバイス１1 に時間ｔ5 に送信する。これによって、マスタデバイス１1 対スレーブデバイス４1 の一連の通信が開始される。
【００５１】
以上説明したように、本実施形態に係るマスタスレーブ装置では、同時に同一のスレーブデバイス４向けのアクセス要求がアクセス仲裁部２に入力された場合には、当該アクセス仲裁部２は、内部のアクセス履歴格納部１８を参照して、上述のような仲裁処理を実行し、処理効率が高くなるようにスレーブデバイス４へのアクセスを制御する。これにより、マスタスレーブ装置の性能を向上させることができる。
【００５２】
なお、本実施形態では、スレーブデバイスの一例としてＤＲＡＭを採り上げたが、他にも、例えば、一定のアドレス領域へ２回連続してアクセスする際には一定のプリチャージ期間を空けなければならないスレーブデバイスに対しても同様に、前回アクセスされたアドレスを考慮すれば、マスタスレーブ装置の性能を向上させることができる。
【００５３】
次に、図１３は、本発明の第５の実施形態に係るマスタスレーブ装置の構成を示すブロック図である。図１３に示すマスタスレーブ装置は、大略的には、図８に示すものと同様であるため、相当する構成については同一の参照番号を付すが、以下に説明する点で図８に示すものと相違する。相違点は、アクセス仲裁部２1 〜２3 が、後述するような待ち時間通知部１９1 及び１９2 を含んでおり、当該待ち時間通知部１９1 及び１９2 は、第３の制御信号線２０1 及び２０2 によって、送受信制御部１３1 及び１３2 の両方と通信可能に接続される点である。なお、図１３には、マスタデバイス１及びスレーブデバイス２等は２個ずつ示されているが、これは説明及び図示の明確化のためである。
【００５４】
図１３において、２個のマスタデバイスの内、マスタデバイス１1 は、内部で同時に複数のアクセス要求（第１のアクセス情報）を発生させることができるが、システムバス１４に対しては単一のアクセス要求しか送出できないインタフェースを有するデバイスであるとする。例えば、命令用キャッシュとデータ用キャッシュとを分離させて搭載し、それぞれのキャッシュに個別的にアクセスが可能なアーキテクチャを採用するＣＰＵ等がマスタデバイス１1 に該当する。
また、待ち時間通知部１９1 及び１９2 は、ダウンカウンタ等で構成されており、当該ダウンカウンタのカウント値を後述するような待ち時間情報２１1 及び２１2 として送出することにより、自身が設置されているアクセス仲裁部２1 及び２2 がアクセス可能な状態になるまでの待ち時間を各マスタデバイス１に通知する。以下、上述した相違点を中心に、このマスタスレーブ装置（図１３参照）の処理の一例を、図１４に示すタイムチャートを参照して以下説明する。
【００５５】
まず、待ち時間通知部１９1 及び１９2 は、自身が設置されているアクセス仲裁部２1 及び２2 が、ビジー状態ではない場合には、図１４に示すように待ち時間情報２１1 及び２１2 としてカウント値「０」を第３の制御信号線２０1 及び２０2 に送出する。このカウント値「０」の通信終了情報２１1 及び２１2 は、送受信制御部１３1 及び１３2 によりそれぞれ受信される。
【００５６】
マスタデバイス１1 内では、クロックに従う時間ｔ1 に、スレーブデバイス４1 への第１のアクセス情報１５11が発生する。送受信制御部１３1 はまず、スレーブデバイス４1 がビジー状態か否かを、受信中の待ち時間情報２１1 が「０」か否かにより判断する。送受信制御部１３1 は、時間ｔ1 に受信中の待ち時間情報２１1 が「０」であるので、この第１のアクセス要求１５11を時間ｔ1 にバス１４12に送出する。
この第１のアクセス情報１５11は、バス１４12を伝送され、アクセス仲裁部２1 及び２2 に入力され、第３の実施形態で説明した受信処理により、アクセス仲裁部２1 のみで受信される。この受信処理の過程において、アクセス仲裁部２1 は、待ち時間通知部１９1 の初期値（本実施形態では初期値は「４」）を設定すると共に、アクセス許可８11を第１の制御信号線５11に時間ｔ2 に送出し、当該マスタデバイス１1 に送信する。また、待ち時間通知部１９1 は、初期値が設定された時間ｔ2 を基準として１クロック時間毎に「１」ずつカウントダウンし、このカウント値を待ち時間情報２１1 として第３の制御信号線２０1 に送出する。このように、本実施形態では、待ち時間情報２１は、大きな値であるほど、上述の待ち時間が長いことを示す。
アクセス許可８11の送信により開始されたマスタデバイス１1 対スレーブデバイス４1 の一連の通信は、第３の実施形態から明らかであるので、その説明を省略するが、時間ｔ4 に終了する。
【００５７】
また、マスタデバイス１1 内では、クロックに従う時間ｔ2 に、スレーブデバイス４2 への第１のアクセス情報１５12が発生する。送受信制御部１３1 は、このときバス１４12に信号を送出しており、自分自身がビジー状態であるので、新たに発生した第１のアクセス情報１５12に対する送受信処理を実行せず、当該第１のアクセス情報１５12を保留する。
【００５８】
一方、マスタデバイス１2 内では、時間ｔ3 に、スレーブデバイス４2 への第１のアクセス情報１５21が発生する。送受信制御部１３2 は、上述の送受信制御部１３1 と同様の送受信制御を実行し、時間ｔ3 に受信中の待ち時間情報２１2 が「０」であるので、この第１のアクセス要求１５21を時間ｔ3 にバス１４22に送出する。
この第１のアクセス情報１５21は、バス１４22を伝送され、アクセス仲裁部２2 のみで受信される。アクセス仲裁部２2 は、上述のアクセス仲裁部２1 と同様にして、待ち時間通知部１９2 の初期値（本実施形態では初期値は「５」）を設定すると共に、アクセス許可８22を第１の制御信号線５22に時間ｔ4 に送出し、当該マスタデバイス１2 に送信する。また、待ち時間通知部１９2 は、待ち時間通知部１９1 と同様に、時間ｔ4 から「１」ずつカウントダウンし、待ち時間情報２１2 を第３の制御信号線２０2 に送出する。
また、アクセス許可８22により開始されるマスタデバイス１2 対スレーブデバイス４2 の一連の通信は、第３の実施形態から明らかであるので、その説明を省略するが、時間ｔ5 に終了する。
【００５９】
上述したように、マスタデバイス１1 対スレーブデバイス４1 の一連の通信は時間ｔ4 に終了するが、マスタデバイス１1 内では、時間ｔ4 に、スレーブデバイス４1 への新たな第１のアクセス情報１５13が発生する。その一方で、時間ｔ4 では、第１のアクセス情報１５12は、未だ送出を保留された状態にある。このように、マスタデバイス１1 内に同時に複数のアクセス要求（第１のアクセス情報１５）が存在する場合には、送受信制御部１３1 は、待ち時間情報２１を参照していずれか１つのアクセス要求を選択してバス１４12上に送出する。つまり、送受信制御部１３1 は、時間ｔ4 では、「０」を示す待ち時間情報２１1 及び「４」を示す待ち時間情報２１2 を受信するので、スレーブデバイス２1 がビジー状態ではないこと及びスレーブデバイス２2 がビジー状態であることを認識する。そのため、送受信制御部１３1 は、現在ビジー状態でないスレーブデバイス２1 にアクセスするために、この第１のアクセス要求１５13を時間ｔ4 にバス１４12に送出する。以降の処理については、上述より明らかであるため、その説明を省略する。
【００６０】
以上説明したように、マスタデバイス１内で複数のアクセス要求が発生した場合、送受信制御部１３は、待ち時間情報２１を参照して、アクセスのための待ち時間が短いスレーブデバイス４へのアクセス要求を送信することができる。このように、本実施形態に係る通信システムでは、各マスタデバイス１は、待ち時間情報２１を参照して、第１のアクセス情報１５を送出するため、これにより、マスタスレーブ装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図２】図１に示すマスタスレーブ装置の通常動作モード下における動作の一例を示すタイムチャートである。
【図３】図１に示すマスタスレーブ装置の解析モード下における動作の一例を示すタイムチャートである。
【図４】図１に示すマスタスレーブ装置の通常動作モード下、及び解析モード下において、制御部９が送出する制御信号である許可／不許可１１を説明するための図である。
【図５】図１に示すマスタスレーブ装置の通常動作モード下、及び解析モード下における状態遷移図である。
【図６】本発明の第２の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図７】図６に示すマスタスレーブ装置の解析モード下における動作の一例を示すタイムチャートである。
【図８】本発明の第３の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図９】図８に示す第１及び第２のアクセス情報１５及び１６に含まれる情報の内容を説明するための図である。
【図１０】図８に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１１】本発明の第４の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図１２】図１１に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１３】本発明の第５の実施形態に係るクロスバースイッチを適用したマスタスレーブ装置の構成を示すブロック図である。
【図１４】図１３に示すマスタスレーブ装置の動作の一例を示すタイムチャートである。
【図１５】クロスバースイッチの形態を有するシステムバスを備える従来のマスタスレーブ装置を示すブロック図である。
【図１６】図１５に示すマスタスレーブ装置の処理の一例を示すタイムチャートである。
【符号の説明】
１…マスタデバイス
１３…送受信制御部
２…アクセス仲裁部
１８…アクセス履歴格納部
１９…待ち時間通知部
３…スレーブ制御部
４…スレーブデバイス
５…第１の制御信号線
６，１４…システムバス
９…制御部
１０…第２の制御信号線
１２…インターフェイス部
Claims (5)
- 複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするマスタスレーブ装置であって、
クロスバースイッチの形態を有しており、各前記マスタデバイスと各前記スレーブデバイスとの間を、任意の組み合わせで通信可能なように接続するシステムバスと、
前記システムバスを制御するバス制御手段とを備え、
前記バス制御手段は、
第１のモードである通常の動作時には、各前記マスタデバイスがそれぞれ互いに異なるスレーブデバイスへ同時にアクセスできるように前記システムバスを制御し、
前記第１のモードから切り替えられることにより実行される第２のモードにおいては、選択された単一のマスタデバイスが選択された単一のスレーブデバイスにアクセスするための１つの通信路のみが確立されるように前記システムバスを制御することを特徴とする、マスタスレーブ装置。 - 前記第２のモードにおいて、前記選択された単一のマスタデバイスが前記選択された単一のスレーブデバイスにアクセスしている際に、前記システムバス上の伝送信号を入力し、当該入力した伝送信号を外部に送信するインターフェイス部をさらに備える、マスタスレーブ装置。
- 複数のマスタデバイスが複数のスレーブデバイスに対してアクセスするために、クロスバースイッチの形態を有しており、かつ各前記マスタデバイスと各前記スレーブデバイスとの間を任意の組み合わせで通信可能に接続するシステムバスを含むマスタスレーブ装置であって、
各前記マスタデバイス毎に設けられており、アクセスすべき前記スレーブデバイスに向けてアクセスの要求を前記システムバスに送出する複数の送受信制御手段と、
各前記スレーブデバイス毎に設けられており、前記システムバスを介して入力される各前記アクセス要求に対して所定の仲裁処理を実行することにより、前記スレーブデバイスへのアクセスを許可すべき単一のマスタデバイスのみを選択する複数の仲裁手段とを備えており、
各前記マスタデバイスの送受信制御部は、前記仲裁手段によってアクセスを許可された場合に限り、前記システムバスを介して該当する前記スレーブデバイスとの間でデータの通信を行い、
少なくとも前記アクセスの要求と前記データとは、前記システムバスにおいて同一の通信路上を伝送されることを特徴とする、マスタスレーブ装置。 - 各前記アクセス仲裁部は、入力される各前記アクセス要求に対して前記所定の仲裁処理を実行することにより、前記スレーブデバイスへ短時間でアクセスできる単一のマスタデバイスを選択することを特徴とする、請求項３に記載のマスタスレーブ装置。
- 各前記スレーブデバイスがアクセス可能な状態になるまでの待ち時間を各前記マスタデバイスの送受信制御部に通知する複数の待ち時間通知部が接続されており、
各前記マスタデバイスの送受信制御部は、各前記待ち時間通知部により通知された前記待ち時間を参照して、前記アクセスの要求を前記システムバスに送出することを特徴とする、請求項３に記載のマスタスレーブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34977497A JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34977497A JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11184827A JPH11184827A (ja) | 1999-07-09 |
| JP3852882B2 true JP3852882B2 (ja) | 2006-12-06 |
Family
ID=18406030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34977497A Expired - Fee Related JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852882B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034494B1 (ko) * | 2004-02-11 | 2011-05-17 | 삼성전자주식회사 | 개방형 코어 프로토콜을 기반으로 하는 버스 시스템 |
| CN1297921C (zh) * | 2004-03-09 | 2007-01-31 | 北京中星微电子有限公司 | 一种二级总线设备 |
| CN100365602C (zh) * | 2004-12-31 | 2008-01-30 | 北京中星微电子有限公司 | 实现多个主动装置对单一总线上从动装置进行存取的设备 |
-
1997
- 1997-12-18 JP JP34977497A patent/JP3852882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11184827A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4139771B2 (ja) | キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法 | |
| US7162556B2 (en) | Matrix type bus connection system and power reduction method therefor | |
| JPH06261052A (ja) | 共用バスのフロー制御装置 | |
| JPH0650493B2 (ja) | データ処理装置 | |
| JPH04268938A (ja) | データ処理装置およびメモリコントローラ | |
| US20040225760A1 (en) | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| US6323755B1 (en) | Dynamic bus locking in a cross bar switch | |
| JP3852882B2 (ja) | マスタスレーブ装置 | |
| KR100757791B1 (ko) | 공유 자원 중재 프로토콜 방법 및 중재기 | |
| JPS59148952A (ja) | 優先順位回路 | |
| JP2005505858A (ja) | 通信バスを持つコンピュータシステム | |
| JPS5852264B2 (ja) | マルチユニツト・システム | |
| JP2020204877A (ja) | 半導体装置及びその動作方法 | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| KR100737904B1 (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
| JPH05274141A (ja) | プログラムローディング方式 | |
| JPH10116225A (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| KR20060039719A (ko) | 시스템 버스 성능 개선을 위한 상호접속 장치 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JPH0673099B2 (ja) | ファイル装置の占有制御方式 | |
| JP2001167049A (ja) | バス調停装置 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| CN113625942A (zh) | 半导体器件 | |
| CN118734304A (zh) | 集成电路的安全资源访问方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |