JPS6310466B2

JPS6310466B2 -

Info

Publication number: JPS6310466B2
Application number: JP59028833A
Authority: JP
Inventors: Giroa Deideieeru; Rakosuto Jeraaru
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1983-03-29
Filing date: 1984-02-20
Publication date: 1988-03-07
Also published as: JPS59180775A; EP0121030B1; EP0121030A1; US4672536A; DE3374464D1

Description

【発明の詳細な説明】

［発明の技術分野］本発明は、データ処理システムにおける選択さ
れた装置に１つの共用資源を割付けるのを調停す
る方法に係る。更に詳細に説明すれば、本発明
は、（プロセツサ、記憶装置、入出力アダプタの
ような）幾つかの装置が１つの共用バスに接続さ
れ、どの装置もそのバスにアクセスできる多重プ
ロセツサ・システムにおいて使用できる割付け調
停方法に係る。［背景技術］競合する幾つかの装置の１つに、バスまたは記
憶装置のような１つの共用資源へのアクセスを指
示する多くの調停装置がこれまでに提案されてい
る。例えば、米国特許第4320467号及びPCT特許
出願WO第82／02440号では、共用バスへのアク
セスを要求している複数の装置の中のどれが、共
用バスをアクセスするかを決定する調停装置が開
示されている。そのため、競合している装置の１
つを選択する基準として、その優先順位レベルが
使用される。装置の各々は一定の優先順位レベル
を有し、幾つかの装置が１つの共用バスへのアク
セスを要求しているとき、調停装置は最高の優先
順位を有する装置を選択する。もう１つの、先行
技術による解決策として、例えば、米国特許第
4313161号では、記憶装置のような共用資源への
アクセスを、最後にアクセスした装置及びその等
級を勘案して、中央選択リングによつて選択され
た装置に与える。選択する速度を高めるため、該
選択リングは、資源のアクセスを要求していない
装置、または要求の優先順位が低い装置を無視す
る。同様な装置が、IBM Technical Disclosure
Bulletin，Vol.23，No.５，October 1980，pp1801
―1804に開示されている。これらの先行技術の装
置の主要な不利点は、調停プロセスが、もつぱら
装置の優先順位レベルまたは等級に基づいている
ことである。その結果、すべてのプロセツサが相互接続バス
のような共用資源をアクセスする均等の機会を有
すると見られる多重プメセツサ・システムの環境
においては、前記のような調停装置は使用できな
いであろう。［本発明の概要］本発明の目的は、複数の装置によつて共用され
ている１つの資源へのアクセスが、選択された特
定の装置に与えられる動的調停方法を使用する調
停装置を提供するとともに、それが簡単であつ
て、各装置に、前記資源アクセス要求を実行する
機会を均等に与えることである。本発明は、Ｎ個の装置が１つの資源を共用し、
所与の調停サイクルの間に、その資源へのアクセ
スを要求する幾つかの装置の１つにその資源を割
付け、もしその資源がそのとき使用可能ならば、
次のサイクルの間に、割付けられた装置のアクセ
ス要求が実行される。各々の装置に対して初期経時（age）値が指定
され、各々の経時値は、その装置からの要求の経
時に対応する。また、要求の優先順位レベルが指
定される場合もあれば、されない場合もある。調
停サイクルの間に選択される要求は、すべての要
求、即ち、要求の優先順位レベルが指定されてい
る場合の最高の優先順位レベルを有する全要求の
中の最も古い要求である。要求が選択されていて
共用資源が使用可能であることが分ると、経時値
は更新される。選択された要求の経時は、最新の
要求の経時に対応する値をとり、他の要求の経時
は、選択された要求よりも新しい要求に相当する
場合には所与の量だけ増加されるが、選択された
要求よりも古い要求に相当する場合には不変のま
まである。本発明の良好な実施例に従つて構成される調停
装置には、各々の装置に関連する調停回路が含ま
れ、前記調停回路は、関連する装置の物理アドレ
ス（０〜Ｎ―１）に対応する初期経時値がロード
されており、前記アドレスは「グループ値」及び
「等級値」によつて符号化されている。グループ
値は、ｐ個の異なつた値から選択され、各々のグ
ループ値ごとに、ｑ個の値から等級値が選択され
る。従つて、全部でｐ×ｑ＝Ｎ個の値が存在す
る。要求の選択には下記のステツプが含まれる； (a) どの要求が最高の優先順位レベルを有するか
を決定する。 (b) 前記要求の中のどれかが最高のグループ値を
有するかを決定する。 (c) 後者の要求の中のどの要求が最高の等級値を
有するかを決定し、資源が使用可能な場合、次
のサイクルの間に、選択された要求に基づいた
アクセスが行なわれる。［詳細な説明］本発明の方法は、複数の装置を含み、そのすべ
てがマスタ装置になりうるシステムにおいて、１
つの共用資源を、アクセス要求している幾つかの
装置の１つに、動的に割付けるのに使用できる。
後述する実施例では、共用資源はすべての装置を
相互接続するバス（以下、共用バスという）であ
る。このようなシステムにおいて、共用バスをアク
セスして或る動作の実行を希望する装置は、それ
ぞれ共用バスのアクセスを要求する。これらの要
求は、実行される動作の種類に応じて異なつた優
先順位レベルを有する。例えば、実時間動作は最
高の優先順位レベルを有する。装置からの要求を選択するため２つの調停基
準、即ち、要求の優先順位レベル及び要求の経時
が使用される。与えられた時刻において、最高の
優先順位レベルの要求の中の最も古い要求が選択
される。調停プロセスは、各々の共用バス・アクセス・
サイクルの間に実行されるものであり、従つて、
共用バス上で実行中の動作の種類に依存するもの
ではない。そして、このプロセスは、アドレス及
びデータの転送中に行なわれるので、スループツ
トには影響しない。次のサイクルの間に、要求しているどの装置が
共用バスをアクセスすべきかを決定するには、完
全なサイクルが必要である。しかしながら、その
ようにして選択された装置に対する実際の共用バ
ス割付けは、現在のサイクルの間に共用バスをア
クセスした装置が実行している動作が、現在のサ
イクルの終了までに完了するかどうかによつて決
まる。現在のサイクルの間に動作が完了しない場
合には、前記割付けは実行されない。そして、古
い要求及び新しい要求を含むすべての要求は、次
のサイクルにおいて処理されることになる。調停プロセスは、共用バスをアクセスする要求
に割当てられた種々の優先順位レベルを考慮す
る。幾つかの要求が最高の優先順位レベルを有する
とき、調停プロセスによつて、共用バス・アクセ
スを要求する装置の１つだけが選択される。その
ため、１つの値、即ち要求の経時だけが使用され
て、要求したのが最も古い装置が選択される。Ｎ個の装置が共用バスに接続されているものと
すると、要求の経時は０からＮ―１までの範囲に
及ぶ。システムがリセツトされると、各々の装置
からの要求の経時は、所定の初期値にセツトさ
れ、後の動作で更新されることになる。同じ優先順位レベルを有する要求がすべて決定
された後、これらの要求をしている装置は、対応
する経時値を調停バス（後述）に乗せ、要求の１
つが下記のアルゴリズムに従つて選択される。このアルゴリズムは、共用バス・アクセス要求
が一定の優先順位レベルを有する装置の各々に対
し、その要求が満される機会を均等に与える。要
求は、それがなされた順序に実行されるように処
理される。また、共用バス・アクセス要求をしな
かつた装置も、その後に要求する機会を与えられ
る。これは、共用バス・アクセス要求をした装置
は、それより後に共用バスを使用した装置よりも
高い優先順位を有することを意味する。次に、調停プロセスのステツプを第１図に関連
して説明する。ステツプにおいて、選択された装置が先行サ
イクルの間に共用バスをアクセスしたことを条件
として、共用バス・アクセスが要求中であるかど
うかにかかわらず、各々の装置はその経時値を更
新する。これは、先行サイクルの間に共用バスを
アクセスした装置が現在は共用バスを解放済みで
あり、かつ、先行サイクルの間に、共用バス・ア
クセスを要求している装置の１つが選択され、選
択された装置が現在のサイクルの間に共用バスを
アクセスすることを意味する。経時値は、下記の規則に従つて更新される： (a) 選択された装置の経時値は０になる。 (b) 他の装置は、その装置の経時値が、選択され
た装置の経時値よりも小さい場合にだけ、その
経時値を１だけ増加する。 (c) 前記以外の場合は、それらの経時値は変更さ
れない。例えば、それぞれ経時値２，３及び４を有する
３つの装置がバスのアクセスを要求しており、そ
れぞれ経時値０，１，５及び６を有する他の４つ
の装置は共用バスを要求していないものと仮定し
て、経時値４を有する装置が選択されると、それ
ぞれ経時値０，１，２及び３を有する装置の経時
値は、それぞれ１，２，３及び４になり、それぞ
れ経時値５及び６を有する装置の経時値は不変の
ままであり、選択された装置の経時値は０にな
る。ステツプにおいて、最高の優先順位レベルを
有するすべての要求が決定される。ステツプに
おいては、最高の優先順位要求の中の、最高の経
時値を有する特定の要求が選択される。ステツプにおいて、共用バスが使用可能かど
うかの検査が行なわれる。共用バスが使用可能の
場合、新しいサイクルが開始されてステツプ〜
が繰返される。共用バスが使用不可能の場合
は、次のサイクルが開始され、ステツプ〜が
繰返される。次に、第２図に概要図として示されたタイプの
システムにおいて本発明の調停方法がどのように
使用されるかについて説明する。Ｕ―０〜Ｕ―Ｎ―１からなるＮ個の装置（これ
らは記憶装置または入出力アダプタである場合が
ある）は、共用バス１にアクセスすることによつ
て、互いに通信したり、または記憶装置のような
共用資源をアクセスすることができる。下記の説明において、用語「導体」はバスの構
成要素を示すのに用いられ、用語「ライン」はバ
スの一部分を形成しない接続を示す。調停回路Ａ―０〜Ａ―Ｎ―１は、それぞれ装置
Ｕ―０〜Ｕ―Ｎ―１に関連し、調停バス１２に接
続されている。良好な実施例では、４つの単方向
性の導体２を用いて、調停回路にクロツク・パル
スCL０〜CL３（第３図）を分配し、後に説明す
るように、調停プロセスを実行するのに必要な連
続動作を制御する。ライン４は、共用バス１の状態を表わす「共用
バス使用中」信号を装置Ｕ―０〜Ｕ―Ｎ―１から
受取る。ライン５は、調停回路Ａ―０〜Ａ―Ｎ―１にリ
セツト信号を加えるのに用いられる。調停回路Ａ
―ｉを調停バス１２に接続するラインはそのライ
ンの参照数字２〜５の後に、関連する調停回路を
示す記号ｉを付加することによつて指定される。
装置Ｕ―０〜Ｕ―Ｎ―１の各々は、下記の３本の
ライン６，８，９及び２本のバス７，１０によつ
て、関連する調停回路Ａ―０〜Ａ―Ｎ―１に接続
される：「要求」と表示されたライン６―ｉは、共用バ
ス・アクセス要求を調停回路に送るのに使われ
る。高い要求信号レベルは、装置が共用バス・ア
クセスを要求していることを意味する。「優先順位レベル」と表示されたバス７―ｉ
は、優先順位レベルを定義する３ビツトを調停回
路に供給するのに用いられる。ビツト列001はレ
ベル１，０１０はレベル２，１００はレベル３を
表わする。「１ out of Ｎ」コードのようなコー
ドは、これらのビツトを符号化するのに用いられ
る。「要求許可」と表示されたライン８―ｉは、装
置に、その要求が選択されたことを、調停回路が
知られせることを可能にする。「エラー」と表示されたライン９―ｉは、調停
プロセス中のエラーが検出されたときにアクテイ
ブであり、従つて、それを装置に知らせるのに用
いられる。「アドレス」と表示されたバス１０―ｉは、
各々の装置がその物理アドレスのビツトを調停回
路に送ることを可能にする。７つの両方向性の導体３、即ちAL０〜AL６
は、調停パラメータ、即ち要求の優先順位レベル
及び経時並びに制御情報を表わす情報ビツトを、
適時に、調停回路Ａ―０〜Ａ―Ｎ―１から受取
る。本発明の良好な実施例では、この導体数は、
本調停装置を16個の装置とを関連して使用するこ
とを可能にする。これらの装置の共用バス・アク
セス要求は、３つの異なつた優先順位レベルを有
し、装置数の異なる別のシステム構成の要求に適
合するように変更することができる。第３図に示すように、共用バス・アクセス・サ
イクルは、クロツク・パルスCL０〜CL３によつ
て規定された４つの間隔に分割される。調停バス１２の導体数を最小限にするため、経
時基準は、２つの値、即ちｐの値（この場合は、
ｐ＝４）から選択された、いわゆる「グループ
値」、及び、グループごとに、ｑの値（この場合
はｑ＝４）から選択された、いわゆる「等級値」
によつて規定され、ｐ及びｑの値は、ｐ×ｑ＝＞
Ｎになるように決められる。これらの２つの値は
第１表のように定義される。

【表】調停バス１２の導体AL０〜AL６はサブセツト
Ｇ１及びＧ２に分割される。第３図に示すよう
に、Ｇ１は、優先順位レベルまたは等級値を表わ
すビツトを適時に受取る導体AL０〜AL２から成
り、Ｇ２は、グループ値またはアドレスを表わす
ビツトを適時に受取る導体AL３〜AL６から成
る。共用バス・アクセス要求を選択するのに必要な
動作は下記のようなシーケンスを有し、完全な共
用バス・サイクルを必要とする。このようなサイ
クルは、各々がCL０の立上り過渡期によつて規
定される連続する２つの時刻Ｔ０の間隔を占め
る。調停サイクルは、各々が信号CL３の立上り
過渡期によつて規定される連続する２つの時刻Ｔ
３の間隔に等しい。時刻Ｔ０において、（先行サイクルとの間の時
刻Ｔ３に導体AL０〜AL２に乗せられた）優先順
位レベルを定義するビツトが、関連する調停回路
において、調停バス１２に存在する最高の優先順
位レベルのビツトと比較される。種々の優先順位
レベルのビツトの論理和が調停バス１２上で行な
われ、その結果生じるビツト組合せは、（１ out
of Ｎ）コードが使用されているので、最高の優
先順位レベルを表わす。いずれかの装置が出した
要求の優先順位レベルが、このようにして、最高
のレベルであることが分つた場合、関連する調停
回路は、要求のグループ値を定義するビツトを導
体AL３〜AL６に乗せる。更に、すべての装置
は、共用バス・アクセスを要求しているかどうか
にかかわらず、前のサイクルの間に共用バス１の
状態を記憶しているラツチを検査する。このよう
にして、共用バスが解放されていると判断された
場合、前述のアルゴリズムに従つて、グループの
値及び等級の値が更新される。しかしながら、共
用バス１が解放されていない場合には、前記値の
変更は行なれわれない。その理由は、現在の動作
が完了されなかつたので、次の調停サイクルが開
始されなければならないからである。時刻Ｔ１において、優先順位レベルの比較後も
なお競合している装置から出された要求のグルー
プ値を定義するビツトは導体AL３〜AL６に存在
し、優先順位レベルの場合のように、各々の調停
回路は、関連する装置によつてなされた要求のグ
ループ値を、これらの導体にある最高のグループ
値と比較する。このように、要求のグループ値が
最高のグループ値に等しいと分つたときはいつ
も、関連する調停回路は、導体AL０〜AL２にお
ける優先順位レベルの代りに、要求の等級値を用
いる。同時に、調停回路は、導体AL０〜AL２上
の、他の装置の優先順位レベルのビツトを除去す
る。従つて、次の等級値を定義するビツトの比較
は妨害されない。時刻Ｔ２において、このように導体AL０〜AL
２に乗せられた等級値のビツトは、優先順位レベ
ル及びグループ値の場合に行なわれたように、調
停回路によつて、これらの導体に存在する最高の
等級値と比較される。通常、１つの要求だけは、
この比較の後にもアクテイブのままである。しか
しながら、検査のために第４のステツプが実行さ
れる。そのため、なお競合しているシステムは（幾つ
かあるものとして）、それらの物理アドレスを定
義するビツトを導体AL３〜AL６を乗せる。同時
に、すべての他の装置は、導体AL３〜AL６上
の、それらのグループ値を定義するビツトを除去
する。時刻Ｔ３において、最高の等級値に等しい等級
値を検出した調停回路によつて、導体AL３〜AL
６上の物理アドレスが読取られ、このアドレス
は、なお競合している装置の物理アドレスと比較
される。これらのアドレスのどれかを定義するビ
ツト値は、他のアドレスのビツト値によつて変え
られるので、１つを除くすべての調停回路は、エ
ラー状態を検出し、それぞれのライン９―ｉにエ
ラー信号を送る。このようにして、調停サイクルが完了したと
き、要求が１つだけ選択される。そして、すべて
の調停回路は、ライン４の状態（「共用バス使用
中」）を検査し、共用バス１が使用可能かどうか
を決定する。共用バスの状態はラツチに記憶さ
れ、次の時刻Ｔ０の発生時に使用され、経時値を
更新する。前記検査の結果、共用バス１が使用可
能である場合は、装置Ｕ―ｉから１つの要求が選
択されており、調停回路Ａ―ｉがライン８―ｉ
（「要求許可」）を高いレベルの状態にすることを
意味し、次の時刻Ｔ０の発生時に、装置は共用バ
ス１をアクセスする。前記検査の結果、共用バスが使用中である場
合、要求は選択されず、調停プロセスは次のサイ
クルの間に再び開始する。従つて、共用バス１が
使用可能かどうかにかかわらず、等級値を定義す
るビツトを導体AL０〜AL２に乗せたすべての調
停回路は、それらのビツトを取除き、この時点で
未解決の共用バス・アクセス要求を有する（ライ
ン６及びバス７が高いレベルの状態になつてい
る）すべての装置は、優先順位レベルのビツトを
導体AL０〜AL２に乗せる。それによつて、新し
い調停サイクルが開始可能になる。調停サイクルは、ライン５にリセツト・コマン
ドを発生することによつて開始され、装置の物理
アドレスに、対応する初期経時値がロードされ
る。しかしながら、優先順位レベルを定義するビ
ツトが導体AL０〜AL２上に存在しないので、そ
の調停サイクルの間に、どの要求も選択されな
い。次の時刻Ｔ０の発生時に調停サイクルが開始
する。種々の動作のタイミングならびにクロツ
ク・パルス信号CL０〜CL１３が第３図に示され
ている。導体AL０〜AL６に乗せられている優先
順位レベル及び等級ならびにグループ値に関する
情報は、タイミング期間ごとに示される。Ａ―ｉのような調停回路の各々は、第４図に示
す構成要素を含む。経時レジスタ２０は、システ
ムのリセツト時に、物理アドレスのビツトを初期
ロードされ、前記第１表に従つて、グループ及び
等級値のビツトを初期経時値として記憶する。物
理アドレスのロード及び経時値の更新は、経時更
新回路２１の制御によつて実行され、「０リセツ
ト」及び「増加＋１」と名付けられた２つの出力
を、ライン２２ａ及び２２ｂにそれぞれ発生す
る。ライン２２ａの第１の出力信号は、要求が受諾
されたときに、経時値を０にリセツトし、ライン
２２ｂの第２の出力信号は、前に説明したアルゴ
リズムに従つて、経時値を増加させる。また、経
時更新回路２１は、出力用ライン２３に初期ロー
ド信号を発生する。最初、経時レジスタ２０に
は、調停回路Ａ―ｉに関連する装置Ｕ―ｉの物理
アドレスがロードされる。そのため、該アドレス
は、バス１０―ｉ（アドレス・バス）を介してア
ドレス・レジスタ２４にロードされ、記憶され
る。アドレス・レジスタ２４の内容は、ライン２
３の物理アドレス・ロード信号の制御により、バ
ス２６を介して経時レジスタ２０に転送すること
ができる。等級及びグループ値を定義するビツト
は、経時レジスタ２０によつて、出力用バス２８
及び２９に供給され。選択プロセスの間に使用さ
れる。第６Ａ図及び第６Ｂ図に関連して説明され
るシーケンス制御回路３０は、導体２を介して調
停バスのクロツク信号CL０〜CL３、導体４を介
して共用バス使用中信号、導体５を介してリセツ
ト信号を受取り、且つ装置Ｕ―ｉから、ライン６
―ｉを介して要求信号を受取る。シーケンス制御
回路３０は、入つて来る信号の機能として制御信
号を発生して調停プロセスが行なわれるのを可能
にし、出力用ライン３１に、経時値を更新する制
御信号を発生するとともに、装置Ｕ―ｉに接続さ
れた出力用ライン９―ｉ及び８―ｉに、エラー信
号及び要求許可信号をそれぞれ発生する。更に調停回路には、２つの選択回路SEL １―
１及びSEL １―２から成る第１のセレクタ３２
と、同様に２つの選択回路SEL ２―１及びSEL
２―２から成る第２のセレクタ３３とが含まれ
る。セレクタ３２及び３３は、シーケンス制御回
路３０からライン３４〜３９を介して選択信号を
受取る。セレクタ３２の選択回路SEL １―１
は、バス２８を介して受取られる等級値を定義す
るビツト、またはバス７―ｉを介して受取られる
優先順位レベルを定義するビツトのどちらかを、
ライン３４及び３５にそれぞれ存在するSEL RG
信号及びSEL PR信号によつて規定された適切な
時刻に、その出力用バス４０に乗せる。オープン・コレクタ構成のドライバ４１は、バ
ス４０に接続され、ドライバ４１の内容を、調停
バス１２の導体AL０〜AL２に乗せる。セレクタ３２の選択回路SEL １―２は、ライ
ン３６のSEL RGI信号の制御の下に、バス２８
を介して受取つた等級値のビツトをバス４２に送
り出す。この信号は時刻Ｔ１から時刻Ｔ３までの
間、高いレベルの状態である。第１の比較器４３は、入力の導体AL０〜AL２
のビツトを、入力用バス４４のビツトと比較す
る。後者のビツトは、等級値即ち優先順位レベル
を定義する、バス４０から受取つたビツトか、ま
たは等級値を定義する、バス４２から受取つたビ
ツトのどちらかである。比較器４３は、その出力用ライン４６に、Ｃ１
と名付けられた２つの信号を供給する。第１の信
号は、バス４４及び導体AL０〜AL２のそれぞれ
のビツト状態が等しいことを示し、第２の信号
は、バス４４のビツト状態が導体AL０〜AL２の
ビツト状態によつて表わされた値よりも小さい値
であることを示す。セレクタ３３の選択回路SEL ２―１は、バス
２６に存在するアドレス・ビツト、またはバス２
９のグループを定義するビツトのどちらかを、ラ
イン３８及び３９にそれぞれ存在する信号SEL
AD及びSEL GRによつて規定された適時に、出
力用バス４７に乗せる。オープン・コレクタ構成
のドライバ４８は、バス４７に接続され、選択回
路SEL ２―１が開路のとき、アドレスまたはグ
ループ値を定義するビツトを導体AL３〜AL６に
加える。セレクタ３３の選択回路SEL ２―２は、ライ
ン３７の信号SEL GRIの制御の下にバス２９を
介して受取つたグループ値を定義するビツトを、
その出力用バス４９に供給する。比較器５０は、一方では、導体AL３〜AL６に
存在するビツトを受取り、他方では、入力用バス
５１に存在するビツト、即ち、アドレスまたはグ
ループ値を定義する、バス４７からのビツト、ま
たはグループ値を定義する、バス４９からのビツ
トのどちらかを受取る。比較器５０は、Ｃ２と名付けられた２つの信号
を、その出力用ライン５３に供給する。Ｃ２の第
１の信号は、バス５１と導体AL３〜AL６のそれ
ぞれのビツト状態が等しいことを表わす。Ｃ２の
第２の信号は、バス５１のビツトが、導体AL３
〜AL６のビツトによつて表わされた値よりも小
さい値を有することを表わす。シーケンス制御回路３０は、第５Ａ図〜第５Ｄ
図に示すように、各サイクルの間の、下記動作シ
ーケンスの実行を可能にする。リセツト信号を受取つた際、または先行サイク
ルの間に実行された調停動作に次いで、調停プロ
セスは開始する。第５Ａ図のステツプ６０において、ライン５の
リセツト信号を受取ると、経時値が、アドレス・
レジスタ２４から経時レジスタ２０にロードさ
れ、ステツプ６１において、システムは、クロツ
ク信号CL０が生じるのを待つ。クロツク信号CL０が生じると、ステツプ６２
において、先行調停サイクルの間に発生した共用
バス・アクセス信号が、（第７図のアクセス・ラ
ツチ２０８において）消えるので、ライン３８上
の信号SEL ADも消えて、セレクタ３３の出力
用バス４７上のアドレス、従つて導体AL３〜AL
６上のアドレスが取除かれ、調停パラメータは更
新される。ステツプ６３において、検査が行なわれ、ライ
ン６―ｉ上の要求の状態が決定される。ラインの
状態が低いレベルの場合は、要求はなされておら
ず、ステツプ６６に進んで、システムは信号CL
１が生じるのを持つ。ライン６―ｉ上に要求信号が存在する場合、ス
テツプ６４において、第１の比較器４３は、調停
バス１２上のすべての優先順位レベル・ビツトの
OR関数、従つて「１ out、of Ｎ」コードの使
用の結果として最高の優先順位を表わす、導体
AL０〜AL２上のビツト値を、バス４０上の要求
の優先順位レベル・ビツトの値と比較する。信号Ｃ１が不等を表わす（バス４０上のビツト
値＜AL０〜AL２上のビツト値）場合ステツプ６
５において、要求ラツチ２００（第７図）はリセ
ツトされ、システムはステツプ６６においてCL
１が生じるのを待つ。信号Ｃ１が同等を表わす場合、ステツプ６７に
おいて、ライン３９の信号SEL GRによつて、セ
レクタ３３の選択回路SEL ２―１はグループ値
のビツトを転送し、それによつて、なお競合して
いるすべての調停回路は、グループ値のビツトを
導体AL３〜AL６に乗せる。前記比較の結果とは無関係に、ライン３７上の
信号SEL GRIの状態は高いレベルにあるので、
グループ値のビツトは、バス５１に転送される。 CL１が生じると、第５Ｂ図のステツプ７０に
おいて、ライン３５上の信号SEL PRが消え、バ
ス４０上の、従つて導体AL０〜AL２上の優先順
位ビツトを取除くように、セレクタ３２の選択回
路SEL １―１を禁止する。ステツプ７１におい
て、検査が行なわれ、要求ラツチ２００の状態が
決定される。要求信号が存在しない場合、ブロツ
ク７２において、導体AL３〜AL６上のグルー
プ・ビツトの値と、バス４９上のグループ・ビツ
ト値は、優先順位ビツトと同様に、第２の比較器
５０で比較される。この場合、導体AL３〜AL６
上のビツトは、最高のグループ値を表わす。そし
て、ステツプ７３において、システムはCL２が
生じるのを待つ。要求信号が存在する場合、ステツプ７４におい
て、バス５１上のグループ・ビツトと導体AL３
〜AL６上のグループ・ビツトが、前と同様に、
比較器５０において比較される。バス５１のビツトの値が導体AL３〜AL６のビ
ツトの値よりも小さい場合、ステツプ７５におい
て、要求ラツチ２００がリセツトされ、ステツプ
７３において、システムはCL２が生じるのを待
つ。バス５１のビツト値が導体AL３〜AL６のビツ
トの値に等しい場合には、ステツプ７６におい
て、ライン３４に現われた信号SEL RGによつて
導電された、セレクタ３２の選択回路SEL １―
１によつて、等級値のビツトはバス４０に乗せら
れ、次いでドライバ４１によつて導体AL０〜AL
２に乗せられる。そして、ステツプ７３におい
て、システムは信号CL２が生じるのを待つ。ライン３６に信号SEL RGIが生じると、セレ
クタ３２の選択回路SEL １―２が導電さり、要
求がなされたかどうかにかかわらず、等級値のビ
ツトは、バス４２を介して、比較器４３の入力用
バス４４に加えられる。そして、ステツプ７３に
おいて、システムはCLが生じるのを待つ。 CL２が生じると、第５Ｃ図のステツプ８０に
おいて、ライン３７に信号SEL GRIが消えてセ
レクタ３３の選択回路SEL ２―２を禁止し、導
体AL３〜AL６にあるグループ値のビツトを取除
く。そして、ステツプ８１において、要求ラツチ
２００の状態を決定する検査が行なわれる。要求信号が存在しない場合、ステツプ８２にお
いて、第１の比較器４３によつて、導体AL０〜
AL２上の等級値のビツトが、バス４２上の等級
値のビツトと比較される。AL０〜AL２にある等
級値のビツトは、なお競合している装置によつて
なされた要求のすべての等級値ビツトのOR関数
を表わし、それ故、最高の等級値を表わす。そし
て、ステツプ８３において、システムはCL３が
生じるのを待つ。要求信号が存在する場合、ステツプ８４におい
て、前述のように、比較器４３で、バス４４上の
等級値ビツトが導体AL０〜AL２上の等級値ビツ
トと比較される。不等（バス４４のビツト値＜AL０〜AL２のビ
ツト値）が検出された場合、ステツプ８５におい
て、要求ラツチ２００がリセツトされ、ステツプ
８３において、システムはCL３が生じるのを待
つ。比較されたビツトが同等であることが検出され
た場合、ステツプ８６において、ライン３８の信
号SEL ADによつて導電されたセレクタの選択
回路SEL ２―１は、バス２６の内容をバス４７
を介してドライバ４８に転送して、アドレス・ビ
ツトを導体AL３〜AL６に乗せ、アクセス・ラツ
チを１にセツトする。そして、ステツプ８３にお
いて、システムはCL３が生じるのを待つ。 CL３が生じると、第５Ｄ図のステツプ９０に
おいて、ライン３６上の信号SEL RGIが消えて、
セレクタ３２の選択回路SEL １―２が禁止さ
れ、バス４２にある等級値ビツトが取除かれる。ライン４の「共用バス使用中」信号の状態は、
バス使用中ラツチ２３８（第７図）に記憶され
る。ライン６―ｉの要求信号の状態は、要求ラツ
チ２００（第７図）に記憶される。等級値ビツト
は、ライン３４上の信号SEL RGを消すことによ
つて、導体AL０〜AL２から取除かれ、それによ
つて、セレクタ３２の選択回路SEL １―１は禁
止される。ステツプ９１において、アクセス・ラツチ２０
８（第７図）の状態を決定する検査が行なわれ
る。アクセス・ラツチ２０８がリセツトされてい
て、共用バスがアクセスされていないことを表わ
す場合は、ステツプ９２において、要求ラツチ２
００が検査される。要求がなされていない場合、
システムはステツプ６１（第５Ａ図）に戻つて、
信号CL０が生じるのを待つ。共用バス・アクセ
スが要求されている場合には、ステツプ９３にお
いてライン３５の信号SEL PRによつて導電され
た、セレクタ３２の選択回路SEL １―１によ
り、優先順位レベル・ビツトは導体AL０〜AL２
に乗せられ、次いで、システムは信号CL０が生
じるのを待ち、新しい調停サイクルが開始する。アクセス・ラツチ２０８が１にセツトされてい
る場合、ステツプ９４において、要求ラツチ２０
０がリセツトされ、次いで、ステツプ９５におい
て、物理アドレスが、第２の比較器５０で比較さ
れる。導体AL３〜AL６上のアドレス・ビツト
と、調停回路に関連する装置のアドレスとが一致
しない場合、ステツプ９６において、ライン９―
ｉのエラー信号の状態が高いレベルになつて、共
用バス要求信号を取除き、エラー状態が記憶され
る。比較されたアドレスが同等であることが検出さ
れた場合、ステツプ９７において、ライン４の共
用バス使用中信号の状態が検査される。共用バス
１が使用中の場合、システムは、ステツプ６１に
戻つて、CL０が生じるのを待つ。共用バスが使
用中ではない場合は、ステツプ９８において、バ
ス要求信号は取除かれ、ライン８―ｉの要求許可
信号は、要求が選択されたことを表わす状態にセ
ツトされる。そして、システムはステツプ６１に
戻つて、CL０が生じるのを待つ。次のサイクル
において、この装置は選択プロセスに加わらず、
その要求（共用バス・アクセス）が実行される。次に、本発明の方法を実現するのに必要な論理
素子を、第６Ａ図〜第６Ｄ図、第７図及び第８図
を参照して説明する。セレクタ３２及び３３の概
要図が第６Ａ図及び第６Ｂ図に示されている。セレクタ３２の選択回路SEL １―１は、
ANDゲート１００及び１０２並びにORゲート１
０４を含む。ANDゲート１００は入力として、
バス７―ｉの優先順位（PR）を表わすビツト、
及びライン３５の信号SEL PRを受取る。AND
ゲート１０２は、バス２８の等級値ビツト、及び
ライン３４の信号SEL RGを入力として受取る。
ANDゲート１００及び１０２からの出力は、OR
ゲート１０４に入力として加えられ、ORゲート
１０４は、信号SEL PR及びSEL RGのどちらが
高いレベルにあるかに応じて、優先順位レベル・
ビツトまたは等級値ビツトを、バス４０に供給す
る。セレクタ３２の選択回路SEL １―２はAND
ゲート１０３を含み、バス２８からの等級値ビツ
ト及びライン３６の信号SEL RGIを入力信号と
して受取る。信号SEL RGIの状態がの高いレベ
ルであるとき、ANゲート１０３は等級値ビツト
をバス４２に供給する。セレクタ３３の選択回路SEL ２―１は、
ANDゲート１０５及び１０７並びにORゲート１
０９を含む。ANDゲート１０５は、バス２６の
アドレス（AD）を表わすビツト、及びライン３
８の信号SEL ADを、入力信号として受取る。
ANDゲート１０７は、バス２９のグループ
（GR）値ビツト、及びライン３９の信号SEL
GRを、入力信号として受取る。 ANDゲート１０５及び１０７からの出力は、
ORゲート１０９に入力として加えられ、ORゲ
ート１０９は、信号SEL AD及びSEL GRのど
ちらが高いレベルであるかに応じて、アドレス・
ビツトまたはグループ値ビツトを、バス４７に供
給する。セレクタ３２の選択回路SEL ２―２はAND
ゲート１０８を含み、バス２９のグループ
（GR）値ビツト及びライン３７の信号SEL GRI
を入力として受取る。この信号の状態が高いレベ
ルであるとき、ANDゲート１０８はグループ値
ビツトをバス４９に供給する。比較器４３及び５０の概要図が第６Ｃ図及び第
６Ｄ図に示されている。比較器４３の比較回路
COMP１は、バス４４に存在する。（優先順位ま
たは等級値の）ビツト及び導体ALO〜AL２に存
在するビツトを受取り、それらの比較結果を、そ
れぞれ「＝」及び「＜」と表示された２つの信号
を出力用ライン１２０及び１２１に供給する。出
力信号「＝」はバス４４のビツト値が導体AL０
〜AL２のビツト値に等しいとき、高いレベルで
あり、出力信号「＜」は、バス４４のビツト値が
導体AL０〜AL２のビツト値よりも小さいとき、
高いレベルである。比較回路COMP１での比較結果は、適時にＤ
型のラツチ１２２，１２３，１２５及び１２６に
記憶される。信号CL０が生じると、ラツチ１２２は、ライ
ン１２０に供給された比較結果を記憶する。ラツ
チ１２２の出力用ライン１２８の、「PR＝」と表
示された信号が高いレベルを示す場合は、優先順
位レベル・ビツト間の同等が検出されていること
を意味する。信号CL２が生じると、ラツチ１２
３は、ライン１２０に供給された比較結果を記憶
する。「RG＝」と表示された、ラツチ１２３の
出力用ライン１２９の信号が高いレベルを示す場
合は、等級値ビツト間の同等が検出されているこ
とを意味する。 CL０が生じると、ラツチ１２５はライン１２
１の状態を記憶する。「PR＜」と表示された、ラ
ツチ１２５の出力用ライン１３１の信号が高いレ
ベルを示す場合は、バス４４の優先順位レベル・
ビツトの値が導体AL０〜AL２のビツトの値より
も小さいことを意味する。信号CL２が生じると、
ラツチ１２６はライン１２１の状態を記憶する。
「RG＜」と表示された、ラツチ１２６の出力用
ライン１３２の信号が高いレベルを示す場合は、
バス４４の等級ビツトの値がAL０〜AL２のビツ
トの値よりも小さいことを意味する。ライン１２８，１２９，１３１及び１３２の出
力信号は、第４図に示すように、（４本の導体を
含む）ライン４６を介して、シーケンス制御回路
３０及び経時更新回路２１へ信号Ｃ１を供給す
る。第６Ｄ図において、比較器５０の比較回路
COMP２は、バス５１上の（グループ値または
アドレスの）ビツト及び導体AL３〜AL６上のビ
ツトを入力として受取り、（それらの比較結果を）
それぞれ「＝」及び「＜」と表示された２つの信
号の出力用ライン１３４及び１３５に供給する。ライン１３４の出力信号「＝」の状態が高いレ
ベルであることは、比較回路COMP２が受取つ
た入力ビツト間の同等が検出されたことを意味
し、ライン１３５の出力信号「＜」の状態が高い
レベルであることは、導体AL３〜AL６のビツト
の値がバス５１のビツトの値よりも小さいことを
意味する。これらの出力の状態は、４個のＤ型のラツチ１
３６，１３７，１３９及び１４０に記憶される。
信号CL１が生じると、ライン１３４上の出力の
状態がラツチ１３６に記憶される。ラツチ１３６
の出力用ライン１４２上の、「GR＝」と表示さ
れた信号が高いレベルを示すことは、グループ値
ビツトの間の同等が検出されていることを意味す
る。信号CL３が生じると、ライン１３４上の出
力の状態がラツチ１３７に記憶される。「AD＝」
と表示された、ラツチ１３７の出力用ライン１４
３上の信号が高いレベルを示すことは、アドレ
ス・ビツト間の同等が検出されていることを意味
する。信号CL１が生じると、ライン１３５の出力状
態がラツチ１３９に記憶される。ラツチ１３９の
出力用ライン１４５の、「GR＜」と表示された
信号が高いレベルを示すときは、グループ・ビツ
ト間の不等が検出されていることを意味する。信
号CL３が生じると、ライン１３５の出力状態が
ラツチ１４０に記憶される。ラツチ１４０の出力
用ライン１４６の、「AD＜」と表示された信号
が高いレベルを示すときは、アドレス・ビツト間
に不等が検出されていることを意味する。ライン１４２，１４３，１４５及び１４６の出
力信号は、第４図に示すように、（４本の導体を
含む）ライン５３を介して、シーケンス制御回路
３０及び経時更新回２１へ信号Ｃ２を供給する。次に、第７図に、シーケンス制御回路３０の概
要図を示す。シーケンス制御回路３０はＤ型の要求ラツチ２
００を含む。要求ラツチ２００は、信号CL３が
生じると、ライン６―ｉの要求信号の状態を記憶
し、ライン２０２を介してリセツト入力（Ｒ）に
加えられた信号によつて、リセツトすることがで
きる（出力用ライン２０１に低いレベルの信号が
現われる）。要求ラツチ２００からライン２０１
に出出力された信号は、クロツク信号CL０〜CL
３によつて活性化される４個のANDゲート２０
３〜２０６の各々の入力の１つに加えられる。更
に、ANDゲート２０６は、追加の条件、即ち、
バス・アクセス＝０が満足される場合に活性化さ
れる。従つて、ANDゲート２０６の入力の１つ
は、アクセス・ラツチ２０８に、インバータ２０
７を介して接続される。 ANDゲート２０３からの出力は、ANDゲート
２１０の入力の１つに加えられる。ANDゲート
２１０のもう１つの入力は、ラツチ１２２（第６
Ｃ図）から信号「PR＝」が出力されるライン１
２８に接続される。導体AL３〜AL６への、グル
ープ値ビツトの送出を制御するPL GR信号を、
ANDゲート２１０はその出力に供給する。この
信号は、ラツチ２１１のセツト入力（Ｓ）に加え
られ、ラツチ２１１は、その出力Ｑから、ライン
３９を介して、信号SEL GRを出力する。またラ
ツチ２１１は、信号CL２が生じると、それによ
つてリセツトされ、AL３〜AL６上のグループ・
ビツトを取除く。 ANDゲート２１２は、入力の１つに、ANDゲ
ート２０３からの出力を受取り、もう１つの入力
として、ライン１２８からインバータ２１３介し
て、ラツチ１２２から出力信号「PR＝」を受取
る。そしてANDゲート２１２は、ライン２１４
に、要求ラツチ２００をリセツトする出力信号を
供給する。この信号はORゲート２１６の入力の１つに加
えられ、ORゲート２１６の出力は、ライン２０
２を介して、要求ラツチ２００のリセツト入力
（Ｒ）に加えられる。次に、ANDゲート２０４の出力は、ANDゲー
ト２１８の入力の１つに加えれ、ANDゲート２
１８のもう１つの入力には、ライン１４２を介し
てラツチ１３６の出力信号「GR＝」が加えられ
る。導体AL０〜AL２への等級値ビツトの転送を
制御する信号PL RGが、ANDゲート２１８から
出力される。この信号はラツチ２１９のセツト入
力（Ｓ）に加えられ、ラツチ２１９の出力Ｑは、
等級選択信号SEL RGをライン３４に供給する。
信号CL３が生じると、ラツチ２１９はリセツト
され、AL０〜AL２上の等級ビツトを取除く。 ANDゲート２２０の入力の１つには、ANDゲ
ート２０４の出力が供給され、そう１つの入力に
は、インバータ２２２を介して、ライン１４２か
らラツチ１３６の出力信号「GR＝」が加えられ
る。ANDゲート２２０の出力は、ORゲート２１
６の入力の１つに加えられ、一定の条件下の下に
要求ラツチ２００をリセツトされる。次に、ANDゲート２０５の出力はANDゲート
２２４の入力の１つに加えられ、ANDゲート２
２４のもう１つの入力には、ラツチ１２３の出力
信号「RG＝」がライン１２９を介して加えられ
る。ANDゲート２２６は、１つの入力にANDゲ
ート２０５の出力が加えられ、もう１つの入力に
は、ラツチ１２３の出力信号「RG＝」がライン
１２９からインバータ２２８を介して加えられ
る。ANDゲート２２４は、導体AL３〜AL６へ
のアドレス・ビツトの転送を制御する信号PL
ADを出力する。この信号はラツチ２２５のセツ
ト入力（Ｓ）に加えられ、ラツチ２２５は、その
出力Ｑからライン３８に信号SEL ADを供給す
る。信号CL０が生じると、ラツチ２２５はリセ
ツトされ、AL３〜AL６上のアドレス・ビツトを
取除く。 ANDゲート２２４の出力は、アクセス・ラツ
チ２０８のセツト入力（Ｓ）に、ライン２０９を
介して加えられる。ANDゲート２２６の出力は、
ORゲート２１６の入力の１つに加えられ、一定
条件の下に要求ラツチ２００をリセツトさせる。次に、ANDゲート２０６の出力は、導体AL０
〜AL２への優先順位レベル・ビツトの転送を制
御する信号PL PRを供給する。この信号は、ラ
ツチ２３１のセツト入力（Ｓ）に加えられ、ラツ
チ２３１は、その出力Ｑからライン３５を介し
て、信号SEL PRを出力する。信号CL１が生じ
ると、ラツチ２３１はリセツトされ、AL０〜AL
２上の優先順位レベル・ビツトを取除く。アクセス・ラツト２０８は、信号CL０がリセ
ツト入力（Ｒ）に加えられるとリセツトされる
RS型のラツチである。アクセス・ラツチ２０８からの出力は、AND
ゲート２３０の入力の１つに加えられる。AND
ゲート２３０は、もう１つの入力に加えられる信
号CL３によつて活性化される。ANDゲート２３
０からの出力は、ORゲート２１６の入力の１つ
に加えられる。 ANDゲート２３２は、入力の１つに、ANDゲ
ート２３０の出力が加えられ、もう１つの入力に
は、ライン１４３からインバータ２３３を介し
て、ラツチ１３７の出力「AD＝」が加えられ、
ライン９―ｉにエラー信号を出力する。 ANDゲート２３４は、入力の１つに、ライン
１４３を介してラツチ１３７の出力「AD＝」が
加えられ、もう１つの入力には、ANDゲート２
３０の出力が加えられ、更にもう１つの入力に
は、インバータ２３６の出力が加えられる。イン
バータ２３６の入力には、ライン４から共用バス
使用中信号が加えられる。ANDゲート２３４は
要求許可信号をライン８―ｉに出力する。この信
号は、高いレベルの状態のとき、その調停回路に
関連する装置の共用バス・アクセスを可能にす
る。信号CL３が生じると、Ｄ型のラツチ２３８は
ライン４の状態を記憶し、経時更新機能を制御す
る信号をライン３１に供給する。次に、ラツチ２４０は、セツト入力（Ｓ）に信
号CL０、リセツト入力（Ｒ）に信号CL２が加か
られ、出力Ｑからライン３７を介して信号SEL
RGIを出力する。ラツチ２４２は、セツト入力（Ｓ）に信号CL
１、リセツト入力（Ｒ）に信号CL３が加えられ、
出力Ｑからライン３６を介して信号SEL RGIを
出力する。第７図の回路によつて、第５Ａ図〜第５Ｄ図の
流れ図に示された動作が実行可能になる。信号CL０が生じると、ANDゲート２０３が開
かれる。同時に、ラツチ２４０がセツトされ、ラ
イン３７の信号SEL GRIが高いレベルになつて、
ANDゲート１０８（第６Ｂ図）が開かれ、それ
によつて、グループ値ビツトがバス４９に転送さ
れる。また、信号CL０が生じると、ラツチ２２
５がリセツトされ、ライン３８の信号SEL AD
は低いレベルとなつてANDゲート１０５（第６
Ｂ図）を禁止し、それによつて、導体AL３〜AL
６のアドレス・ビツトが取除かれる。信号CL０
によつて、アクセス・ラツチ２０８もリセツトさ
れる。比較器４３は、先行サイクルの間に信号CL３
が生じたときバス４０従つてバス４４に乗せられ
た優先順位レベル・ビツトを、導体AL０〜AL２
の優先順位レベル・ビツトと比較する。両者が等
しいことが検出された場合、ANDゲート２１０
が活性化される。もし、バス・アクセス要求がラ
イン６―ｉに存在すれば、要求ラツチ２００がセ
ツトされ、ANDゲート２１０は高いレベルの信
号を出力し、ライン３９のグループ選択信号SEL
GRが高いレベルになる。それによつて、ANDゲ
ート１０７（第６Ｂ図）に活性化され、グループ
値ビツトが、バス４７及び導体AL３〜AL６に乗
せられる。比較器４３で比較された前記ビツトが等しくな
い場合は、ANDゲート２１２から高いレベルの
信号が出力され、ORゲート２１６を介して要求
ラツチ２００のリセツト入力（Ｒ）に加えられ
る。信号CL１が生じると、ラツチ２３１はリセツ
トされ、ライン３５の信号SEL PRは低いレベル
になり、それによつて、ANDゲート１００（第
６Ａ図）は閉じられ、導体AL０〜AL２上の優先
順位レベル・ビツトが取除かれる。また、ラツチ
２４２がセツトされて、ライン３６の信号SEL
RGIは高いレベルになり、それによつて、AND
ゲート１０３（第６Ａ図）は活性化され、等級値
ビツトはバス４２に転送される。前の信号CL０の立上り過渡期において、要求
ラツチ２００がリセツトされなかつた場合、即
ち、優先順位レベル・ビツト間の同等性がなかつ
た場合、ANDゲート２０４は高いレベルの信号
を出力する。すべての調停回路の比較器５０の比較回路
COMP２において、グループ・ビツトが比較さ
れる。比較されたグループ・ビツトが同等であること
が検出された場合、ライン３４に高いレベルの信
号SEL RGが出力されて、等級値ビツトが導体
AL０〜AL２に転送され、ANDゲート１０２
（第６Ａ図）が開かれる。比較されたグループ・ビツトが同等であること
が検出されない場合には、ANDゲート２２０は
高いレベルの信号を出力し、要求ラツチ２００を
リセツトする。前の信号CL０の立上り過渡期において、要求
ラツチ２００がリセツトされていた場合、AND
グート２０４は禁止されており、ライン３４の等
級選択信号SEL RGは低いレベになつているおそ
れがある。それ故、ANDゲート１０２（第６Ａ
図）は禁止されるおそれがある。従つて、それら
の調停回路の等級値ビツトが導体AL０〜AL２に
加えられることはない。信号CL２が生じると、ラツチ２４０がリセツ
トされて、ライン３７の信号SEL GRIはANDゲ
ート１０８（第６Ｂ図）を禁止する。また、信号
CL２によつて、ラツチ２１１がリセツトされて、
ライン３９の信号SEL GRが低いレベルになるこ
とにより、ANDゲート１０７が禁止されるので、
導体AL３〜AL６のグループ値ビツトは取除かれ
る。比較器４３の比較回路COMP１は、バス４４
に存在する等級値、及びAL０〜AL２上の、最高
の等級値を定義するビツトを、入力として受取
り、それらを比較する。比較されたビツトの同等性が検出され、且つ前
の信号CL１の立上り過渡期において、要求ラツ
チ２００がリセツトされなかつた場合、ANDゲ
ート２０５が開かれ、ANDゲート２２４は高い
レベルの信号を出力して、ラツチ２２５をセツト
し、ライン３８の信号SEL ADを高いレベルに
セツトすることによつて、ANDゲート１０５を
活性化する。そして、バス４７からドライバ４８
を介して、アドレス・ビツトが導体AL３〜ASL
６に転送される。 ANDゲート２２４の出力信号は、アクセス・
ラツチ２０８をセツトする。比較されたビツトの同等性が検出されず、かつ
前の信号CL１の立上り過渡期において、要求ラ
ツチ２００がリセツトされなかつた場合、AND
ゲート２０５が開かれ、ANDゲート２２６は、
高いレベルの信号を出力し、要求ラツチ２００を
リセツトする。要求ラツチ２００がリセツトされていた場合、
ANDゲート２０５及び２２４は禁止され、ライ
ン３８の信号SEL ADは低いレベルにされ、そ
の装置のアドレス・ビツトが共用バスに乗せられ
ず、そしてアクセス・ラツチ２０８はセツトされ
ないおそれがある。信号CL３が生じると、ラツチ２４２はリセツ
トされ、ライン３６の信号SEL RGIは低いレベ
ルになり、それによつて、歳ANDゲート１０３
（第６Ａ図）を禁止する。また、信号CL３によつ
て、ラツチ２１９はリセツトされ、ライン３４の
信号SEL RGは低いレベルにされ、それによつ
て、ANDゲート１０２を禁止する。その結果、
導体AL０〜AL２と、比較器４３へ入力するライ
ン４４において、等級値が取除かれる。共用バス
の状態はラツチ２３８に記憶される。前の信号CL２の立上り過渡期において、アク
セス・ラツチ２０８がセツトされていた場合、
ANDゲート２０６は禁止され、ライン３５の信
号SEL PRが低いレベルになり、ANDゲート１
００（第６Ａ図）が禁止され、優先順位レベル・
ビツトは導体AL０〜AL２に転送されない。そし
て、次の信号CL０の立上り過渡期において、そ
の装置は選択プロセスに加わらない。というの
は、この時点において選択された要求は、次のサ
イルの間に実行されるとみなされ、他の要求は考
慮されない。 ANDゲート２３０は、高いレベルの信号を出
力し、要求ラツチ２００をリセツトする。ここで、アドレスが比較される。比較されたア
ドレスが等しいことが検出され、かつ共用バスが
使用中ではない（ライン４が０レベルである）場
合、ANDゲート２３４は、高いレベルの要求許
可信号をライン８―ｉに出力する。共用バスが使
用中の場合、ANDゲート２３４は禁止され、低
いレベルの信号がライン８―ｉに供給され、それ
によつて、その要求を選択することができないこ
とを表わす。比較されたアドレス・ビツトが等しくないこと
が検出された場合、ANDゲート２３２は、高い
レベルのエラー信号をライン９―ｉに出力する。共用バスがアクセスされていない場合、かつ要
求が要求ラツチ２００に記憶されている場合、
ANDゲート２０６は、高いレベルの信号SEL
PRをライン３５に供給する。この信号によつて
ANDゲート１００が開かれ、優先順位レベル・
ビツトがバス４０に、従つて導体AL０〜AL２に
転送される。ここで、新しいサイクルを開始することができ
る。次に、第８図において、経時更新回路２１につ
いて説明する。この回路には２つのANDゲート３００及び３
０１が含まれる。ANDゲート３００は２つの入
力を含み、入力の１つは信号CL０を受取り、も
う１つの入力はライン３１から経時更新信号を受
取る。この信号は、下記のアルゴリズムに従つ
て、共用バスが使用可能であることが分つた場
合、かつ、あらゆる調停回路の経時を更新すべき
場合に、高いレベルになる：・選択された装置の経時→０・装置の経時Ｘ＜選択装置の経時→Ｘ＋１・装置の経時Ｙ＞選択装置の経時→Ｙ更新は論理回路３０３によつて実行される。 ANDゲート３０１は、入力の１つに、信号CL
０を、もう１つの入力には、ライン５からのリセ
ツト信号を受取り、システムをリセツトする際、
高いレベルの信号をライン２３に出力し、物理ア
ドレスが経時レジスタ２０にロードされる。論理回路３０３には、ラツチ１２３，１２６
（第６Ｃ図）及びラツチ１３６，１３９（第６Ｄ
図）から、４つの比較信号（Ａ〜Ｄ）が供給され
る。Ａ＝（G_B＞G_U）と置くと、ラツチ１３９によつ
てライン１３９にG_B＞G_Uの状態が出力された場
合、Ａ＝１となる。Ｂ＝（G_B＝G_U）と置くと、ラツチ１３６によつ
て、ライン１４２にG_B＝G_Uの状態が出力された
場合、Ｂ＝１となる。 G_B＜G_Uは比較器４３，５０によつて供給され
ないが、・＝＋に等しい。Ｃ＝（R_B＞R_U）と置くと、ラツチ１２６によつ
て、ライン１３２にR_B＞R_Uの状態が出力された
場合、Ｃ＝１となる。Ｄ＝（R_B＝R_U）と置くと、ラツチ１２３によつ
て、ライン１２９にR_B＝R_Uの状態が出力された
場合、Ｄ＝１となる。 R_B＜R_Uは比較器４３，５０によつて供給され
ないが、・＝＋に等しい。論理回路３０３は、２つの信号「増加＋１」及
び「０リセツト」を供給し、（増加＋１）＝（Ａ＋
BC）、（０リセツト）＝BDになるようにしなけれ
ばならない。論理回路３０３には、論理演算BDを実行する
ANDゲート３０５、論理演算Ａ＋BCを実行する
ORゲート３０７及びANDゲート３０９が含まれ
る。 ANDゲート３１１及び３１３は、ANDゲート
３００からの出力信号によつて活性化され、信号
CL０の立上り過渡期において、経時を更新し、
ANDゲート３０５から供給された演算BDの結果
を０リセツト出力のライン２２ａに供給するとと
もに、ORゲート３０７から供給された演算Ａ＋
BCの結果を増加＋１出力のライン２２ｂに供給
する。これらの２つの出力は、ライン２２ａ及び２２
ｂを介して、経時レジスタ２０に加えられる。

【図面の簡単な説明】

第１図は、本発明の方法の種々のステツプを示
す流れ図、第２図は、本発明の方法が使用される
システムの概要図、第３図は、調停サイクルの間
に実行される動作を説明するタイミング図、第４
図は、装置Ｕ―ｉに関連する調停回路Ａ―ｉの概
要図、第５Ａ図〜第５Ｄ図は、CL０〜CL３の
各々のクロツク期間中に、第４図の回路で実行さ
れる動作を示す流れ図、第６Ａ図〜第６Ｄ図は、
第４図のセレクタ３２，３３及び比較器４３，５
０の概要図、第７図は、第４図のシーケンス制御
回路３０の概要図、第８図は、第４図の経時更新
回路２１の概要図である。１…バス、１２…調停バス、２０…経時レジス
タ、２１…経時更新回路、２４…アドレス・レジ
スタ、３０…シーケンス制御回路、３２，３３…
セレクタ、４１…ドライバ、４３…比較器、４８
…ドライバ、５０…比較器。

Claims

【特許請求の範囲】１１つの共用資源を複数個の装置が共用、前記
共用資源をアクセスすることを希望する装置の
各々によつて、前記共用資源へのアクセスの要求
がなされるデータ処理システムにおいて、１つの
選択された装置に前記共用資源を割付けるのを調
停する方法であつて、該装置によつて行なわれる要求の経時に対応す
る経時値の初期値を該装置の各々に割当て、要求した時機が最も古い装置を、前記共用資源
が使用可能の場合に要求が実行される装置として
選択し、前記共用資源が使用可能であるとき、該選択さ
れた装置の経時値は最新の要求の経時に相当する
値をとり、該選択された装置によつてなされた要
求よりも新しい要求に相当する選択されなかつた
装置の経時値は所定量だけ増加し、該選択された
装置によつてなされた要求よりも古い要求に相当
する選択されなかつた装置の経時値は不変のまま
とすることによつて各装置と関連した経時値を更
新することを特徴とする共用資源の割付けを調整する
方法。