JPH01501425A - デ−タ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方法 - Google Patents

デ−タ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方法

Info

Publication number
JPH01501425A
JPH01501425A JP62501142A JP50114287A JPH01501425A JP H01501425 A JPH01501425 A JP H01501425A JP 62501142 A JP62501142 A JP 62501142A JP 50114287 A JP50114287 A JP 50114287A JP H01501425 A JPH01501425 A JP H01501425A
Authority
JP
Japan
Prior art keywords
signal
subsystem
access
subsystems
system bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62501142A
Other languages
English (en)
Inventor
ストワート,ロバート イー.
ナタッシュ,ポ−ル ジェイ.
ユ−,ユ−ジェ−ヌ エル.
ケラ−,ジェイムス ビ−.
ヘンリ−,ジョン エフ.ジュニア
Original Assignee
ディジタル エクイプメント コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル エクイプメント コ−ポレ−ション filed Critical ディジタル エクイプメント コ−ポレ−ション
Publication of JPH01501425A publication Critical patent/JPH01501425A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方 法 発明の背景 1、発明の分野 本発明は一般に、データ処理システムに関し、より詳しくは、データ処理システ ムのシステムバス上においてデータ処理サブシステム間に論理信号を交換するこ とに関する。本発明は、論理信号の交換は開始されたが受信側のデータ処理サブ システムがその論理信号を利用しえないときに起こる問題に対処する。
2、関連技術の説明 第1図には典型的なデータ処理システムが図示されている。データ処理システム は、少くとも1つの中央処理ユニット10(又は11)と、少くとも1つの入/ 出カニニット13(又は14)と、メモリユニット15と、データ処理システム の複数のユニット又はサブシステムを互に結合するシステムバス19とを備えて いる。中央処理ユニットは、ソフトウェア及び/又はファームウェアの命令に従 って論理信号群を処理する。これらの処理すべき論理信号群と実行中の現在のプ ログラムとは、通常は、メモリユニット15中に記憶される。コンソールユニッ ト12は、中央処理ユニット(1個以上)に結合することができ、システムを初 期設定するための装置及び内蔵された命令を備えている。コンソールユニット1 2は、データ処理システムの作動の間端子として作用しうる。入/出カニニット は、データ処理システムと、大量記憶ユニット、通信ユニット及びデータ処理シ ステムに結合されるべき他の任意のユニットの間のインターフェースを供与する 。
しかし、システムバスへのアクセスが成るサブシステムに与えられ、信号交換の 実現のための適切な活動が開始されたが、信号交換が受信側ユニットによる処理 の成功に結果しなかったときは、問題が起こりうる。この状態は、主メモリユニ ットが使用中で、これに供与された信号がメモリユニットによって処理されえな いときに生じうる。メモリユニットは、論理信号が承認確認信号又は使用中確認 信号を経てメモリサブシステムによって処理されたこと又は処理されなかったこ とを表示する信号を返送することができる。しかし、第1サブシステムがメモリ サブシステムへのアクセスを再び試みうる時までに調停ユニットが他のサブシス テムにアクセスしていることがあり更に他のサブシステムがメモリ活動を開始し ていることがあり、それが第1サブシステムによる再調停の際に第1サブシステ ムにメモリ使用中信号を再受信させることもありうる。このように、データ処理 システムのリソース例えば主メモリサブシステムに高優先度のサブシステムがア クセスすることを低優先度のサブシステムが阻止する状態が起こりうる。
サブシステムがメモリサブシステムにアクセスしえない開局に対する可能な1つ の解決策は、信号の交換がなされた後まで、システムバスへのアクセスの調停を 遅延することである。この解決策によれば、転送された信号の処理がなされ終わ ること、又は、要求中のサブシステムがバスへのアクセス要求を更新し終わるこ とを確実にするように、次の順々の調停を所定期間遅延させる。この解決策は、 サブシステム間の信号群の交換において承認できない遅延に結果する。
そのため、不適切なデータ処理システムによるシステムバスの不時の独占を防止 しながら、アクセスを要求するサブシステムの優先度に基づいてシステムバスへ のアクセスを許容する、データ処理サブシステムとシステムバスとの相互作用の 装置及び方法の必要が感じられていた。
発明の概要 本発明の目的は、改良されたデータ処理システムを提供することにある。
本発明の別の目的は、不適切なサブシステムをシステムバスにアクセスさせるこ となく、データ処理サブシステム間の信号交換の打切りを行わせうるデータ処理 システムを提供することにある。
本発明の特定的な目的は、ターゲットサブシステムがシステムバスからの信号を 現在処理しえないことを信号発生データ処理サブシステムに対して特定し通報す る装置を提供することにある。
本発明の別の特定的な目的は、システムバスに供給された信号をメモリサブシス テムが処理しえないときにメモリ使用中信号を発生させる装置をメモリサブシス テムに設けることである。
本発明の更に別の特定的な目的は、メモリサブシステムが到来データ信号群をも はや処理しえないことが定められた時に、残りのサブシステム及びシステムバス へのアクセスを制御するユニットにメモリ使用中信号を供給するために、メモリ サブシステムに組合された信号供給装置を提供することにある。
本発明の更に別の特定的な目的は、システムバスへのアクセスのための再調停の 前に、論理信号の転送の打切り前の優先状態に、データ処理システムバスへのア クセスを定める優先状態を復元することにある。
前述の目的並びに他の目的は、本発明によれば、ターゲットサブシステムが少く とも一時的に、余分の信号群を処理することができないときに使用中信号を発生 させる装置をターゲットデータ処理システムに設けることによって達成される。
使用中信号は、状態信号として他のサブシステムに供給されると共に、バス調停 ユニットにも供給され、この調停ユニットは、システムバスへのアクセスを制御 し、使用中信号が除かれるまでシステムバスへのアクセスを少くとも使用中のサ ブシステムについては阻止する。使用中信号は、使用中信号を生じさせた状態が 存在している限り、しかし、少くとも、信号群の転送が打切られたサブシステム がシステムバスへのアクセスを再要求するに足る期間の間は、調停ユニットに供 給されている。本発明の別の実施態様によれば、調停ユニットは、システムバス へのアクセスが定められた後に、システムバスのアクセスの割当ての結果として の、優先度パラメーターの更新を供与する。他のデータ処理サブシステムについ ては、システムバスに指令信号が供給されると同時にメモリ使用中信号が供給さ れたことによって、その指令によって特定されたトランザクションが打切られる 。調停ユニットについては、使用時信号は、メモリユニットによるもの以外のシ ステムバスへのそれ以上のアクセスの許可の中止に結果すると共に、打切られた 指令の前の状態への調停状態の復帰を生じさせる。使用中信号が除去されると、 調停ユニットは、要求中のサブシステムのうちどのサブシステムがアクセスを受 けるべきかを再決定するが、最初のアクセスの決定の時に有効であった優先度パ ラメーターを用いて、この再決定を行なう。本発明は、以前の論理信号の転送に 結果する論理信号をサブシステムがなおも処理していることのあるメモリサブシ ステムに特に適用される。この例においてメモリサブシステムは、メモリ使用中 信号を送出し、システムバスへのアクセスは、調停ユニットによって再決定され る。
本発明はこれらの特徴及びその他の特徴は、図面と共に以下の説明を読むことに よって理解されよう。
図面の簡単な説明 第1図は、本発明を利用することのできるデータ処理システムのコンポーネント のブロック図である。
第2図は、システムバスにアクセスする次のデータ処理サブシステム(調停ユニ ットと呼ばれる)の決定を管理するユニットを備えたデータ処理システムを示す データ処理システムのブロック図である。
第3図は、調停ユニットのコンポーネントのブロック図である。
第4図は、システムバスへのアクセスを要求するサブシステムがどのようにして 1回より多くのアクセスの試みについてシステムバスへのアクセスをもらえない かを説明するための時間線図である。
第5図は、データ処理サブシステムが潜在的にシステムバスにアクセスしえない 問題を除去するためのシステムバス上の信号を示す時間線図である。
第6図は、本発明の1つの様相を具体化した装置を含む調停ユニットのブロック 図である。
好適な実施例の詳細な説明 1、各図の詳細な説明 第1図は、関連技術の説明において既に説明した通りである。
第2図を次に参照すると、第1図に示し且つそれについて説明したようなデータ 処理システム及びデータ処理サブシステムが図示されている。そのほかに、シス テムイ バスへの論理信号群の供給を制御するための調停ユニット20が図示されている 。調停ユニット20は次のように作動することができる。どれかのサブシステム が、システムバス上に論理信号群をおくべきことの要求をもつ場合には、データ 処理サブシステムと調停ユニット20とを結合する機構に要求論理信号が供給さ れる。最も簡単な状況の下では、データ処理サブシステムと調停ユニット20と は、導体によって結合され、これに供給される論理信号は、システムバスへのア クセス要求の存在だけでなく、アクセスを要求するサブシステムの同一性を指示 する。
結合機構は、システムバスの一部分であってもよく、またシステムバスから別体 でもよい。調停ユニット20は、特別のサブシステムによるシステムバスの独占 を防止し、種々のデータ処理ユニットサブシステムに優先度パラメーターを割当 て、システムバスへのアクセスにおいて重要と考えられる他の要因を配慮するた めのアルゴリズムに基づいて、システムバスにアクセスする泡のデータ処理サブ システムを定め、イネーブル論理信号は、結合手段、典型的には導体によって、 選定されたサブシステムに供給される。このイネーブル信号の存在は、システム バスに論理信号群が供給可能なことを、選定されたデータ処理サブシステムに通 報する。選定されたサブシステムは、保持論理信号を調停ユニット20に供給す ることができる。保持論理信号は、複数の論理信号群、例えば、読出し作動に対 する意味での書込み作動を、選定されたデータ処理サブシステムがシステムバス に隣接サイクルにおいて供給することが必要とされる状況の下に使用される。保 持信号は、システムバスに供給されるべきであつた関係する複数の論理信号群に ついて必要なシステムクロックサイクルが経過し終わるまで、選定されたデータ 処理サブシステムからイネーブル信号が除去されることを阻止する。論理信号が 転送されるサブシステムは、転送された信号群の受信を特定化する装置を備えて おり、信号声の転送の状態が定められた後に、確認信号、典型的には承認確認信 号又は使用中確認信号を送出側のサブシステムに供給する。
次に第3図を参照すると、調停ユニット20のコンポーネントが図示されている 。システムバス19へのアクセスがサブシステムによって要求されていることを 示す少くとも1つの要求信号が調停ユニット20に供給される。これらの要求信 号は、決定論理ユニット81に供給される。
優先状態ユニット32からの信号も決定論理ユニット3工に供給される。優先状 態ユニット32からの信号は、決定論理ユニット31中の論理素子を制御し、複 数の要求信号が決定論理ユニット31に供給される状態の下に、選定されるイネ ーブル信号が予割当てされた優先度に基づくようにする。しかしサブシステムが 一旦選択されると、そのサブシステムに割当てられた優先度は通常変化する。こ の優先度の変化を与えるために、イネーブル信号及び優先状態信号は、更新論理 ユニット32に供給される。更新論理ユニット32は、優先状態ユニット32の 記憶素子に適切な信号を供給し、新しい優先状態を表わす信号を決定論理ユとッ ト31に供給する。第3図には、サブシステム使用中信号即ちメモリ使用中信号 を決定ネットワーク31に供給することも図示されている。本発明の1つの様相 によれば、サブシステム使用中信号は、優先度更新ユニット33を使用すること なく、後述するサブシステムの「ロックアウト」を防止することができる。
第4図を参照すると、システムバスへのアクセスについて競合するサブシステム 間の相互作用の動作を示す時間線図が図示されている。調停ユニット20はクロ ックサイクルTOの間にシステムバスにアクセスするべき次のサブシステムを選 定するようにイネーブルされる。要求信号の調停は、そのシステムクロックサイ クルの間に生ずる。同じシステムクロックサイクルの間に、イネーブル信号の形 の、その調停の結果は、選定されたサブシステムに転送される。調停サイクルの 終了時に、選定されたサブシステムによるシステムバスへのアクセスの成功を反 映するように、優先度パラメーターを更新することができる。次のタイミングサ イクルT1間に、指令/アドレス情報が、システムバスに供給される(システム バスへのアクセスが書込み指令を含む場合には、サブシステム1は、次のサイク ルT1の間に、保持信号及び指令/アドレス指定信号を主張し、調停ユニットは 、イネーブル信号を保持している。記憶すべきデータ信号群は、次のサイクルT 2の間にシステムバスに供給される)。
指令/アドレス指定サイクル後の第2タイミングサイクル、即ちT3の間に、そ の指令がアドレス指定されたサブシステムは、信号群の転送の成功を示す承認確 認信号をもって応答する。そのサブシステムが使用中確認信号をその代りに送出 した場合には、信号群の転送は打切られる。その場合、サブシステムは、最初の 作動を実行するためにサイクルT4の間までは、再びシステムバスにアクセスす るように試みることはできない。しかし第2サブシステム(即ち、14図)は、 その間の時間隔においてシステムバスへのアクセスを期間T2の間に得ているこ とがありうる。このアクセスの結果は、成功であることがあり、その結果として 期間T5の間に承認確認信号が発生する。この活動の結果として、第1サブシス テムは、期間T7の間に、使用中確認信号を受けることができる。別の見方をす ると、確認信号は、システムバスにアクセスを要求しているサブシステム婁1が 信号転送の打切りの知識を次の調停の終了までは得ることができない程度遅延さ れる。サブシステム@lがシステムバスへのアクセスを得ようと試みた時に、メ モリサブシステムは、メモリ活動がサブシステム婁2によって開始されたことに よって、再び使用中となっていることがありうる。
次に第5図を参照すると、データ処理サブシステムがシステムバスによってメモ リサブシステムにアクセスしえないことをさけるための技法の時間線図が示され ている。典型的には、要求サブシステムの指令を実行する時の問題は、ターゲッ トサブシステムが主メモリ15であり、主メモリは、試みられたアクセスの間使 用中となつていることがある点である。第4図において、主メモリサブシステム 15に転送された信号の処理が成功しなかったことを示す信号は、調停ユニット 20及び要求サブシステムに、このサブシステムが適切に応答するように十分迅 速には伝達されない。本発明によれば、メモリ活動の結果として、それ以上の信 号の処理が一時的に可能でなくなったことを示す状態が生じた場合、全サブシス テム及び調停ユニット20にメモリ使用中信号が転送される。本発明の好適な実 施態様によれば、指令/アドレス指定サイクルの間か又は最初のデータ信号サイ クルの間にメモリ使用中信号が発生しない限り、メモリサブシステムとの相互作 用は打切られない。これらの相互作用サイクルのどちらかでメモリ使用中信号が 生じた場合、送出サブシステムは、トランザクションが打切られたことを定め、 その結果として、送出サブシステムは(打切られたトランザクションと共に)シ ステムバスにアクセスを再要求する。しかし、決定論理ユニット31に結合され たメモリ使用中信号は、メモリ使用中信号が除去されるまで、システムバスへの アクセスについての調停を阻止する。この期間は、送出サブシステムが(打切ら れたトランザクションと共に)要求信号を(典型的には、2クロツクサイクルの 間に)再び供与するに足る長さである。
次に第6図を参照すると、本発明の別の様相に従った調停ユニットが図示されて いる。決定論理ユニット31は、サブシステムが、この特定的な例では、メモリ サブシステム15と論理信号を交換するためにシステムバスにアクセスを要求し た場合に、サブシステムから要求信号を受ける。要求信号の結果として、論理ユ ニット31に、論理ゲートによってイネーブル信号が発生する。ユニット31の 論理ゲートの動作は、優先状態ロジック32からの信号によって定められ、これ らの信号は、データ処理システムのサブシステムに割当てられた現在の優先度の 反映である優先状態ユニット32の記憶素子によって定められる。
前記と同様に、優先度更新論理ユニット33は、優先度割当ての現在の状態を示 す信号を優先状態ユニット32から受け、イネーブル信号を受ける。所定のアル ゴリズムに従って、新しい現在の優先度割当てが発生され、可制御スイッチ65 を介して優先状態ユニット82に供給可能となる。優先状態サイロB4も、現在 の優先状態を受ける。このサイロは、打切られた転送についての調停の決定がそ れによってなされた優先パラメーター又は状態を記憶している。この論理状態も 、制御可能なスイッチ65を介して優先状態論理ユニットに供給されることがで きる。スイッチ65を経て優先状態論理ユニットに実際に供給される信号は、メ モリ使用中信号によって定まり、メモリ使用中信号が供給されると、スイッチ6 5は、優先状態サイロユニット64を選択する(メモリ使用中信号が供給される と、次の状態は、優先度更新ユニット33によって定まる)。(論理信号の転送 が打切りになったことを示す)メモリ使用中信号が、メモリサブシステムによっ て発生されると、システムバスへのアクセスを受けたサブシステムは、システム バス1のデータの転送が、成功しなかったものであり、最初のバス調停の時に存 在したものと同一の優先度に従って、バスの再調停に参加することができる。
2、好適な実施例の作用 関連技術のデータ処理システムにおいては、打切られたトランザクションにデー タ処理サブシステムが応答する能力の欠如は、アクセスを得る次のサブシステム について決定がなされた後に発生する確認信号の使用に基づくものであった。メ モリ使用中信号は、2つの機能を同時に実行することによって、サブシステムの 不時のロックアウトを阻止する。第1に、調停ユニットは、メモリ使用中サイク ルの持続期間の間システムバスにアクセスすることを阻止されており、第2に、 メモリ使用中信号は、メモリ使用中信号によってトランザクションが打切られた サブシステムがシステムバスにアクセスする要求を再開するに足る時間の間主張 されている。サブシステムについては、システムバスに供給された信号とメモリ 使用中信号の主張との前記の関係は、いつトランザクションが打切られたかを定 める。そのためサブシステムは、調停ユニット20に要求信号を再供給すること ができる。
メモリ使用中サイクルの強制された持続時間は、そのサブシステムが次の調停手 順に含まれる機会をもつことを確実にする。
第3.4図に示すように、調停ユニット20は、サブシステムの優先状態を更新 する装置を備えている。第3図の調停ユニット20に内蔵されたアルゴリズムは システムバスに現在アクセスしているデータ処理サブシステムが指令信号転送を 実行することと、前回の調停過程から結果する指令信号によって規定された機能 を遂行することとについて成功しなかったという想定の下に動作する。
このアルゴリズムは、システムバスへのアクセスがシステムバスにアクセスする ことを許されたサブシステムによって要求された機能の遂行に結果しないことが ありうる可能性を考えていない。実際に、調停手順のタイミングは、調停ユニト が使用中確認信号を検出する前に調停ユニットがイネーブル信号(調停過程がサ ブシステムにバスへのアクセスを許可したことをサブシステムに指示する信号) を送出するようなタイミングである。確認信号の状態を確定する状態は、これよ り早い時には定められえない。
第6図に示した本発明の第2実施例は、メモリ使用中信号の主張に応答してシス テムの直前の優先状態を再設定するために、優先状態サイロユニットB4を供給 することによって、メモリ使用中信号の遅い受信を勘案する。
再び第6図を参照すると、優先状態サイロユニット84は、不成功なトランザク ションが調停された時点で、システムの優先状態を記憶している。サイロユニッ ト64の内容は、メモリ使用中信号の主張に応答して、優先状態ユニット32に 再導入され、かくして優先状態ユニット32を不成功のトランザクションの直前 の状態に復帰させる。
即ち、そのトランザクションが多分打切られたユニットがシステムバスにアクセ スを要求した場合に、優先状態は、不成功のトランザクションに結果した調停時 のものと基本的に同一となっているであろう。従って、メモリ使用中信号が主張 されなくなった時、再要求ユニットは、その再要求ユニットの以前の調停の時点 においてバスアクセスを要求していた他のユニットよりも、バスへのアクセスを 受けるための高い優先度をもワている。
明らかなように、以前の優先状態を使用するシステムバスにアクセスするための 再調停は、以前に成功したサブシステムが再調停によってシステムバスへのアク セスを受けることを保証しない。優先度より高いサブシステムからの新しい要求 信号が第1回と第2回のバス調停サイクルの間に調停ユニット20に供給されて いることがありうる。
また、システムバスへのアクセスの要求の再調停の技法についての以上の説明は 、メモリユニットに特別に関連してなされている。データ処理システムのサブシ ステムへのアクセスが打切られた場合の再調停の技法は、打切られたアクセスが 追加の装置の使用を許容するに足るほど大きな性能上の損失をもたらす場合に、 この技法を利用することができる。
以上の説明は、好適な実施例の作用を説明するためになされ、本発明の範囲を制 限するためのものではない。
本発明の範囲は、下記の請求の範囲のみによって制限される。以上の説明から、 本発明の精神及び範囲に包含されるべき多くの変更が当業者に明らかとなるであ ろう。
FIG、1 L J FIG、3 FIG、6 補正書の翻訳文提出書(特許法第184条の7第1項)昭和6眸9 彦9 日

Claims (8)

    【特許請求の範囲】
  1. 1.調停ユニットヘの第1信号を供給する複数のサブシステムによるデータ処理 システムバスヘのアクセスを定めるための調停ユニットであって、 各々の該サブシステムの優先度を表わす状態信号を供給するための状態手段と、 該状態信号、該第1信号及び複数の第2信号のうち1つの第2信号に応答する決 定手段と を有する調停ユニット。
  2. 2.該サブシステムのうちの1つは、主メモリサブシステムであり、該第3信号 は、メモリ使用中信号である請求の範囲第1項記載の調停ユニット。
  3. 3.該第1信号は該システムバス信号にアクセスするための要求信号であり、各 々の該第2信号は関連するサブシステムによって該システムバスヘのアクセスを イネーブルする請求の範囲第2項の調停ユニット。
  4. 4.該選定された1つの第2信号に応答して所定の仕方で該状態手段からの該状 態信号を変化させる更新手段を更に有する請求の範囲第1項記載の調停ユニツト 。
  5. 5.以前の状態信号を記憶するために該状態手段に結合された記憶手段と、 第3信号に応答して、該状態手段に、該記憶された状態信号を供給するための、 ゲート手段とを更に有する請求の範囲第1項の調停ユニット。
  6. 6.データ処理システム中のサブシステムの間に相互作用を与える方法において 、 各々の該サブシステムに割当てられる優先度によって定まる状態信号を、調停ユ ニットの決定部分に供給し、第1サブシステムが第2サブシステムにアクセスを 要求する時に、該第1サブシステムによって第1信号を該調停ユニットに供給し 、 該優先度並びに供給された該第1信号に基づいて、該第2サブシステムヘのアク セスを受けるサブシステムを選定し、 サブシステムの該選定によって定まる新しい優先度に基づいて該状態信号を変化 させ、 選定された該サブシステムによるアクセスが成功しなかった場合に、成功しなか った該アクセスの状態のときに該優先度に基づいてサブシステムを選定する各工 程から成る方法。
  7. 7.データ処理システムにおいてシステムバスヘのアクセスを確実にする装置で ありて、 データ処理システムに組合された複数のサブシステムを有し、各々の該サブシス テムは、 該システムバスヘのアクセスが必要な際に第1信号を発生させるための、第1信 号手段と、 該サブシステムが使用中の時に第2信号を供給する第2信号手段とを含み、第1 手鼓段、該サブシステムのうち他のものからの該第2信号及び選定された内部状 態に応答して、該第1信号を発生させ、更に該第1信号に応答して、選定された サブシステムによる該システムバスヘのアクセスを与える第3信号を発生させる ための、調停手段を有し、該調停手段は、該第2信号に応答して、該選定された 状態をもったサブシステムが該第1信号を発生させうるまで該第3信号の発生を 阻止する手段を更に含む ようにした装置。
  8. 8.データ処理システムのターゲットサブシステムヘの他のサブシステムによる アクセスを確実にする方法において、該ターゲットサブシステムがフリーとなり 、該ターゲットサブシステムとのトランザクションが打切られたサブシステムが 該第1信号を調停ユニットに供給しうるようになるまで、調停ユニットに第1信 号を供給する該他のサブシステムの1つに該ターゲットサブシステムヘのアクセ スを許可する該調停ユニットを不能化する工程を有するようにした方法。
JP62501142A 1986-01-29 1987-01-29 デ−タ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方法 Pending JPH01501425A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/823,775 US4858173A (en) 1986-01-29 1986-01-29 Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system
US823,775 1986-01-29

Publications (1)

Publication Number Publication Date
JPH01501425A true JPH01501425A (ja) 1989-05-18

Family

ID=25239676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62501142A Pending JPH01501425A (ja) 1986-01-29 1987-01-29 デ−タ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方法

Country Status (11)

Country Link
US (1) US4858173A (ja)
EP (1) EP0292499A1 (ja)
JP (1) JPH01501425A (ja)
KR (1) KR910007030B1 (ja)
CN (1) CN1012224B (ja)
AU (1) AU7026387A (ja)
CA (1) CA1275328C (ja)
ES (1) ES2004366A6 (ja)
IL (1) IL81424A (ja)
IN (1) IN170450B (ja)
WO (1) WO1987004828A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003461A (en) * 1988-02-01 1991-03-26 Motorola, Inc. Cluster controller memory arbiter
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5179667A (en) * 1988-09-14 1993-01-12 Silicon Graphics, Inc. Synchronized DRAM control apparatus using two different clock rates
US5193193A (en) * 1988-09-14 1993-03-09 Silicon Graphics, Inc. Bus control system for arbitrating requests with predetermined on/off time limitations
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5155854A (en) * 1989-02-03 1992-10-13 Digital Equipment Corporation System for arbitrating communication requests using multi-pass control unit based on availability of system resources
DE3917715A1 (de) * 1989-05-31 1990-12-06 Teldix Gmbh Rechnersystem
US5265212A (en) * 1992-04-01 1993-11-23 Digital Equipment Corporation Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5533204A (en) * 1994-04-18 1996-07-02 Compaq Computer Corporation Split transaction protocol for the peripheral component interconnect bus
US6073199A (en) * 1997-10-06 2000-06-06 Cisco Technology, Inc. History-based bus arbitration with hidden re-arbitration during wait cycles
GB2337138B (en) * 1998-01-30 2002-12-18 * Sgs-Thomson Microelectronics Limited Arbitration
GB2341771B (en) * 1998-09-18 2003-10-22 Pixelfusion Ltd Address decoding and access control for bus modules
US6614437B1 (en) * 1999-01-25 2003-09-02 Sony Corporation Apparatus and method for efficient memory utilization in an electronic system
US6609171B1 (en) * 1999-12-29 2003-08-19 Intel Corporation Quad pumped bus architecture and protocol
US8923307B2 (en) * 2003-07-14 2014-12-30 Broadcom Corporation Method and system for an integrated dual port gigabit ethernet controller chip
KR101519825B1 (ko) * 2008-12-05 2015-05-13 삼성전자주식회사 데이터 처리 장치 및 그 제어 방법
CN102880143B (zh) * 2012-09-27 2014-10-22 中国船舶重工集团公司第七一九研究所 单can控制器热冗余can总线系统及其实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214066A (ja) * 1984-04-09 1985-10-26 Mitsubishi Electric Corp バス裁定装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3543242A (en) * 1967-07-07 1970-11-24 Ibm Multiple level priority system
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3665404A (en) * 1970-04-09 1972-05-23 Burroughs Corp Multi-processor processing system having interprocessor interrupt apparatus
US3676860A (en) * 1970-12-28 1972-07-11 Ibm Interactive tie-breaking system
US4016539A (en) * 1973-09-12 1977-04-05 Nippon Electric Company, Ltd. Asynchronous arbiter
NL7406729A (nl) * 1974-05-20 1975-11-24 Philips Nv Inrichting voor het aansturen of bekrachtigen van een weergeefinrichting.
JPS512133A (ja) * 1974-06-22 1976-01-09 Kyoshi Sawa Oritatamitorankushunogatajitensha
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4513390A (en) * 1979-06-08 1985-04-23 Planning Research Corporation System for digital transmission and synthesis of integrated data
IT1122890B (it) * 1979-08-30 1986-04-30 Honeywell Inf Systems Italia Sistema a microprocessori con struttura modulare a bus e configurazione espandibile
US4326250A (en) * 1979-10-10 1982-04-20 Magnuson Computer Systems, Inc. Data processing apparatus with serial and parallel priority
BE887134A (fr) * 1979-12-14 1981-05-14 Gte Automatic Electric Lab Inc Circuit expanseur d'interruption
US4514728A (en) * 1980-02-25 1985-04-30 At&T Bell Laboratories Store group bus allocation system
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit
US4390944A (en) * 1980-05-13 1983-06-28 Bti Computer Systems System for controlling access to a common bus in a computer system
US4414624A (en) * 1980-11-19 1983-11-08 The United States Of America As Represented By The Secretary Of The Navy Multiple-microcomputer processing
US4395710A (en) * 1980-11-26 1983-07-26 Westinghouse Electric Corp. Bus access circuit for high speed digital data communication
US4420806A (en) * 1981-01-15 1983-12-13 Harris Corporation Interrupt coupling and monitoring system
US4456956A (en) * 1981-08-24 1984-06-26 Data General Corp. Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations
US4562535A (en) * 1982-04-05 1985-12-31 Texas Instruments Incorporated Self-configuring digital processor system with global system
US4622550A (en) * 1982-04-28 1986-11-11 International Computers Limited Data communication system
US4597054A (en) * 1982-12-02 1986-06-24 Ncr Corporation Arbiter circuit and method
US4514843A (en) * 1982-12-02 1985-04-30 At&T Bell Laboratories Packet switched communication system comprising collision avoidance means
US4493036A (en) * 1982-12-14 1985-01-08 Honeywell Information Systems Inc. Priority resolver having dynamically adjustable priority levels
DE3407870C1 (de) * 1984-03-02 1985-08-14 Nixdorf Computer Ag, 4790 Paderborn Verfahren und Schaltungsanordnung zum Einleiten einer Datenuebertragungsverbindung
JPS61440A (ja) * 1984-06-13 1986-01-06 Nippon Telegr & Teleph Corp <Ntt> 光反応装置における光源の汚染防止機構
US4706150A (en) * 1984-06-29 1987-11-10 International Business Machines Corporation Switching protocal for multiple autonomous switching planes
US4667191A (en) * 1984-12-21 1987-05-19 Motorola, Inc. Serial link communications protocol
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
US4706082A (en) * 1986-02-24 1987-11-10 Chrysler Motors Corporation Serial data bus for intermodule data communications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214066A (ja) * 1984-04-09 1985-10-26 Mitsubishi Electric Corp バス裁定装置

Also Published As

Publication number Publication date
WO1987004828A1 (en) 1987-08-13
CN1012224B (zh) 1991-03-27
IN170450B (ja) 1992-03-28
AU7026387A (en) 1987-08-25
CA1275328C (en) 1990-10-16
KR910007030B1 (ko) 1991-09-16
EP0292499A1 (en) 1988-11-30
CN87102175A (zh) 1987-12-09
ES2004366A6 (es) 1989-01-01
IL81424A0 (en) 1987-08-31
KR880700901A (ko) 1988-04-13
US4858173A (en) 1989-08-15
IL81424A (en) 1991-01-31

Similar Documents

Publication Publication Date Title
JPH01501425A (ja) デ−タ処理システムのサブシステム間の打切り信号の交換に応答する装置及び方法
EP0029975B1 (en) Multiprocessor system
US4665483A (en) Data processing system architecture
US4426681A (en) Process and device for managing the conflicts raised by multiple access to same cache memory of a digital data processing system having plural processors, each having a cache memory
US5193197A (en) Apparatus and method for distributed dynamic priority arbitration for access to a shared resource
US4980854A (en) Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5301283A (en) Dynamic arbitration for system bus control in multiprocessor data processing system
CA1303228C (en) Apparatus and method for a node to obtain access to a bus
EP1253518B1 (en) Memory access arbitration guaranteeing a desired data transfer rate
US5111424A (en) Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
WO1982002440A1 (en) Synchronous bus arbiter
JPS6310466B2 (ja)
CA1164575A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
JPH06161952A (ja) アクセス要求仲裁装置
US5034883A (en) Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
EP1187029B1 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
US4376975A (en) Arbitration controller providing for access of a common resource by a plurality of central processing units
JPH04134551A (ja) 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第1のエージェントがサービスの必要を第2のエージェントへ知らせる方法
JPH06266657A (ja) 情報処理装置
JPH10232849A (ja) ディスク制御装置
CN115017093B (zh) 一种片上外部总线通信的方法以及装置
CN111090509B (zh) 一种mdio资源的访问方法、存储介质及智能终端
WO1987004827A1 (en) Apparatus and method for providing a settling time cycle for a system bus in a data processing system
JP2000207352A (ja) メモリアクセス競合制御方法とその回路、並びにデ―タ処理装置
JP2001022688A (ja) バス・ブリッジのアビトレーション方法