CN100365602C - 实现多个主动装置对单一总线上从动装置进行存取的设备 - Google Patents

实现多个主动装置对单一总线上从动装置进行存取的设备 Download PDF

Info

Publication number
CN100365602C
CN100365602C CNB2004101039842A CN200410103984A CN100365602C CN 100365602 C CN100365602 C CN 100365602C CN B2004101039842 A CNB2004101039842 A CN B2004101039842A CN 200410103984 A CN200410103984 A CN 200410103984A CN 100365602 C CN100365602 C CN 100365602C
Authority
CN
China
Prior art keywords
bus
signal
aggressive
slave unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101039842A
Other languages
English (en)
Other versions
CN1622069A (zh
Inventor
董欣
金传恩
程青云
李公成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vimicro Corp
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CNB2004101039842A priority Critical patent/CN100365602C/zh
Publication of CN1622069A publication Critical patent/CN1622069A/zh
Priority to US11/262,154 priority patent/US7412556B2/en
Application granted granted Critical
Publication of CN100365602C publication Critical patent/CN100365602C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Abstract

本发明公开了一种实现多个主动装置对单一总线上从动装置进行存取的设备，包括一个以上主动装置，至少一个从动装置，和一个总线控制装置；所述总线控制装置接收所述主动装置的总线发送信息，选择一个所述主动装置的总线发送信息发送到所述从动装置；所述从动装置的总线反馈信息经过所述总线控制装置发送到所有主动装置，被选择总线发送信息的主动装置识别并接收该总线反馈信息。本发明就是通过一个总线控制装置控制多个主动装置对总线的控制权，使得在一定的时间只有一个装置占有总线，而不必进行主动装置间的通讯，节省了总线数量和系统资源，同时不会产生数据冲突。

Description

实现多个主动装置对单一总线上从动装置进行存取的设备
技术领域
本发明涉及总线控制领域，尤其涉及一种实现多个主动装置对单一总线上从动装置进行存取的设备。
背景技术
在数据通信中，大多数总线结构都是一个主动装置(master)与一个或多个从动装置(slave)相连，这时总线的控制权完全在主动装置，从动装置根据主动装置的要求占有总线，与主动装置进行数据通信。如果在一个系统中，存在多个主动装置(比如，一台有多个中央处理器的计算机)，且一个从动装置需要与其中的一个以上主动装置通信，则不可能实现。
为了解决上述问题，在现有技术中采用如图1的装置，包括4个主动装置101-104，4个从动装置105-108，主动装置101与从动装置105通过总线1通信，主动装置102与从动装置106通过总线2通信，主动装置103与从动装置107通过总线3通信，主动装置104与从动装置108通过总线4通信，主动装置与从动装置是一一对应的，每组总线对应一对主动装置和从动装置。采用此种方法可以保证总线间不会产生冲突，然而却占用了更多的总线，造成了系统资源的浪费。
为了减少总线资源的浪费，产生了另一种装置，如图2，包括5个主动装置201-205，一个从动装置206，其中，主动装置201作为总线的占有者，主动装置202-205，要使用总线需先向主动装置201发送使用总线请求信号，待主动装置201检测总线空闲后，向发出请求的主动装置反馈确认信号，则该主动装置开始通过主动装置201与从动装置206进行通信。这种方法虽然减少了总线的浪费，却需要增加一个主动装置作为管理装置，而一个主动装置包括处理器等芯片，造价很高，使得系统的成本增加。
发明内容
本发明要解决的问题在于提供了一种实现多个主动装置对单一总线上从动装置进行存取的设备，以克服现有的技术中设计复杂，浪费资源的缺陷。
为达到上述目的，本发明提供了一种实现多个主动装置对单一总线上从动装置进行存取的设备，包括一个以上主动装置，至少一个从动装置，和一个总线控制装置，所述总线控制装置接收所述主动装置的总线发送信息，选择一个所述主动装置的总线发送信息发送到所述从动装置；所述从动装置的总线反馈信息经过所述总线控制装置发送到所有主动装置，被选择总线发送信息的主动装置识别并接收该总线反馈信息。
本发明还提供了另一种实现多个主动装置对单一总线上从动装置进行存取的设备，包括一个以上主动装置，至少一个从动装置，和至少两个总线控制装置，每个总线控制装置与一组从动装置相连，且与所有主动装置相连；每个所述总线控制装置在接收到主动装置的发送信号时，先判断该信号是否发送到该总线控制装置连接的从动装置，如果是，则与该总线控制装置连接的从动装置进行通信。
其中，所述总线控制装置包括：与所述主动装置数量相等的总线信号接口单元、至少一个总线信号缓存单元、至少一个选择单元和一个总线排序控制单元；
所述主动装置的总线发送信号经过所述总线接口单元，传送到所述总线信号缓存单元；
所述总线信号缓存单元将接收到的总线发送信号进行存储后，分别发送到选择单元；
所述总线排序控制单元控制选择单元选择一个主动装置的总线发送信号发送到所述从动装置；
所述从动装置的总线反馈信号通过所述选择单元，进入所述总线缓存单元，经过存储后，通过总线信号接口单元发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
所述总线控制装置还可以包括，至少一个分路单元，所述总线信号接口单元包括总线信号接收单元和总线信号发送单元；
所述主动装置的总线发送信号经过所述总线信号接收单元，传送到所述总线信号缓存单元；
所述从动装置的总线反馈信号输入到所述信号分路单元，经过分路的总线反馈信号分别通过所述总线信号发送单元，发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
所述总线排序控制单元根据信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行输出排序控制。
所述总线排序控制单元由CPU或单片机控制。
所述选择单元或分路单元由数字逻辑电路或选择器芯片实现。
所述主动装置的总线发送信号包括：控制信号、地址信号和发送方向数据信号；所述从动装置的总线反馈信号包括：主动装置接收方向的数据信号和确认信号。
与现有技术相比，本发明具有以下优点：
本发明就是通过一个总线控制装置控制多个主动装置对总线的控制权，使得在一定的时间只有一个装置占有总线，而不必进行主动装置间的通讯，节省了总线数量和系统资源，同时不会产生数据冲突。
附图说明
图1是现有技术中一种实现装置的原理图；
图2是现有技术中另一种实现装置的原理图；
图3是本发明的基本结构图；
图4是本发明的第一实施例；
图5是本发明的第二实施例；
图6是本发明的第三实施例；
图7是本发明的第四实施例。
具体实施方式
本发明的基本结构如图3，包括一个以上主动装置(如4个，主动装置301、主动装置302、主动装置303和主动装置304)，至少一个从动装置306，和一个总线控制装置305。
所述总线控制装置305分别接收所述主动装置301-304的总线发送信息，选择一个主动装置的总线发送信息发送到从动装置306；从动装置306的总线反馈信息经过所述总线控制装置305分别发送到主动装置301-304，被选择总线发送信息的主动装置识别并接收该总线反馈信息，所述主动装置的识别方法可通过不同手段实现，比如，每个主动装置总线的发送数据中包含该主动装置标识信息，接收该主动装置数据的从动装置在总线反馈信息中加入该标识信息，当所有主动装置都接收到该总线反馈信息后，根据识别信息判断是否为发送给自己的，如果是，则正常对该总线反馈信息进行处理。
下面结合本发明的基本原理，并结合图4说明本发明的一个实施例；
包括4个主动装置401-404，一个总线控制装置418，和一个从动装置417；
所述总线控制装置418包括：总线信号接收单元405、407、409和411、总线信号发送单元406、408、410和412、总线排序单元413、总线信号缓存单元414、选择单元415、分路单元416。
所述主动装置401的总线发送信号(包括：控制总线信号、地址总线信号和发送方向数据总线信号等)经过总线接收单元405，传送到总线信号缓存单元414；所述主动装置402的总线发送信号经过总线接收单元407，传送到总线信号缓存单元414；所述主动装置403的总线发送信号经过总线接收单元409，传送到总线信号缓存单元414；所述主动装置404的总线发送信号经过总线接收单元411，传送到总线信号缓存单元414。所述总线信号缓存单元414将接收到的总线信号进行存储后，分别发送到选择单元415；所述总线排序单元413控制选择单元415选择一个主动装置的总线发送信号发送到所述从动装置417，所述总线排序单元(由CPU或单片机控制。)可以根据不同的原则选择不同的主动装置与从动装置通信，如：信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行排序；所述信号先进先出原则就是在一个设定的时间段内，主动装置401先对从动装置417进行操作(读或写)，而主动装置2后对从动装置417进行操作，则总线排序单元控制主动装置1先与从动装置417通信，待通信完后，在选择主动装置402与从动装置417通信。所述后进先出原则与之相反。所述设定的信号输出顺序进行排序是指事先对主动装置的优先级进行排队，如果同时接到几个主动装置的信号，则使优先级高的先与从动装置通信。当然，还有多种排序方法，且这些方法可以单独使用，也可以组合使用。
所述从动装置417(从动装置也可以包括多个，连接到相同的一组总线上)的总线反馈信号(包括：主动装置接收方向的总线数据信号和确认信号等)输入到所述信号分路单元(由数字逻辑电路或选择器芯片实现)416，经过分路的反馈信号分别通过所述总线信号发送单元406、408、410和412，发送到主动装置401-404，被所述总线控制装置选择发送信号的主动装置接收该信号。
本发明的第二实施例如图5，
包括4个主动装置501-504，一个总线控制装置518，和一个从动装置517；
所述总线控制装置518包括：总线信号接收单元505、507、509和511、总线信号发送单元506、508、510和512、总线排序单元513、总线信号缓存单元514a和514b、选择单元515a和515b、分路单元516。
所述主动装置501的总线发送信号经过总线接收单元505，传送到总线信号缓存单元514a；所述主动装置502的总线发送信号经过总线接收单元507，传送到总线信号缓存单元514a；所述主动装置503的总线发送信号经过总线接收单元509，传送到总线信号缓存单元514b；所述主动装置504的总线发送信号经过总线接收单元511，传送到总线信号缓存单元514b；所述总线信号缓存单元514a将接收到的总线发送信号进行存储后，分别发送到选择单元515a；所述总线信号缓存单元514b将接收到的总线发送信号进行存储后，分别发送到选择单元515b；所述总线排序单元513控制选择单元515a和515b选择一个主动装置的总线发送信号发送到所述从动装置517。
所述从动装置517的总线反馈信号输入到所述信号分路单元516，经过分路的总线反馈信号分别通过所述总线信号发送单元506、508、510和512，发送到主动装置501-504，被所述总线控制装置选择发送信号的主动装置识别并接收该信号。
本发明的第三实施例如图6，
包括两个主动装置601-602，一个总线控制装置609，一个从动装置608(也可以为多个)。其中总线控制装置609包括：两个总线信号接口单元603-604，一个总线信号缓存单元606，一个总线排序控制单元605，一个选择单元607。当主动装置601和602同时要求从从动装置608读取数据，则主动装置601-602的控制信号、地址信号等总线信号分别通过总线信号接口单元603和604进入总线信号缓存单元606，在总线信号缓存单元606对两组总线数据存储后，发送到选择单元607，这时总线排序控制单元605会根据系统的设置选择一组总线信号(比如主动装置1的总线信号)到从动装置608；从动装置608的反馈数据(主动装置要读的数据)进入选择单元607，分为两路，进入总线信号缓存单元606，存储后分别通过总线信号接口单元603-604发送到主动装置601-602，主动装置601会识别到该总线信号是自己的，进行数据处理。
本发明的第四实施例如图7，
包括两个主动装置701-702，两个总线控制装置703-704和两个从动装置。每个总线控制装置与一组从动装置705或706(至少一个)相连，且与所有主动装置相连701-702；每个所述总线控制装置在接收到主动装置的发送信号时，先判断该信号是否发送到该总线控制装置连接的从动装置，如果是，则与该总线控制装置连接的从动装置进行通信。例如，主动装置701发出与从动装置706的通信信号，总线控制装置703检测到该信号不是对自己管理的从动装置705操作，则不操作，而总线控制装置704检测到该信号是对自己管理的从动装置706操作，则使主动装置701与从动装置706通信。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，包括一个以上主动装置，至少一个从动装置，和一个总线控制装置，所述总线控制装置接收所述主动装置的总线发送信息，选择一个所述主动装置的总线发送信息发送到所述从动装置；所述从动装置的总线反馈信息经过所述总线控制装置发送到所有主动装置，被选择总线发送信息的主动装置识别并接收该总线反馈信息；
所述总线控制装置包括：与所述主动装置数量相等的总线信号接口单元、至少一个总线信号缓存单元、至少一个选择单元和一个总线排序控制单元；
所述主动装置的总线发送信号经过所述总线接口单元，传送到所述总线信号缓存单元；
所述总线信号缓存单元将接收到的总线发送信号进行存储后，分别发送到选择单元；
所述总线排序控制单元控制选择单元选择一个主动装置的总线发送信号发送到所述从动装置；
所述从动装置的总线反馈信号通过所述选择单元，进入所述总线缓存单元，经过存储后，通过总线信号接口单元发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
2.如权利要求1所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元根据信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行输出排序控制。
3.如权利要求1或2所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元由CPU或单片机控制。
4.如权利要求1或2所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述主动装置的总线发送信号包括：控制信号、地址信号和发送方向数据信号；所述从动装置的总线反馈信号包括：主动装置接收方向的数据信号和确认信号。
5.一种实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，包括一个以上主动装置，至少一个从动装置，和一个总线控制装置，所述总线控制装置接收所述主动装置的总线发送信息，选择一个所述主动装置的总线发送信息发送到所述从动装置；所述从动装置的总线反馈信息经过所述总线控制装置发送到所有主动装置，被选择总线发送信息的主动装置识别并接收该总线反馈信息；
所述总线控制装置包括：与所述主动装置数量相等的总线信号接口单元、至少一个总线信号缓存单元、至少一个选择单元、一个总线排序控制单元和至少一个分路单元，所述总线信号接口单元包括总线信号接收单元和总线信号发送单元；
所述主动装置的总线发送信号经过所述总线信号接收单元，传送到所述总线信号缓存单元；
所述总线信号缓存单元将接收到的总线发送信号进行存储后，分别发送到选择单元；
所述总线排序控制单元控制选择单元选择一个主动装置的总线发送信号发送到所述从动装置；
所述从动装置的总线反馈信号输入到所述信号分路单元，经过分路的总线反馈信号分别通过所述总线信号发送单元，发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
6.如权利要求5所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元根据信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行输出排序控制。
7.如权利要求5所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述选择单元或分路单元由数字逻辑电路或选择器芯片实现。
8.如权利要求5至7中任一项所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元由CPU或单片机控制。
9.如权利要求5至7中任一项所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述主动装置的总线发送信号包括：控制信号、地址信号和发送方向数据信号；所述从动装置的总线反馈信号包括：主动装置接收方向的数据信号和确认信号。
10.一种实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，包括一个以上主动装置，至少一个从动装置，和至少两个总线控制装置，每个总线控制装置与一组从动装置相连，且与所有主动装置相连；每个所述总线控制装置在接收到主动装置的发送信号时，先判断该信号是否发送到该总线控制装置连接的从动装置，如果是，则与该总线控制装置连接的从动装置进行通信；
所述总线控制装置包括：与所述主动装置数量相等的总线信号接口单元、至少一个总线信号缓存单元、至少一个选择单元和一个总线排序控制单元；
所述主动装置的总线发送信号经过所述总线接口单元，传送到所述总线信号缓存单元；
所述总线信号缓存单元将接收到的总线发送信号进行存储后，分别发送到选择单元；
所述总线排序控制单元控制选择单元选择一个主动装置的总线发送信号发送到所述从动装置；
所述从动装置的总线反馈信号通过所述选择单元，进入所述总线缓存单元，经过存储后，通过总线信号接口单元发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
11.如权利要求10所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元根据信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行输出排序控制。
12.如权利要求10或11所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元由CPU或单片机控制。
13.如权利要求10或11所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述主动装置的总线发送信号包括：控制信号、地址信号和发送方向数据信号；所述从动装置的总线反馈信号包括：主动装置接收方向的数据信号和确认信号。
14.一种实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，包括一个以上主动装置，至少一个从动装置，和至少两个总线控制装置，每个总线控制装置与一组从动装置相连，且与所有主动装置相连；每个所述总线控制装置在接收到主动装置的发送信号时，先判断该信号是否发送到该总线控制装置连接的从动装置，如果是，则与该总线控制装置连接的从动装置进行通信；
所述总线控制装置包括：与所述主动装置数量相等的总线信号接口单元、至少一个总线信号缓存单元、至少一个选择单元、一个总线排序控制单元和至少一个分路单元，所述总线信号接口单元包括总线信号接收单元和总线信号发送单元；
所述主动装置的总线发送信号经过所述总线信号接收单元，传送到所述总线信号缓存单元；
所述总线信号缓存单元将接收到的总线发送信号进行存储后，分别发送到选择单元；
所述总线排序控制单元控制选择单元选择一个主动装置的总线发送信号发送到所述从动装置；
所述从动装置的总线反馈信号输入到所述信号分路单元，经过分路的总线反馈信号分别通过所述总线信号发送单元，发送到所有主动装置，被所述总线控制装置选择总线发送信号的主动装置识别并接收该信号。
15.如权利要求14所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元根据信号先进先出原则、信号后进先出原则、或设定的信号输出顺序进行输出排序控制。
16.如权利要求14所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述选择单元或分路单元由数字逻辑电路或选择器芯片实现。
17.如权利要求14至16中任一项所述对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述总线排序控制单元由CPU或单片机控制。
18.如权利要求14至16中任一项所述在对实现多个主动装置对单一总线上从动装置进行存取的设备，其特征在于，所述主动装置的总线发送信号包括：控制信号、地址信号和发送方向数据信号；所述从动装置的总线反馈信号包括：主动装置接收方向的数据信号和确认信号。
CNB2004101039842A 2004-12-31 2004-12-31 实现多个主动装置对单一总线上从动装置进行存取的设备 Expired - Fee Related CN100365602C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2004101039842A CN100365602C (zh) 2004-12-31 2004-12-31 实现多个主动装置对单一总线上从动装置进行存取的设备
US11/262,154 US7412556B2 (en) 2004-12-31 2005-10-28 Method and system for master devices accessing slave devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101039842A CN100365602C (zh) 2004-12-31 2004-12-31 实现多个主动装置对单一总线上从动装置进行存取的设备

Publications (2)

Publication Number Publication Date
CN1622069A CN1622069A (zh) 2005-06-01
CN100365602C true CN100365602C (zh) 2008-01-30

Family

ID=34766884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101039842A Expired - Fee Related CN100365602C (zh) 2004-12-31 2004-12-31 实现多个主动装置对单一总线上从动装置进行存取的设备

Country Status (2)

Country Link
US (1) US7412556B2 (zh)
CN (1) CN100365602C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116378A (ja) 2007-11-01 2009-05-28 Renesas Technology Corp 半導体装置
JP2011150397A (ja) * 2010-01-19 2011-08-04 Panasonic Corp バス調停装置
US8234420B2 (en) * 2010-07-14 2012-07-31 Ge Intelligent Platforms, Inc. Method, system, and apparatus for communicating using multiple controllers
CN102446146B (zh) * 2010-10-13 2015-04-22 淮南圣丹网络工程技术有限公司 服务器及其避免总线冲突的方法
US8938561B2 (en) * 2013-01-10 2015-01-20 Skymedi Corporation Time-sharing buffer access system
KR20170111218A (ko) * 2016-03-25 2017-10-12 엘에스산전 주식회사 전력 계통 감시용 슬레이브 모듈
WO2019005621A1 (en) 2017-06-30 2019-01-03 Mitutoyo Corporation SELF-CONFIGURATION COMPONENT IDENTIFICATION AND SIGNAL PROCESSING SYSTEM FOR A COORDINATE MEASURING MACHINE
US10437773B2 (en) * 2017-12-05 2019-10-08 Marvell World Trade Ltd. SPI devices with multi-master capabilities
CN108170618A (zh) * 2017-12-28 2018-06-15 施耐德万高（天津）电气设备有限公司 基于rs485总线的缓存结构及其软件控制方法
CN108614789B (zh) * 2018-04-08 2020-06-19 深圳市未来天使机器人有限公司 一种带握手机制的串口总线的通讯系统和方法
CN111797051B (zh) * 2020-06-04 2022-05-17 深圳云天励飞技术股份有限公司 片上系统、数据传送方法及广播模块
CN113111614B (zh) * 2021-06-15 2021-09-28 北京芯愿景软件技术股份有限公司 类总线分组的确定方法、装置、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196108A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 計算機システム及びバス制御装置
JPH11134290A (ja) * 1997-08-29 1999-05-21 Matsushita Electric Ind Co Ltd マスタ／スレーブデバイス
JPH11184827A (ja) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd マスタスレーブ装置
JP2001175588A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd バス制御装置
CN1335563A (zh) * 2000-07-27 2002-02-13 三星电子株式会社 总线系统和其数据传输方法
CN2816929Y (zh) * 2004-12-31 2006-09-13 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003545B2 (ja) * 1995-06-28 2000-01-31 日本電気株式会社 磁気ディスク装置接続装置
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US6081860A (en) * 1997-11-20 2000-06-27 International Business Machines Corporation Address pipelining for data transfers
JP2001184300A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd データ処理プロセッサ
US6587905B1 (en) * 2000-06-29 2003-07-01 International Business Machines Corporation Dynamic data bus allocation
US6691193B1 (en) * 2000-10-18 2004-02-10 Sony Corporation Efficient bus utilization in a multiprocessor system by dynamically mapping memory addresses
US7225281B2 (en) * 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US6823411B2 (en) * 2002-01-30 2004-11-23 International Business Machines Corporation N-way psuedo cross-bar having an arbitration feature using discrete processor local busses
US20030221030A1 (en) * 2002-05-24 2003-11-27 Timothy A. Pontius Access control bus system
US7035958B2 (en) * 2002-10-03 2006-04-25 International Business Machines Corporation Re-ordering a first request within a FIFO request queue to a different queue position when the first request receives a retry response from the target
US6985972B2 (en) * 2002-10-03 2006-01-10 International Business Machines Corporation Dynamic cache coherency snooper presence with variable snoop latency
KR100618817B1 (ko) * 2003-12-17 2006-08-31 삼성전자주식회사 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
US7219178B2 (en) * 2004-09-30 2007-05-15 Arm Limited Bus deadlock avoidance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134290A (ja) * 1997-08-29 1999-05-21 Matsushita Electric Ind Co Ltd マスタ／スレーブデバイス
JPH1196108A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 計算機システム及びバス制御装置
JPH11184827A (ja) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd マスタスレーブ装置
JP2001175588A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd バス制御装置
CN1335563A (zh) * 2000-07-27 2002-02-13 三星电子株式会社 总线系统和其数据传输方法
CN2816929Y (zh) * 2004-12-31 2006-09-13 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备

Also Published As

Publication number Publication date
CN1622069A (zh) 2005-06-01
US20060149875A1 (en) 2006-07-06
US7412556B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
CN100365602C (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
US10049065B2 (en) Data transmission and reception system
CN1552028B (zh) 片上系统和其分布式直接存储器访问的方法和控制系统
CN101493805B (zh) 可伸缩总线结构
CN103999159A (zh) 用于对存储器响应进行排序的存储器设备、计算机系统及方法
CN115168081B (zh) 转换电路和报文转换方法
CN101061690B (zh) PCI Express总线中基于性能的分组排序
CN101166099B (zh) 分布式多核网络设备和线卡板
CN100536460C (zh) 一种调度和仲裁的装置
CN100395744C (zh) 实现中央控制单元对单板集中控制的方法和系统
EP1022924A2 (en) Satellite communication routing arbitration techniques
CN106559299A (zh) 串行通信设备、串行通信系统以及串行通信方法
US20030126342A1 (en) System to optimally order cycles originating from a single physical link
CN111274193A (zh) 数据处理装置及方法
CN2816929Y (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
EP2574012A1 (en) Bus control device and bus control method
JP2875448B2 (ja) データ転送装置及びマルチプロセッサシステム
CN100547569C (zh) 用于经由总线传送打包字的电子数据处理电路以及处理数据的方法
US7596653B2 (en) Technique for broadcasting messages on a point-to-point interconnect
CN100390771C (zh) 用于发送数据的处理系统和方法
SE461432B (sv) Tidsmultiplexkopplingssystem med utrustning foer testning av ledig tidsluckevaeg
CN100595747C (zh) 用总线进行通信的处理系统及在发送组件与接收组件之间经由总线进行通信的方法
KR100783758B1 (ko) 증설 모듈의 통신 방법
US20020161864A1 (en) Communication control program, recording medium carrying communication control program, communication control method, and data processing apparatus
JP3481561B2 (ja) マルチｐｈｙデバイス構成のａｔｍ装置におけるセルの監視システム及び監視方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20111231